CN111477629A - 闪存器件的制造方法 - Google Patents
闪存器件的制造方法 Download PDFInfo
- Publication number
- CN111477629A CN111477629A CN202010456519.6A CN202010456519A CN111477629A CN 111477629 A CN111477629 A CN 111477629A CN 202010456519 A CN202010456519 A CN 202010456519A CN 111477629 A CN111477629 A CN 111477629A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- gate structure
- sidewall
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 46
- 239000010410 layer Substances 0.000 claims abstract description 535
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 150000004767 nitrides Chemical class 0.000 claims abstract description 55
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 48
- -1 boron ions Chemical class 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910001439 antimony ion Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 14
- 230000015654 memory Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种闪存器件的制造方法，通过在介质层中的第一开口的侧壁上形成第一侧墙层和第二侧墙层；在栅结构层中形成第二开口；依次形成第三侧墙层和氮化层，所述第三侧墙层覆盖暴露出的所述栅结构层的第二侧面，并延伸覆盖暴露出的所述第二侧墙层，所述氮化层覆盖暴露出的所述半导体衬底、所述第三侧墙层和所述字线多晶硅层；形成层间膜层，所述层间膜层覆盖所述氮化层表面，且所述层间膜层的材质与所述氮化层和所述第三侧墙层以及所述第二侧墙层的材质均不同；因此，在刻蚀所述层间膜层时，可以沿位于所述第三侧墙层侧壁上的氮化层表面向下刻蚀所述层间膜层，形成接触孔，可以减小后续形成的存储单元的面积，提高器件的存储密度。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种闪存器件的制造方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中，存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪存器件(Flash Memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储信息，且具有集成度高、存储速度快、易于擦除和重写等优点，因此，在微机、自动化控制等多项领域得到了广泛的应用。
现有的闪存器件的制造方法包括：提供半导体衬底，并在半导体衬底上形成栅极结构，其栅极结构暴露出部分半导体衬底，其栅极结构包括，在半导体衬底上依次形成的浮栅氧化层、浮栅层和控制栅层，以及位于所述控制栅层上的第一侧墙层，然后，在所述栅极结构侧侧壁上形成第二侧墙层，然后，在暴露出的所述半导体衬底上形成层间膜层，并通过刻蚀在所述层间膜层中形成接触孔。所述层间膜层和所述第一侧墙层通常为氧化物，因此，在刻蚀所述层间膜层形成接触孔的过程中，若刻蚀的图形发生偏移，则较容易对所述第一侧墙层(顶面)造成刻蚀(或者说容易造成接触孔与所述第一侧墙层之间的击穿)，不利于自对准刻蚀，从而无法通过自对准刻蚀减小后续形成的存储单元的面积。因此，需要一种闪存器件的制造方法，以减小存储单元的面积。
发明内容
本发明的目的在于提供一种闪存器件的制造方法，以减小存储单元的面积，提高闪存器件的存储密度并节约器件成本。
为实现上述目的，本发明提供一种闪存器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上依次形成有栅结构层和介质层，且所述介质层中形成有第一开口，所述第一开口暴露出所述栅结构层的部分；
依次形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁和暴露出的所述栅结构层，所述第二侧墙层覆盖所述第一侧墙层的侧壁；
以所述第二侧墙层为掩膜，刻蚀所述第一侧墙层和所述栅结构层，并停止在所述半导体衬底表面，以形成第二开口，所述第二开口暴露出所述栅结构层的第一侧面和部分所述半导体衬底；
在所述第一开口和所述第二开口中依次形成遂穿氧化层和字线多晶硅层，所述遂穿氧化层覆盖暴露出的所述栅结构层的第一侧面和所述半导体衬底，并延伸覆盖所述第二侧墙层，所述字线多晶硅层填充所述第一开口和所述第二开口；
刻蚀所述介质层、所述栅结构层和所述第一侧墙层，以去除剩余的所述介质层、部分所述栅结构层和部分所述第一侧墙层，并暴露出所述栅结构层的第二侧面、部分所述第二侧墙层和部分所述半导体衬底；
依次形成第三侧墙层和氮化层，所述第三侧墙层覆盖暴露出的所述栅结构层的第二侧面，并延伸覆盖暴露出的所述第二侧墙层，所述氮化层覆盖暴露出的所述半导体衬底、所述第三侧墙层和所述字线多晶硅层；
形成层间膜层，所述层间膜层覆盖所述氮化层表面，且所述层间膜层的材质与所述氮化层和所述第三侧墙层以及所述第二侧墙层的材质均不同；
自对准刻蚀所述层间膜层和所述氮化层，并停止在所述半导体衬底表面，以形成接触孔。
可选的，在所述的闪存器件的制造方法中，所述栅结构层包括依次堆叠的浮栅氧化层、浮栅层、隔离层和控制栅层，所述浮栅氧化层覆盖所述半导体衬底。
可选的，在所述的闪存器件的制造方法中，刻蚀所述第一侧墙层和所述栅结构层的方法包括：
以所述第二侧墙层为掩膜，刻蚀暴露出的所述第一侧墙层，以暴露出部分所述栅结构层；以及，
刻蚀暴露出的所述栅结构层，以在所述栅结构层中形成所述第二开口，所述第二开口与所述第一开口连通；
其中，刻蚀暴露出的所述第一侧墙层和所述栅结构层均采用干法刻蚀。
可选的，在所述的闪存器件的制造方法中，刻蚀所述介质层、所述栅结构层和所述第一侧墙层的方法包括：
形成第一氧化层，所述第一氧化层覆盖所述第二侧墙层、所述遂穿氧化层和所述字线多晶硅层；
以所述第一氧化层为掩膜，刻蚀所述介质层和所述第一侧墙层，以去除剩余的所述介质层和部分所述第一侧墙层，并暴露出部分所述栅结构层和部分所述第二侧墙层；
去除暴露出的所述栅结构层，暴露出所述栅结构层的第二侧面；
去除所述第一氧化层。
可选的，在所述的闪存器件的制造方法中，在刻蚀所述介质层、所述栅结构层和所述第一侧墙层之后，在依次形成所述第三侧墙层和所述氮化层之前，所述闪存器件的制造方法还包括：
形成第二氧化层，所述第二氧化层覆盖暴露出的所述栅结构层的第二侧面，并且在形成所述第三侧墙层后，所述第三侧墙层覆盖所述第二氧化层；以及，
以所述第二氧化层为掩膜，对暴露出的所述半导体衬底执行离子注入工艺，以形成轻掺杂漏区。
可选的，在所述的闪存器件的制造方法中，所述离子注入工艺采用的注入离子为硼离子、镓离子、铟离子、磷离子、砷离子和锑离子中的至少一种。
可选的，在所述的闪存器件的制造方法中，在形成所述接触孔之后，所述闪存器件的制造方法还包括在所述接触孔中填充金属层，以形成接触结构。
可选的，在所述的闪存器件的制造方法中，所述第一侧墙层的材质为氧化物，所述第二侧墙和所述第三侧墙层的材质均为氮化物。
可选的，在所述的闪存器件的制造方法中，所述层间膜层为氧化硅层。
可选的，在所述的闪存器件的制造方法中，所述介质层为氮化硅层。
在本发明提供的闪存器件的制造方法中，通过形成第一侧墙层和第二侧墙层，并以所述第二侧墙层为掩膜，刻蚀所述第一侧墙层和所述栅结构层，并停止在所述半导体衬底表面，以形成第二开口，所述第二开口暴露出所述栅结构层的第一侧面和部分所述半导体衬底；然后，刻蚀所述介质层、所述栅结构层和所述第一侧墙层，以去除剩余的所述介质层、部分所述栅结构层和部分所述第一侧墙层，并暴露出所述栅结构层的第二侧面、部分所述第二侧墙层和部分所述半导体衬底；接着，依次形成第三侧墙层和氮化层，所述第三侧墙层覆盖暴露出的所述栅结构层的第二侧面，并延伸覆盖暴露出的所述第二侧墙层，所述氮化层覆盖暴露出的所述半导体衬底、所述第三侧墙层和所述字线多晶硅层；形成层间膜层，所述层间膜层覆盖所述氮化层，且所述层间膜层的材质与所述氮化层和所述第三侧墙层以及所述第二侧墙层的材质均不同；自对准刻蚀所述层间膜层和所述氮化层，并停止在所述半导体衬底表面，以形成接触孔。即所述氮化层、第二侧墙层和所述第三侧墙层连接，由于所述层间膜层的材质与所述氮化层和所述第三侧墙层以及所述第二侧墙层的材质均不同。因此，在刻蚀所述层间膜层时，刻蚀仅作用于所述层间膜层和位于所述半导体衬底上的氮化层，由此可以沿位于所述第三侧墙层侧壁上的氮化层表面向下刻蚀所述层间膜层，形成接触孔，从而实现自对准刻蚀，减少所述接触孔与所述栅结构层之间的间距，进而减小后续形成的存储单元的面积，提高器件的存储密度并节约器件成本。
附图说明
图1是本发明实施例提供的闪存器件的制造方法的流程示意图；
图2至图10是本发明实施例提供的闪存器件的制造方法中形成的结构示意图；
其中，附图说明如下：
100-半导体衬底；110-栅结构层；111-浮栅氧化层；112-浮栅层；113-隔离层；114-控制栅层；120-介质层；130-第一开口；131-第二开口；141-第一侧墙层；142-第二侧墙层；150-遂穿氧化层；160-字线多晶硅层；170-第一氧化层；180-第二氧化层；190-第三侧墙层；191-氮化层；192-层间膜层；193-接触孔；194-接触结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的闪存器件的制造方法的流程示意图。如图1所示，本发明提供一种闪存器件的制造方法，所述闪存器件的制造方法包括：
步骤S1：提供半导体衬底，所述半导体衬底上依次形成有栅结构层和介质层，且所述介质层中形成有第一开口，所述第一开口暴露出所述栅结构层的部分；
步骤S2：依次形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁和暴露出的所述栅结构层，所述第二侧墙层覆盖所述第一侧墙层的侧壁；
步骤S3：以所述第二侧墙层为掩膜，刻蚀所述第一侧墙层和所述栅结构层，并停止在所述半导体衬底表面，以形成第二开口，所述第二开口暴露出所述栅结构层的第一侧面和部分所述半导体衬底。
步骤S4：在所述第一开口和所述第二开口中依次形成遂穿氧化层和字线多晶硅层，所述遂穿氧化层覆盖暴露出的所述栅结构层的第一侧面和所述半导体衬底，并延伸覆盖所述第二侧墙层，所述字线多晶硅层填充所述第一开口和所述第二开口；
步骤S5：刻蚀所述介质层、所述栅结构层和所述第一侧墙层，以去除剩余的所述介质层、部分所述栅结构层和部分所述第一侧墙层，并暴露出所述栅结构层的第二侧面、部分所述第二侧墙层和部分所述半导体衬底；
步骤S6：依次形成第三侧墙层和氮化层，所述第三侧墙层覆盖暴露出的所述栅结构层的第二侧面，并延伸覆盖暴露出的所述第二侧墙层，所述氮化层覆盖暴露出的所述半导体衬底、所述第三侧墙层和所述字线多晶硅层；
步骤S7:形成层间膜层，所述层间膜层覆盖所述氮化层表面，且所述层间膜层的材质与所述氮化层和所述第三侧墙层以及所述第二侧墙层的材质均不同；
步骤S8：自对准刻蚀所述层间膜层和所述氮化层，并停止在所述半导体衬底表面，以形成接触孔。
接着，请参考图2至图10，图2至图10为本发明实施例提供的闪存器件的制造方法中形成的结构示意图。如图2所示，在步骤S1中，提供半导体衬底100，所述半导体衬底100上依次形成有栅结构层110和介质层120，且所述介质层120中形成有第一开口130，所述第一开口130暴露出所述栅结构层110的部分；所述半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅SOI。在本实施例中，所述半导体衬底100为硅衬底。
所述栅结构层110包括依次堆叠的浮栅氧化层111、浮栅层112、隔离层113和控制栅层114，所述浮栅氧化层111覆盖所述半导体衬底100。所述浮栅氧化层111可以隔离所述浮栅层112与所述半导体衬底100。具体的，可以采用低压化学气相沉积、热氧化或者分子束外延方法等在所述半导体衬底100上形成所述浮栅氧化层111。在此，所述浮栅氧化层111的材质包括但不限于二氧化硅，有利于增强层与层之间的界面粘附，并隔离所述半导体衬底100与所述浮栅层112。所述浮栅层112可以通过沉积的方法形成，例如化学气相沉积工艺,所述浮栅层112用于形成浮栅，其能够俘获或失去电子，从而能够使最终形成的闪存器件具有存储以及擦除的功能，其厚度可以根据具体的工艺需求而定。所述隔离层113为ONO结构层(即包括依次层叠的氧化硅层、氮化硅层和氧化硅层)，其可以通过采用化学气相沉积的方法形成，其可以隔离所述浮栅层112与所述控制栅层114。所述控制栅层114的材质可以为多晶硅。所述介质层120可以为氮化硅层。
所述第一开口130在厚度方向上贯穿所述介质层120，暴露出部分所述栅结构层110表面。其中，在所述介质层120中形成所述第一开口130的方法包括，在所述介质层120上，形成一掩膜层，所述掩膜层定义所述第一开口130的位置；然后，以所述掩膜层为掩膜，对所述介质层120执行刻蚀工艺，以在所述介质层120中形成所述第一开口130。其中，可以通过干法刻蚀工艺形成所述第一开口130。
在步骤S3中，依次形成第一侧墙层141和第二侧墙层142，所述第一侧墙层141覆盖所述第一开口130的侧壁和暴露出的所述栅结构层110，即所述第一侧墙层141覆盖所述第一开口130的侧壁和底壁。具体的，所述第一侧墙层141包括覆盖所述第一开口130侧壁的第一部分和覆盖所述第一开口130底壁(即暴露出的栅结构层)的第二部分，所述第一侧墙层141的材质可以为氧化物，例如氧化硅。所述第二侧墙层142覆盖所述第一侧墙层141的侧壁，即所述第二侧墙层142覆盖所述第一侧墙层141的第一部分。
优选的，所述第二侧墙层142的材质可以为氮化物，例如氮化硅，以避免后续的刻蚀工艺对所述第二侧墙层142的刻蚀。
如图3所示，在步骤S3中，以所述第二侧墙层142为掩膜，刻蚀所述第一侧墙层141和所述栅结构层110，并停止在所述半导体衬底100表面，以形成第二开口131，所述第二开口131暴露出所述栅结构层110的第一侧面(即所述第二开口131的侧壁)和部分所述半导体衬底100。
具体的，刻蚀所述第一侧墙层141和所述栅结构层110的方法包括，以所述第二侧墙层142为掩膜，刻蚀暴露出的所述第一侧墙层141(即所述第一侧墙层141的第二部分)，以暴露出部分所述栅结构层150(即暴露出所述栅结构层的部分表面)；接着，如图3所示，刻蚀暴露出的所述栅结构层110，以在所述栅结构层110中形成所述第二开口131，所述第二开口131与所述第一开口130连通。
其中，刻蚀暴露出所述第一侧墙层141和所述栅结构层110均采用干法刻蚀。由于，所述第二侧墙层142的材质为氮化物，刻蚀工艺主要作用于第一侧墙层141，而无法作用于所述第二侧墙层142，即使刻蚀产生偏移，其对所述第二侧墙层142的刻蚀也非常小。由此，在刻蚀时可以沿所述第二侧墙层142的侧壁向下刻蚀所述第一侧墙层141(即刻蚀所述第一侧墙层141的第二部分)和所述栅结构层110。
如图4所示，在步骤S4中，在所述第一开口130和所述第二开口131中依次形成遂穿氧化层150和字线多晶硅层160，所述遂穿氧化层150覆盖暴露出的所述栅结构层110的第一侧面和所述半导体衬底100，并延伸覆盖所述第二侧墙层142，即所述遂穿氧化层150覆盖所述第二开口131的侧壁和底壁，并在高度方向上延伸覆盖所述第二侧墙层142。所述字线多晶硅层160填充所述第一开口和所述第二开口131。所述隧穿氧化层150可以用于所述字线多晶硅层150和所述结构层110以及所述第二侧墙层142之间的隔离，所述字线多晶硅层160可以形成字线。
如图5所示，在步骤S5中，刻蚀所述介质层120、所述栅结构层110和所述第一侧墙层141，以去除剩余的所述介质层120、部分所述栅结构层110和部分所述第一侧墙层141，并暴露出所述栅结构层110的第二侧面、部分所述第二侧墙层142和部分所述半导体衬底100。如图4所示，具体的方法包括，形成第一氧化层170，所述第一氧化层170覆盖所述第二侧墙层142、所述遂穿氧化层150和所述字线多晶硅层160，具体的，所述第一氧化层170位于所述第二侧墙层142、所述遂穿氧化层150和所述字线多晶硅层160上，也就是说所述第一氧化层170覆盖所述第二侧墙层190顶面、所述遂穿氧化层150顶面和所述字线多晶硅层160表面；在此，所述字线多晶硅层160的表面可以低于所述介质层120的表面，以使形成的第一氧化层170，可以在第一开口130中覆盖所述第二侧墙层142和所述字线多晶硅层160，避免在后续刻蚀介质层120时损伤所述第二侧墙层142和所述字线多晶硅层160。
然后，以所述第一氧化层170为掩膜，刻蚀所述介质层120和所述第一侧墙层141，以去除剩余的所述介质层120和部分所述第一侧墙层141(即所述第一侧墙层的第一部分)，并暴露出部分所述栅结构层110(即暴露出被所述介质层覆盖的所述栅结构层)和部分所述第二侧墙层142(暴露出所述第二侧墙层靠近所述介质层的侧壁面)以及部分所述半导体衬底100。可以通过湿法刻蚀工艺去除暴露出的所述氧化层141和暴露出的所述栅结构层110，所述湿法刻蚀工艺采用的溶液可以为氢氟酸、硫酸、磷酸和双氧水中的至少一种。接着，去除暴露出的所述栅结构层110，暴露出所述栅结构层110的第二侧面；接着，去除所述第一氧化层170；
接着，如图6所示，形成第二氧化层180，所述第二氧化层180覆盖暴露出的所述栅结构层110的第二侧面；其中，所述第一氧化层170可以通过化学气相沉积的方法形成，所述第二氧化层180可以通过热氧化工艺形成。
接着，对暴露出的所述半导体衬底100执行离子注入工艺，以形成轻掺杂漏区。所述轻掺杂源漏区可以用于形成源极和漏极。在此，所述离子注入工艺采用的注入离子可以为硼离子、镓离子、铟离子、磷离子、砷离子和锑离子中的至少一种。
如图7所示，在步骤S6中，依次形成第三侧墙层190和氮化层191，所述第三侧墙层190覆盖暴露出的所述栅结构层110的第二侧面，并延伸覆盖暴露出的所述第二侧墙层142，具体的，所述第三侧墙层190覆盖所述第二氧化层180，并在高度方向上延伸覆盖所述第二侧墙层142的侧壁。此外，所述第三侧墙层180可以延伸覆盖一部分暴露出的所述半导体衬底100表面。具体的，形成所述第三侧墙层190的方法包括，依次在暴露出的所述半导体衬底100表面沉积氧化硅层和第三侧墙材料层，所述第三侧墙材料层覆盖暴露出的所述半导体衬底100表面、第二氧化层180和暴露出的所述第二侧墙层142，接着，刻蚀所述氧化硅层和所述第三侧墙材料层，并停止在所述半导体衬底100表面，暴露出部分所述半导体衬底100表面；接着，去除剩余的所述氧化硅层，形成所述第三侧墙层190。其中，所述第三侧墙层190的材质可以为氮化物，例如氮化硅。所述第三侧墙层190可以使后续的在对半导体衬底100进行离子注入工艺时，起保护作用，并使离子注入工艺形成的离子区远离沟道区。
所述氮化层191覆盖暴露出的所述半导体衬底100、所述第三侧墙层191和所述字线多晶硅层160，也就是说所述氮化层191覆盖所述半导体衬底。即在所述第三侧墙层190的侧壁和顶面、暴露出的所述半导体衬底100表面和所述字线多晶硅层160上沉积所述氮化层191，更具体的，所述氮化层191包括位于所述第三侧墙层190侧壁上的第一部分、位于所述字线多晶硅层160上的第二部分以及位于所述半导体衬底100上的第三部分。进一步的，在形成所述氮化层191后，所述氮化层191与所述第三侧墙层190和所述第二侧墙层142连接。
如图8所示，在步骤S7中，形成层间膜层192，所述层间膜层192覆盖所述氮化层191表面，且所述层间膜层192的材质与所述氮化层191和所述第三侧墙层190以及所述第二侧墙层142的材质均不同；具体的，所述层间膜层192的材质为氧化硅。
如图9所示，在步骤S8中，自对准刻蚀所述层间膜层192和所述氮化层131，并停止在所述半导体衬底100表面，以形成接触孔193。具体的，在所述层间膜层192中形成接触孔193，所述接触孔193暴露出部分所述半导体衬底100表面，所述接触孔193位于所述第三侧墙层190的两侧。也就是说，所述接触孔193在厚度方向上贯穿所述层间膜层192和所述氮化层191的第三部分。由于，所述第二侧墙层142和所述第三侧墙层190的材质均为氮化物，在刻蚀所述层间膜层192时，即使刻蚀图案发生偏移也无法刻蚀所述第二侧墙层142或者所述第三侧墙层190，因此，在刻蚀所述层间膜层192时，可以沿所述氮化层191的第一部分表面(或者说位于所述第三侧墙层侧壁上的所述氮化层表面)向下刻蚀所述层间膜层192，并可以沿着所述氮化层191的第一部分与第三部分的连接处刻蚀所述氮化层191的第三部分(或者说位于所述半导体衬底上的氮化层)，并停止在所述半导体衬底100表面，从而形成所述接触孔193。由此，可以实现自对准刻蚀，减少所述接触孔193与所述栅结构层110之间的间距，从而可以进一步减小存储单元的面积，提高器件的存储密度并节约器件成本。
接着，如图10所示，在所述接触孔193中填充金属层，以形成接触结构194，即形成金属层，所述金属层填充所述接触孔193，所述接触结构194可以用于闪存器件的电连接或者与外部电路的接触。
综上可见，在本发明提供的闪存器件的制造方法中，由于所述层间膜层与所述第二侧墙层和所述第三侧墙层的材质均不同，因此，在刻蚀所述层间膜层时，可以沿位于所述第三侧墙层侧壁上的氮化层表面向下刻蚀所述层间膜层形成接触孔，从而实现自对准刻蚀，减少所述接触孔与所述栅结构层之间的间距，进而减小后续形成的存储单元的面积，提高器件的存储密度并节约器件成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，所述闪存器件的制造方法包括：
提供半导体衬底，所述半导体衬底上依次形成有栅结构层和介质层，且所述介质层中形成有第一开口，所述第一开口暴露出所述栅结构层的部分；
依次形成第一侧墙层和第二侧墙层，所述第一侧墙层覆盖所述第一开口的侧壁和暴露出的所述栅结构层，所述第二侧墙层覆盖所述第一侧墙层的侧壁；
以所述第二侧墙层为掩膜，刻蚀所述第一侧墙层和所述栅结构层，并停止在所述半导体衬底表面，以形成第二开口，所述第二开口暴露出所述栅结构层的第一侧面和部分所述半导体衬底；
在所述第一开口和所述第二开口中依次形成遂穿氧化层和字线多晶硅层，所述遂穿氧化层覆盖暴露出的所述栅结构层的第一侧面和所述半导体衬底，并延伸覆盖所述第二侧墙层，所述字线多晶硅层填充所述第一开口和所述第二开口；
刻蚀所述介质层、所述栅结构层和所述第一侧墙层，以去除剩余的所述介质层、部分所述栅结构层和部分所述第一侧墙层，并暴露出所述栅结构层的第二侧面、部分所述第二侧墙层和部分所述半导体衬底；
依次形成第三侧墙层和氮化层，所述第三侧墙层覆盖暴露出的所述栅结构层的第二侧面，并延伸覆盖暴露出的所述第二侧墙层，所述氮化层覆盖暴露出的所述半导体衬底、所述第三侧墙层和所述字线多晶硅层；
形成层间膜层，所述层间膜层覆盖所述氮化层表面，且所述层间膜层的材质与所述氮化层和所述第三侧墙层以及所述第二侧墙层的材质均不同；
自对准刻蚀所述层间膜层和所述氮化层，并停止在所述半导体衬底表面，以形成接触孔。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，所述栅结构层包括依次堆叠的浮栅氧化层、浮栅层、隔离层和控制栅层，所述浮栅氧化层覆盖所述半导体衬底。
3.如权利要求1所述的闪存器件的制造方法，其特征在于，刻蚀所述第一侧墙层和所述栅结构层的方法包括：
以所述第二侧墙层为掩膜，刻蚀暴露出的所述第一侧墙层，以暴露出部分所述栅结构层；以及，
刻蚀暴露出的所述栅结构层，以在所述栅结构层中形成所述第二开口，所述第二开口与所述第一开口连通；
其中，刻蚀暴露出的所述第一侧墙层和所述栅结构层均采用干法刻蚀。
4.如权利要求1所述的闪存器件的制造方法，其特征在于，刻蚀所述介质层、所述栅结构层和所述第一侧墙层的方法包括：
形成第一氧化层，所述第一氧化层覆盖所述第二侧墙层、所述遂穿氧化层和所述字线多晶硅层；
以所述第一氧化层为掩膜，刻蚀所述介质层和所述第一侧墙层，以去除剩余的所述介质层和部分所述第一侧墙层，并暴露出部分所述栅结构层和部分所述第二侧墙层；
去除暴露出的所述栅结构层，暴露出所述栅结构层的第二侧面；
去除所述第一氧化层。
5.如权利要求1所述的闪存器件的制造方法，其特征在于，在刻蚀所述介质层、所述栅结构层和所述第一侧墙层之后，在依次形成所述第三侧墙层和所述氮化层之前，所述闪存器件的制造方法还包括：
形成第二氧化层，所述第二氧化层覆盖暴露出的所述栅结构层的第二侧面，并且在形成所述第三侧墙层后，所述第三侧墙层覆盖所述第二氧化层；以及，
以所述第二氧化层为掩膜，对暴露出的所述半导体衬底执行离子注入工艺，以形成轻掺杂漏区。
6.如权利要求5所述的闪存器件的制造方法，其特征在于，所述离子注入工艺采用的注入离子为硼离子、镓离子、铟离子、磷离子、砷离子和锑离子中的至少一种。
7.如权利要求1所述的闪存器件的制造方法，其特征在于，在形成所述接触孔之后，所述闪存器件的制造方法还包括，在所述接触孔中填充金属层，以形成接触结构。
8.如权利要求1所述的闪存器件的制造方法，其特征在于，所述第一侧墙层的材质为氧化物，所述第二侧墙层和所述第三侧墙层的材质均为氮化物。
9.如权利要求1所述的闪存器件的制造方法，其特征在于，所述层间膜层为氧化硅层。
10.如权利要求1所述的闪存器件的制造方法，其特征在于，所述介质层为氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010456519.6A CN111477629B (zh) | 2020-05-26 | 2020-05-26 | 闪存器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010456519.6A CN111477629B (zh) | 2020-05-26 | 2020-05-26 | 闪存器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477629A true CN111477629A (zh) | 2020-07-31 |
| CN111477629B CN111477629B (zh) | 2023-08-01 |
Family
ID=71760297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010456519.6A Active CN111477629B (zh) | 2020-05-26 | 2020-05-26 | 闪存器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477629B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242398A (zh) * | 2020-11-12 | 2021-01-19 | 上海华虹宏力半导体制造有限公司 | 存储器的制造方法 |
| CN113192838A (zh) * | 2021-03-24 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036306A1 (en) * | 1997-07-16 | 2002-03-28 | Daisuke Matsunaga | Semiconductor device having a reduced leakage current and a fabrication process thereof |
| CN103021952A (zh) * | 2012-12-20 | 2013-04-03 | 上海宏力半导体制造有限公司 | 分栅快闪存储器及其形成方法 |
| CN103050446A (zh) * | 2012-12-20 | 2013-04-17 | 上海宏力半导体制造有限公司 | 分栅快闪存储器及其形成方法 |
| CN105679713A (zh) * | 2016-04-26 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN105762108A (zh) * | 2014-12-19 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106206598A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
-
2020
- 2020-05-26 CN CN202010456519.6A patent/CN111477629B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036306A1 (en) * | 1997-07-16 | 2002-03-28 | Daisuke Matsunaga | Semiconductor device having a reduced leakage current and a fabrication process thereof |
| CN103021952A (zh) * | 2012-12-20 | 2013-04-03 | 上海宏力半导体制造有限公司 | 分栅快闪存储器及其形成方法 |
| CN103050446A (zh) * | 2012-12-20 | 2013-04-17 | 上海宏力半导体制造有限公司 | 分栅快闪存储器及其形成方法 |
| CN105762108A (zh) * | 2014-12-19 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105679713A (zh) * | 2016-04-26 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN106206598A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242398A (zh) * | 2020-11-12 | 2021-01-19 | 上海华虹宏力半导体制造有限公司 | 存储器的制造方法 |
| CN112242398B (zh) * | 2020-11-12 | 2023-10-13 | 上海华虹宏力半导体制造有限公司 | 存储器的制造方法 |
| CN113192838A (zh) * | 2021-03-24 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的形成方法 |
| CN113192838B (zh) * | 2021-03-24 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477629B (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
| CN111477629B (zh) | 闪存器件的制造方法 | |
| CN111785724A (zh) | 闪存器件的形成方法 | |
| CN110634746B (zh) | 嵌入式闪存的制作方法 | |
| US7118956B2 (en) | Trench capacitor and a method for manufacturing the same | |
| US6870212B2 (en) | Trench flash memory device and method of fabricating thereof | |
| CN211350659U (zh) | 多次可编程存储器的单元结构 | |
| US6867099B2 (en) | Spilt-gate flash memory structure and method of manufacture | |
| US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
| CN117119793A (zh) | 一种存储器件的制造方法及存储器件 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| US6693009B1 (en) | Flash memory cell with minimized floating gate to drain/source overlap for minimizing charge leakage | |
| US20030013254A1 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| CN111430452A (zh) | 多次可编程存储器的单元结构及其制作方法 | |
| CN111415937A (zh) | 存储器及其形成方法 | |
| CN112908859B (zh) | 闪存存储器的制造方法 | |
| US6277693B1 (en) | Self-aligned process for forming source line of ETOX flash memory | |
| CN112310092B (zh) | 半导体结构及其制备方法 | |
| CN111799266B (zh) | 嵌入式闪存及其制造方法、嵌入式半导体器件 | |
| US6261902B1 (en) | Method of forming a transistor structure | |
| CN112242398B (zh) | 存储器的制造方法 | |
| US11600709B2 (en) | Memory cell and fabricating method of the same | |
| CN112201660B (zh) | 闪存器件的形成方法 | |
| CN112750789B (zh) | 分栅快闪存储器及其制备方法 | |
| CN113327848B (zh) | 闪存器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |