CN111785724A - 闪存器件的形成方法 - Google Patents
闪存器件的形成方法 Download PDFInfo
- Publication number
- CN111785724A CN111785724A CN202010884217.9A CN202010884217A CN111785724A CN 111785724 A CN111785724 A CN 111785724A CN 202010884217 A CN202010884217 A CN 202010884217A CN 111785724 A CN111785724 A CN 111785724A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate structure
- forming
- mask
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000010410 layer Substances 0.000 claims abstract description 291
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种闪存器件的形成方法，包括：在半导体衬底上依次形成栅结构层和掩膜层；刻蚀所述掩膜层及所述栅结构层以形成第一栅极结构和第二栅极结构，所述第一栅极结构与所述第二栅极结构之间具有开口，所述开口暴露出部分所述半导体衬底，所述开口作为层间介质层填充的工艺窗口；通过在栅结构层上形成掩膜层，在执行所述第一离子注入工艺时，可以避免离子注入击穿所述第一栅极结构或所述第二栅及结构，此外，相比现有技术，由于所述掩膜层的存在，相应的可减少所述栅结构层的厚度，由此可以减少所述栅结构层中的所述开口之间的深宽比，即可减少层间介质层工艺窗口的深宽比，从而可以改善后续填充在所述开口中的层间介质层的填充质量。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种闪存器件的形成方法。
背景技术
当闪存技术对应的节点越做越小后，存储单元区的深宽比也在相应不断变大，较大深宽比对栅极与栅极之间的层间介质层的填充(ILD DEP)有很大的挑战，若填充不良，介质层中会出现孔洞，从而会导致位于层间介质层中的孔洞和控制栅极连通，进而引发良率损失的现象。具体的，现有的闪存存储器的形成方法包括：提供半导体衬底；在所述半导体衬底上形成栅结构层；接着，刻蚀所述栅结构层，以在所述栅结构层中形成开口，所述开口作为栅极与栅极之间的层间介质层的填充窗口。但在上述步骤中，所述开口的深宽比较大，从而导致存储单元区的深宽比较大，因此，在后续形成层间介质层时，会导致层间介质层中出现孔洞，进而会影响介质层的填充质量，因此，需要一种闪存存储器的制造方法，以降低存储单元区的深宽比，从而改善介质层的填充窗口。
发明内容
本发明的目的在于提供一种闪存器件的形成方法，以改善栅极与栅极之间的层间介质层的填充窗口，并提高层间介质层工艺窗口的深宽比。
为解决上述技术问题，本发明提供一种闪存器件的形成方法，所述闪存器件的形成方法包括：
提供半导体衬底；
在所述半导体衬底上依次形成栅结构层和掩膜层；
刻蚀所述掩膜层及所述栅结构层并停止在所述半导体衬底表面，以形成第一栅极结构和第二栅极结构，所述第一栅极结构与所述第二栅极结构之间具有开口；
以所述掩膜层为掩膜执行第一次离子注入工艺，以在暴露出的所述半导体衬底内形成轻掺杂漏区；
在所述开口中形成第一侧墙，所述第一侧墙覆盖所述第一栅极结构、所述第二栅极结构和所述掩膜层的侧壁；
形成层间介质层，所述层间介质层填充所述开口。
可选的，在所述的闪存器件的形成方法中，所述栅结构层包括依次层叠的栅氧化层、浮栅层、隔离层和控制栅层。
可选的，在所述的闪存器件的形成方法中，所述控制栅层的厚度为1200埃～1600埃。
可选的，在所述的闪存器件的形成方法中，刻蚀所述掩膜层及所述栅结构层并停止在所述半导体衬底表面，以形成第一栅极结构和第二栅极结构的方法包括：
在所述掩膜层上依次形成介电抗反射层和图形化的光刻胶层，所述图形化的光刻胶层中设有开槽，所述开槽暴露出部分所述介电抗反射层；
以所述图形化的光刻胶层为掩膜刻蚀所述介电抗反射层和所述掩膜层，以暴露出部分所述控制栅层；
刻蚀暴露出的所述控制栅层以形成所述开口，所述开口延伸贯穿所述隔离层、所述浮栅层和所述栅氧化层，以形成所述第一栅极结构和所述第二栅极结构；以及，
去除所述图形化的光刻胶层和所述抗反射介质层。
可选的，在所述的闪存器件的形成方法中，形成所述第一侧墙的方法包括：
形成第一侧墙材料层，所述第一侧墙材料层覆盖所述开口的内壁并延伸覆盖所述掩膜层；
去除所述第一侧墙材料层中位于所述掩膜层顶面和所述开口底壁的部分，以形成所述第一侧墙；其中，所述第一侧墙材料层包括第一氧化层、覆盖所述第一氧化层的氮化层和覆盖所述氮化层的第二氧化层。
可选的，在所述的闪存器件的形成方法中，所述掩膜层包括氧化硅层和覆盖所述氧化硅层的氮化硅层。
可选的，在所述的闪存器件的形成方法中，所述掩膜层的厚度为300埃～450埃。
可选的，在所述的闪存器件的形成方法中，在形成所述侧墙结构之后，形成所述层间介质层之前，所述闪存器件的形成方法包括：
以所述第一侧墙为掩膜执行第二次离子注入工艺，以在所述半导体衬底内形成源区和漏区；
形成第二侧墙，所述第二侧墙覆盖位于所述第一侧墙；
以所述第二侧墙为掩膜执行清洗工艺，以清洗所述掩膜层顶面；以及，
去除所述第二侧墙及所述掩膜层，暴露出所述第一栅极结构顶面和所述第二栅极结构顶面；其中，通过湿法刻蚀去除所述掩膜层和所述第二侧墙。
可选的，在所述的闪存器件的形成方法中，在去除所述第二侧墙及所述掩膜层之后，所述闪存器件的形成方法还包括：
在暴露出的所述第一栅极结构顶面、所述第二栅极结构顶面和暴露的所述半导体衬底表面形成金属硅化物；
形成间隔层，所述间隔层覆盖所述金属硅化物，并延伸覆盖所述第一侧墙。
可选的，在所述的闪存器件的形成方法中，所述层间介质层还覆盖所述间隔层。
在本发明提供的闪存器件的形成方法中，包括：在半导体衬底上依次形成栅结构层和掩膜层；然后，刻蚀所述掩膜层及所述栅结构层以形成第一栅极结构和第二栅极结构，所述第一栅极结构与所述第二栅极结构之间具有开口，所述开口暴露出部分所述半导体衬底，所述开口作为层间介质层填充的工艺窗口；通过在栅结构层上形成掩膜层，在执行所述第一离子注入工艺时，可以避免离子注入击穿所述第一栅极结构或所述第二栅极结构，此外，相比现有技术，由于所述掩膜层的存在，在掩膜层与所述栅结构层的总厚度一定的情况下，相应的可减少所述栅结构层的厚度，由此可以减少所述栅结构层中的所述开口的深宽比，即可以减少层间介质层工艺窗口的深宽比，从而可以改善后续填充在所述开口中的层间介质层的填充质量。
附图说明
图1是本发明实施例提供的闪存器件的形成方法的流程示意图
图2～图11是本发明实施例提供的闪存器件的形成方法中形成的结构示意图；
图中，附图标记说明如下：
100-半导体衬底；110-栅结构层；111-栅氧化层；112-浮栅层；113-隔离层；114-控制栅层；120-掩膜层；121-氧化硅层；122-氮化硅层；130-第一栅极结构；140-第二栅极结构；150-开口；160-轻掺杂漏区；170-第一侧墙；171-第一侧墙材料层；180-第二侧墙；190-金属硅化物；191-间隔层；192-层间介质层。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的闪存器件的形成方法的流程示意图。如图1所述，本发明提供一种闪存器件的形成方法，包括：
步骤S1：提供半导体衬底；
步骤S2：在所述半导体衬底上依次形成栅结构层和掩膜层；
步骤S3：刻蚀所述掩膜层及所述栅结构层并停止在所述半导体衬底表面，以形成第一栅极结构和第二栅极结构，所述第一栅极结构与所述第二栅极结构之间具有开口；
步骤S4：以所述掩膜层为掩膜执行第一次离子注入工艺，以在暴露出的所述半导体衬底内形成轻掺杂漏区；
步骤S5：在所述开口中形成第一侧墙，所述第一侧墙覆盖所述第一栅极结构和所述第二栅极结构的侧壁。
接下去，将结合附图2～图11对以上步骤进行更详细的说明；其中，图2～图11是本发明实施例提供的闪存器件的形成方法中形成的结构示意图。
首先，执行步骤S1：参考图2，提供半导体衬底100；所述半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅SOI。在本实施例中，所述半导体衬底100为硅衬底。
接着，执行步骤S2：在所述半导体衬底100上依次形成栅结构层110和掩膜层120；其中，所述栅结构层110包括依次层叠的栅氧化层111、浮栅层112、隔离层113和控制栅层114。
具体的，形成所述栅结构层110和掩膜层120的方法包括，采用低压化学气相沉积(LPCVD)、热氧化或者分子束外延等方法在所述半导体衬底100上形成栅氧化层111(GOX)，并在所述栅氧化层111上依次形成浮栅层112、隔离层113和控制栅层114。所述栅氧化层111包括但并不限于为二氧化硅，优选的为二氧化硅，有利于增强层与层之间的界面粘附性，并可以隔离半导体衬底100和浮栅层112。
所述浮栅层112的材质可以为未掺杂多晶硅、掺杂磷等的掺杂多晶硅、金属纳米晶、硅锗纳米晶或者其他合适的导电材质，其可以采用沉积工艺形成，例如化学气相沉积工艺。进一步的，所述浮栅层112用于形成浮栅(FG)，能够俘获或失去电子。
所述隔离层113可以为ONO层(依次层叠的第一氧化层、氮化层和第二氧化层)，其用于浮栅层112与控制栅层114之间的隔离。
所述控制栅层114的材质可以为多晶硅，其厚度优选的为1200埃～1600埃，其用于形成控制栅，相比现有技术，可以降低其厚度，从而可以降低后续形成的开口与栅结构层110之间的深宽比。
接着，在所述控制栅层114上形成掩膜层120，具体的，所述掩膜层120包括氧化硅层121和覆盖所述氧化硅层121的氮化硅层122，其中所述掩膜层120可以采用低压化学气相沉积(LPCVD)和/或热氧化的方法形成，所述掩膜层120的厚度优选的为300埃～450埃，若所述掩膜层120太厚，则不利于后续的去除，若所述掩膜层120太薄，则会导致后续的离子注入工艺将其击穿，因此，本实施例中的掩膜层120的厚度优选采用300埃～450埃。进一步的，相比现有技术，由于增加了所述掩膜层120，在掩膜层120与所述控制栅层114的厚度一定的情况下，相应的可减少所述栅结构层110的厚度(例如减少所述控制栅层114的厚度)，由此可以减少所述栅结构层110与后续形成的开口之间的深宽比，从而可以改善后续填充在所述开口中的层间介质层的填充质量。
接着，执行步骤S3：参考图3，刻蚀所述掩膜层120及所述栅结构层110并停止在所述半导体衬底100表面，以形成第一栅极结构130和第二栅极结构140，所述第一栅极结构130与所述第二栅极结构140之间具有开口150。所述开口150作为层间介质层填充的工艺窗口，由于所述掩膜层120的存在，在掩膜层120与所述栅结构层110的总厚度一定的情况下，相应的可减少所述栅结构层110的厚度，由此可以减少所述栅结构层110中的所述开口150之间的深宽比。
具体的，刻蚀所述掩膜层120及所述栅结构层110以形成第一栅极结构130和第二栅极结构140的方法包括：首先，在所述掩膜层120上依次形成介电抗反射层和图形化的光刻胶层，所述抗反射层例如可以为无定形碳，其可在形成图形化的光刻胶层时，降低驻波效应对光刻的影响。进一步的，所述图形化的光刻胶层中设有开槽，所述开槽暴露出部分所述介电抗反射层；然后，以所述图形化的光刻胶层为掩膜刻蚀所述介电抗反射层和所述掩膜层120，以暴露出部分所述控制栅层114；接着，刻蚀暴露出的所述控制栅层以形成开口150，所述开口150延伸贯穿所述隔离层113、所述浮栅层112和所述栅氧化层111，以形成所述第一栅极结构130和所述第二栅极结构140。进一步的，所述开口150将所述栅结构层110分隔并分断为第一部分和第二部分，所述栅结构层110的第一部分和第二部分分别位于所述开口150两侧，且所述栅结构层110的第一部分构成所述第一栅极结构130，所述栅结构层110的第二部分构成所述第二栅极结构140。以及，去除所述图形化的光刻胶层和所述抗反射介质层。其中，所述图形化的光刻胶层中的开槽对准所述开口150。
接着，执行步骤S4：参考图4，以所述掩膜层120为掩膜执行第一次离子注入工艺，以在暴露出的所述半导体衬底100内形成轻掺杂漏区160；由于，所述掩膜层120的存在，可以避免所述第一次离子注入工艺的离子注入击穿，从而可以避免对所述第一栅极结构130和第二栅极结构140造成的离子注入击穿。特别的，可避免所述控制栅层114的厚度减小后，造成的控制栅层114的离子注入击穿。
接着，执行步骤S5：参考图5和图6，在所述开口150中形成第一侧墙170，所述第一侧墙170覆盖所述第一栅极结构130和所述第二栅极结构140的侧壁。具体的，形成所述第一侧墙170的方法包括：如图5所示，形成第一侧墙材料层171，所述第一侧墙材料层170覆盖所述开口150的内壁并延伸覆盖所述掩膜层120；接着，如图6所示，去除所述第一侧墙材料层171中位于所述掩膜层120顶面和所述开口150底壁的部分，以形成所述第一侧墙170。其中，可以采用干法刻蚀工艺去除第一侧墙材料层171中位于所述掩膜层120顶面和所述开口150底壁的部分。其中，所述第一侧墙材料层171包括第一氧化层、覆盖所述第一氧化层的氮化层和覆盖所述氮化层的第二氧化层。其中，所述第一侧墙材料层171可以采用沉积的方法形成，例如化学气相沉积。
接着，以所述第一侧墙170为掩膜执行第二次离子注入工艺，以在所述半导体衬底100内形成源区和漏区(未图示)；接着，如图7所示，在所述开口中形成第二侧墙180，所述第二侧墙180覆盖所述第一侧墙170。其中，所述第二侧墙180的材质可以为氮化硅。
再接着，以所述第二侧墙180为掩膜执行清洗工艺，以清洗所述掩膜层120顶面；在此，可以采用湿法清洗工艺，其目的主要是去除所述掩膜层120顶面残留的第一侧墙材料层171，由于所述第一侧墙材料层171具有一定的厚度，因此，在其去除时，会有残留，特别的，会存在第二氧化层的残留。残留的第一侧墙材料层171在后续会造成器件的污染，因此，本实施例中，采用清洗工艺以将掩膜层120上残留的第一侧墙材料层171全部去除，所述清洗工艺采用的清洗液优选的为酸性溶液，例如可以为氟氢酸。
接着，参考图8，去除所述第二侧墙180及所述掩膜层120，暴露出所述第一栅极结构130顶面和所述第二栅极结构140顶面；所述第二侧墙180和所述掩膜层120可以在同一步骤中去除，以节省工艺步骤。进一步的，可以通过湿法刻蚀工艺去除所述第二侧墙180和所述掩膜层120，所述湿法刻蚀工艺采用的刻蚀液可以为磷酸。再接着，参考图9，在暴露出的所述第一栅极结构130、所述第二栅极结构140和暴露的所述半导体衬底100表面形成金属硅化物190。
接着，参考图10，形成间隔层191，所述间隔191覆盖所述金属硅化物190，并延伸覆盖所述第一侧墙170。所述间隔层191用于将第一侧墙170和金属硅化物190与后续形成的层间介质层之间的隔离。
接着，执行步骤S6：参考图11，形成层间介质层192，所述层间介质层192填充所述开口150，并延伸覆盖所述间隔层191，即所述层间介质层192覆盖所述半导体衬底100的全局表面，所述层间介质层191例如可以为氧化硅，其可用于后续形成的接触结构与第一栅极结130或者第二栅极结构140之间的隔离。由于减小了所述开口的深宽比，因此可以为所述层间介质层提供较好的填充窗口，从而改善所述层间介质层192的填充质量。
综上所述，在本发明提供的闪存器件的形成方法中，包括：在半导体衬底上依次形成栅结构层和掩膜层；然后，刻蚀所述掩膜层及所述栅结构层以形成第一栅极结构和第二栅极结构，所述第一栅极结构与所述第二栅极结构之间具有开口，所述开口暴露出部分所述半导体衬底，所述开口作为层间介质层填充的工艺窗口；通过在栅结构层上形成掩膜层，在执行所述第一离子注入工艺时，可以避免离子注入击穿所述第一栅极结构或第二栅极结构，此外，相比现有技术，由于所述掩膜层的存在，在掩膜层与所述栅结构层的总厚度一定的情况下，相应的可减少所述栅结构层的厚度，由此可以减少所述栅结构层中的所述开口的深宽比，即可以减少层间介质层工艺窗口的深宽比，从而可以改善后续填充在所述开口中的层间介质层的填充质量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种闪存器件的形成方法，其特征在于，所述闪存器件的形成方法包括：
提供半导体衬底；
在所述半导体衬底上依次形成栅结构层和掩膜层；
刻蚀所述掩膜层及所述栅结构层并停止在所述半导体衬底表面，以形成第一栅极结构和第二栅极结构，所述第一栅极结构与所述第二栅极结构之间具有开口；
以所述掩膜层为掩膜执行第一次离子注入工艺，以在暴露出的所述半导体衬底内形成轻掺杂漏区；
在所述开口中形成第一侧墙，所述第一侧墙覆盖所述第一栅极结构、所述第二栅极结构和所述掩膜层的侧壁；
形成层间介质层，所述层间介质层填充所述开口。
2.如权利要求1所述的闪存器件的形成方法，其特征在于，所述栅结构层包括依次层叠的栅氧化层、浮栅层、隔离层和控制栅层。
3.如权利要求2所述的闪存器件的形成方法，其特征在于，所述控制栅层的厚度为1200埃～1600埃。
4.如权利要求2所述的闪存器件的形成方法，其特征在于，刻蚀所述掩膜层及所述栅结构层并停止在所述半导体衬底表面，以形成第一栅极结构和第二栅极结构的方法包括：
在所述掩膜层上依次形成介电抗反射层和图形化的光刻胶层，所述图形化的光刻胶层中设有开槽，所述开槽暴露出部分所述介电抗反射层；
以所述图形化的光刻胶层为掩膜刻蚀所述介电抗反射层和所述掩膜层，以暴露出部分所述控制栅层；
刻蚀暴露出的所述控制栅层以形成所述开口，所述开口延伸贯穿所述隔离层、所述浮栅层和所述栅氧化层，以形成所述第一栅极结构和所述第二栅极结构；以及，
去除所述图形化的光刻胶层和所述抗反射介质层。
5.如权利要求1所述的闪存器件的形成方法，其特征在于，形成所述第一侧墙的方法包括：
形成第一侧墙材料层，所述第一侧墙材料层覆盖所述开口的内壁并延伸覆盖所述掩膜层；
去除所述第一侧墙材料层中位于所述掩膜层顶面和所述开口底壁的部分，以形成所述第一侧墙；其中，所述第一侧墙材料层包括第一氧化层、覆盖所述第一氧化层的氮化层和覆盖所述氮化层的第二氧化层。
6.如权利要求1所述的闪存器件的形成方法，其特征在于，所述掩膜层包括氧化硅层和覆盖所述氧化硅层的氮化硅层。
7.如权利要求6所述的闪存器件的形成方法，其特征在于，所述掩膜层的厚度为300埃～450埃。
8.如权利要求1所述的闪存器件的形成方法，其特征在于，在所述开口中形成第一侧墙之后，形成所述层间介质层之前，所述闪存器件的形成方法包括：
以所述第一侧墙为掩膜执行第二次离子注入工艺，以在所述半导体衬底内形成源区和漏区；
在所述开口中形成第二侧墙，所述第二侧墙覆盖所述第一侧墙；
以所述第二侧墙为掩膜执行清洗工艺，以清洗所述掩膜层顶面；以及，
去除所述第二侧墙及所述掩膜层，暴露出所述第一栅极结构顶面和所述第二栅极结构顶面；其中，通过湿法刻蚀去除所述掩膜层和所述第二侧墙。
9.如权利要求8所述的闪存器件的形成方法，其特征在于，在去除所述第二侧墙及所述掩膜层之后，所述闪存器件的形成方法还包括：
在暴露出的所述第一栅极结构顶面、所述第二栅极结构顶面和暴露的所述半导体衬底表面形成金属硅化物；
形成间隔层，所述间隔层覆盖所述金属硅化物，并延伸覆盖所述第一侧墙。
10.如权利要求9所述的闪存器件的形成方法，其特征在于，所述层间介质层还覆盖所述间隔层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010884217.9A CN111785724A (zh) | 2020-08-28 | 2020-08-28 | 闪存器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010884217.9A CN111785724A (zh) | 2020-08-28 | 2020-08-28 | 闪存器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785724A true CN111785724A (zh) | 2020-10-16 |
Family
ID=72762308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010884217.9A Pending CN111785724A (zh) | 2020-08-28 | 2020-08-28 | 闪存器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785724A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242398A (zh) * | 2020-11-12 | 2021-01-19 | 上海华虹宏力半导体制造有限公司 | 存储器的制造方法 |
| CN113013037A (zh) * | 2021-05-26 | 2021-06-22 | 晶芯成(北京)科技有限公司 | 3d半导体器件及其形成方法 |
| CN113013170A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力微电子有限公司 | 或非型闪存器件及其制造方法 |
| CN113611745A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030017657A1 (en) * | 2001-06-29 | 2003-01-23 | Myoung-Sik Han | Method of forming a gate electrode in a semiconductor device and method of manufacturing a non-volatile memory device using the same |
| US20040110377A1 (en) * | 2002-11-22 | 2004-06-10 | Cho Yong-Joon | Method of forming a contact in a semiconductor device |
| US20060019445A1 (en) * | 2004-07-21 | 2006-01-26 | Tung-Po Chen | Non-volatile memory and manufacturing method thereof |
| KR20060070728A (ko) * | 2004-12-21 | 2006-06-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
-
2020
- 2020-08-28 CN CN202010884217.9A patent/CN111785724A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030017657A1 (en) * | 2001-06-29 | 2003-01-23 | Myoung-Sik Han | Method of forming a gate electrode in a semiconductor device and method of manufacturing a non-volatile memory device using the same |
| US20040110377A1 (en) * | 2002-11-22 | 2004-06-10 | Cho Yong-Joon | Method of forming a contact in a semiconductor device |
| US20060019445A1 (en) * | 2004-07-21 | 2006-01-26 | Tung-Po Chen | Non-volatile memory and manufacturing method thereof |
| KR20060070728A (ko) * | 2004-12-21 | 2006-06-26 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242398A (zh) * | 2020-11-12 | 2021-01-19 | 上海华虹宏力半导体制造有限公司 | 存储器的制造方法 |
| CN112242398B (zh) * | 2020-11-12 | 2023-10-13 | 上海华虹宏力半导体制造有限公司 | 存储器的制造方法 |
| CN113013170A (zh) * | 2021-02-24 | 2021-06-22 | 上海华力微电子有限公司 | 或非型闪存器件及其制造方法 |
| CN113013170B (zh) * | 2021-02-24 | 2024-04-19 | 上海华力微电子有限公司 | 或非型闪存器件及其制造方法 |
| CN113013037A (zh) * | 2021-05-26 | 2021-06-22 | 晶芯成(北京)科技有限公司 | 3d半导体器件及其形成方法 |
| CN113013037B (zh) * | 2021-05-26 | 2021-07-30 | 晶芯成(北京)科技有限公司 | 3d半导体器件及其形成方法 |
| CN113611745A (zh) * | 2021-07-30 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN113611745B (zh) * | 2021-07-30 | 2024-05-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8847295B2 (en) | Structure and method for fabricating fin devices | |
| CN111785724A (zh) | 闪存器件的形成方法 | |
| US20070132034A1 (en) | Isolation body for semiconductor devices and method to form the same | |
| US7943495B2 (en) | Method of manufacturing semiconductor device | |
| US10079143B2 (en) | Method of forming semiconductor device having wick structure | |
| CN111508897A (zh) | 半导体器件及其形成方法 | |
| CN103594361A (zh) | 半导体结构的形成方法 | |
| CN112382635A (zh) | 半导体器件的制造方法 | |
| CN111477629B (zh) | 闪存器件的制造方法 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| WO2019007335A1 (zh) | 半导体器件及其制备方法 | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 | |
| US7195962B2 (en) | Ultra short channel field effect transistor and method of fabricating the same | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| CN110556338B (zh) | 半导体器件及其形成方法 | |
| JP2005116952A (ja) | トレンチキャパシタ及びその製造方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| CN113192959B (zh) | 分栅式快闪存储器的制造方法 | |
| CN113871352B (zh) | 半导体结构的制作方法 | |
| CN110034069B (zh) | 半导体结构及其形成方法 | |
| CN115938917A (zh) | 半导体结构的制造方法 | |
| KR20230136053A (ko) | 반도체 디바이스를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |