CN110875191A - 鳍式晶体管的制造方法 - Google Patents

鳍式晶体管的制造方法 Download PDF

Info

Publication number
CN110875191A
CN110875191A CN201911192537.1A CN201911192537A CN110875191A CN 110875191 A CN110875191 A CN 110875191A CN 201911192537 A CN201911192537 A CN 201911192537A CN 110875191 A CN110875191 A CN 110875191A
Authority
CN
China
Prior art keywords
fin
forming
layer
type transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911192537.1A
Other languages
English (en)
Inventor
翁文寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911192537.1A priority Critical patent/CN110875191A/zh
Publication of CN110875191A publication Critical patent/CN110875191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种鳍式晶体管的制造方法，包括步骤：步骤一、形成的鳍体和鳍体之间的浅沟槽以及填充在浅沟槽中第一场氧；步骤二、形成伪栅极结构；步骤三、完成鳍式晶体管的做金属栅置换之前的工艺，之后进行形成单扩散区切断结构的工艺：步骤31、光刻定义出单扩散区切断结构的形成区域；步骤32、去除单扩散区切断结构的形成区域内的伪栅极结构；步骤33、以伪栅极结构的去除区域为自对准条件刻蚀形成多个第一凹槽；步骤34、在第一凹槽中填充第二场氧；步骤四、对单扩散区切断结构外的伪栅极结构进行金属栅置换。本发明能避免出现有源区和伪栅极结构之间产生的对准问题，还能避免形成嵌入式外延层的小平面缺陷。

Description

鳍式晶体管的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种鳍式晶体管(FinFETtransistor)的制造方法。
背景技术
如图1所示，是现有鳍式晶体管的制造方法形成的鳍式晶体管的单扩散区切断(Single Diffusion Breakdown，SDB)结构的剖面结构图；现有鳍式晶体管的制造方法中需要在鳍体101上形成SDB102来在所述鳍体101上隔离出多个有源区，SDB工艺技术通常在14nm以下的工艺节点中采用，SDB工艺中，通常在SDB102顶部形成有伪栅极结构103，在相邻的两个SDB102之间也形成有一个伪栅极结构103。双扩散区切断(Double DiffusionBreakdown，DDB)工艺中DDB结构中至少包括了两个伪栅极结构，故相对于DDB工艺，SDB工艺形成的器件密度更高，器件面积更小。
现有鳍式晶体管的制造方法通常包括如下步骤：
首先、进行鳍体101的形成工艺。鳍体101的形成工艺通常采用光刻定义加刻蚀工艺形成，鳍体101的刻蚀工艺通常为鳍体101的第一次刻蚀(Fin 1st cut)。
其次、进行鳍体101的截断工艺。鳍体截断工艺将截断区域如无栅极区域中的鳍体101去除。鳍体截断工艺通常为鳍体101的第二次刻蚀Fin 2nd cut)。
再次、在各条形结构的鳍体101上进行光刻定义并进行刻蚀形成SDB的沟槽，之后在SDB的沟槽中填充场氧形成SDB，通过SDB隔离出有源区。SDB的沟槽刻蚀工艺对应于鳍体101的SDB刻蚀(Fin SDB cut)。
经过上面三次鳍体101的刻蚀工艺之后，还包括如下步骤：
形成伪栅极结构，包括形成栅介质层和多晶硅栅。伪栅极结构的形成区域需要采用光刻工艺进行定义。
在伪栅极结构的两侧形成嵌入式外延层，形成源漏区。
进行金属栅置换形成金属栅。
进行后续的第零层正面金属层，形成接触孔，各层层间膜和各层正面金属层的工艺。
由于现有工艺中，SDB刻蚀工艺形成在伪栅结结构之前，二者需要分别采用光刻工艺进行定义，故二者存在对准问题，不利于器件尺寸的进一步减小。
另外，在形成嵌入式外延层时，由于嵌入式外延层会和SDB相接触，这会对嵌入式外延层的外延生长造成不利影响，容易形成小平面缺陷(facet defect issue)。
发明内容
本发明所要解决的技术问题是提供一种鳍式晶体管的制造方法，能自对准在鳍体上形成单扩散区切断结构，能避免出现有源区和伪栅极结构之间产生的对准问题；还能防止单扩散区切断结构对嵌入式外延层的影响，避免形成嵌入式外延层的小平面缺陷。
为解决上述技术问题，本发明提供的鳍式晶体管的制造方法包括如下步骤：
步骤一、在半导体衬底上形成多个由对所述半导体衬底进行刻蚀形成的鳍体，各所述鳍体之间为浅沟槽，在所述浅沟槽中填充有第一场氧，所述第一场氧的顶部表面低于所述鳍体的顶部表面使所述鳍体露出在所述第一场氧的顶部。
步骤二、形成伪栅极结构，所述伪栅极结构覆盖在各所述鳍体的对应区域的侧面或者各所述鳍体的对应区域的侧面和顶部表面。
步骤三、完成鳍式晶体管的做金属栅置换之前的工艺，之后进行形成单扩散区切断结构的工艺，形成所述单扩散区切断结构的分步骤包括：
步骤31、光刻定义出所述单扩散区切断结构的形成区域。
步骤32、去除所述单扩散区切断结构的形成区域内的所述伪栅极结构。
步骤33、以所述伪栅极结构的去除区域为自对准条件对所述鳍体的半导体衬底材料进行刻蚀形成多个第一凹槽；在俯视面上，各所述第一凹槽在对应的所述鳍体上隔离出对应的有源区。
步骤34、在所述第一凹槽中填充第二场氧。
步骤四、对所述单扩散区切断结构外的所述伪栅极结构进行金属栅置换。
进一步的改进是，所述半导体衬底包括硅衬底或SOI衬底。
进一步的改进是，步骤一中，所述第一场氧采用FCVD工艺沉积形成；在沉积所述第一场氧之后，还包括对所述第一场氧进行化学进行研磨和刻蚀工艺，使所述第一场氧的顶部表面回刻到低于所述鳍体的顶部表面。
进一步的改进是，所述伪栅极结构包括叠加而成的第一栅介质层和多晶硅伪栅。
进一步的改进是，所述第一栅介质层包括栅氧化层。
进一步的改进是，步骤一中，在形成所述鳍体之后以及形成所述第一场氧之前，还包括对所述鳍体进行截断的鳍体截断工艺，所述鳍体截断工艺将鳍体截断区域中的所述鳍体都去除。
进一步的改进是，各所述鳍体呈条形结构。
进一步的改进是，各所述鳍体截断区域中至少一条对应的所述鳍体被去除，各所述鳍体截断区域之间包括一条以上的所述鳍体。
进一步的改进是，在俯视面上，所述伪栅极结构呈条形结构且所述伪栅极结构的条形结构和所述鳍体的条形结构垂直；一条所述鳍体和多个所述伪栅极结构相交。
进一步的改进是，步骤三完成后中，两条所述单扩散区切断结构之间间隔有一个保留的所述伪栅极结构。
进一步的改进是，步骤三中，所述金属栅置换之前的工艺包括：
在所述伪栅极结构的侧面形成侧墙。
在所述伪栅极结构两侧形成第二凹槽。
在所述伪栅极结构两侧的所述第二凹槽中填充嵌入式外延层。
在所述伪栅极结构两侧的所述嵌入式外延层中进行源漏注入分别形成源区和漏区。
形成第零层层间膜，所述第零层层间膜将所述伪栅极结构之间的区域填充并和所述伪栅极结构表面相平。
进一步的改进是，在形成所述第零层层间膜之前还包括形成接触刻蚀停止层的步骤。
进一步的改进是，所述鳍式晶体管为N型器件，所述嵌入式外延层的材料为SiP；或者，所述鳍式晶体管为P型器件，所述嵌入式外延层的材料为SiGe。
进一步的改进是，步骤一形成所述鳍体的分步骤包括：
步骤11、在所述半导体衬底表面依次形成垫氧化层，硬质掩膜层，缓冲层、核心层、抗反射层和光刻胶。
步骤12、进行光刻形成第一光刻胶图形。
步骤13、以所述第一光刻胶图形为掩膜依次对所述抗反射层和所述核心层进行刻蚀形成所述核心层图形，所述核心层图形由多个条形结构组成；之后去除所述第一光刻胶图形和所述抗反射层。
步骤14、在所述核心层图形的条形结构的侧面形成侧墙。
步骤15、去除所述核心层图形，由剩余的所述侧墙定义出鳍体的形成区域。
步骤16、以所述侧墙为掩膜依次对所述缓冲层、所述硬质掩膜层、所述垫氧化层和所述半导体衬底层进行刻蚀形成所述鳍体。
进一步的改进是，步骤四中所述金属栅置换的分步骤包括：
去除所述单扩散区切断结构外的所述伪栅极结构。
在各所述伪栅极结构的去除区域的内侧表面依次形成第二栅介质层和金属栅。
本发明将单扩散切断结构的形成工艺步骤放置在金属栅置换工艺之前且是在完成了金属栅置换之前的所有工艺之后进行，而且，单扩散切断结构是在将单扩散区切断结构的形成区域的伪栅极结构去除之后根据伪栅极结构的去除区域的自对准定义进半导体衬底材料刻蚀和场氧填充形成，能自对准在鳍体上形成单扩散区切断结构；由于各鳍体上的有源区是由单扩散区切断结构之间的鳍体的区域段组成，故各有源区能和对应的伪栅极结构自对准，和现有技术中，有源区和伪栅极结构需要分别采用光刻定义相比，本发明能避免出现有源区和伪栅极结构之间产生的对准问题。
另外，通常在鳍式晶体管的源区或漏区中需要形成嵌入式外延层，由于本发明的单扩散切断结构是放置在完成了金属栅置换之前的所有工艺之后进行，故本发明的单扩散切断结构不会对嵌入式外延层的外延工艺产生不利影响，能避免形成嵌入式外延层的小平面缺陷；而现有技术中，单扩散切断结构通常是在鳍体形成之后直接进行刻蚀加场氧填充形成，这样在形成嵌入式外延层时会受到单扩散切断结构的场氧的影响，使嵌入式外延层的外延生长中容易产生缺陷。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有鳍式晶体管的制造方法形成的鳍式晶体管的单扩散区切断结构的剖面结构图；
图2是本发明实施例鳍式晶体管的制造方法的流程图；
图3是本发明实施例鳍式晶体管的制造方法形成的鳍式晶体管的剖面结构图。
具体实施方式
如图2所示，是本发明实施例鳍式晶体管的制造方法的流程图；如图3所示，是本发明实施例鳍式晶体管的制造方法形成的鳍式晶体管的剖面结构图，图3是沿一条鳍体的剖面结构图；本发明实施例鳍式晶体管的制造方法包括如下步骤：
步骤一、在半导体衬底上形成多个由对所述半导体衬底进行刻蚀形成的鳍体1，各所述鳍体1之间为浅沟槽，在所述浅沟槽中填充有第一场氧，所述第一场氧的顶部表面低于所述鳍体1的顶部表面使所述鳍体1露出在所述第一场氧的顶部。
所述半导体衬底包括硅衬底或SOI衬底。
较佳选择为，所述第一场氧采用FCVD工艺沉积形成；在沉积所述第一场氧之后，还包括对所述第一场氧进行化学进行研磨和刻蚀工艺，使所述第一场氧的顶部表面回刻到低于所述鳍体1的顶部表面。
在形成所述鳍体1之后以及形成所述第一场氧之前，还包括对所述鳍体1进行截断的鳍体截断工艺，所述鳍体截断工艺将鳍体截断区域中的所述鳍体1都去除。各所述鳍体1呈条形结构。各所述鳍体截断区域中至少一条对应的所述鳍体1被去除，各所述鳍体截断区域之间包括一条以上的所述鳍体1。
步骤一包括如下分步骤：
步骤11、在所述半导体衬底表面依次形成垫氧化层，硬质掩膜层，缓冲层、核心层、抗反射层和光刻胶。
所述硬质掩膜层的材料包括氧化层或氮化层。
所述缓冲层的材料包括氧化层或氮化层。
所述核心层为碳基或多晶硅基核心层。
所述抗反射层包括介质抗反射层和底部抗反射层。
步骤12、进行光刻形成光刻胶图形。
步骤13、以所述光刻胶图形为掩膜依次对所述抗反射层和所述核心层进行刻蚀形成所述核心层图形，所述核心层图形由多个条形结构组成；之后去除所述光刻胶图形和所述抗反射层。
步骤14、在所述核心层图形的条形结构的侧面形成第一侧墙。所述第一侧墙的采用为氮化层，通过淀积加全面刻蚀工艺自对准在所述核心层图形的条形结构的侧面形成所述第一侧墙。
步骤15、去除所述核心层图形，由剩余的所述第一侧墙定义出鳍体1的形成区域。
步骤16、以所述第一侧墙为掩膜依次对所述缓冲层、所述硬质掩膜层、所述垫氧化层和所述半导体衬底层进行刻蚀形成所述鳍体1。
所述鳍体1顶部的所述垫氧化层、所述硬质掩膜层、所述缓冲层和所述第一侧墙可以在所述鳍体1形成之后去除，或者在后续工艺中去除。
步骤二、形成伪栅极结构3，所述伪栅极结构3覆盖在各所述鳍体1的对应区域的侧面或者各所述鳍体1的对应区域的侧面和顶部表面。
所述伪栅极结构3包括叠加而成的第一栅介质层4和多晶硅伪栅5。所述第一栅介质层4包括栅氧化层。在所述多晶硅伪栅5的顶部还形成有硬质掩模层7。
在俯视面上，所述伪栅极结构3呈条形结构且所述伪栅极结构3的条形结构和所述鳍体1的条形结构垂直；一条所述鳍体1和多个所述伪栅极结构3相交。
步骤三、完成鳍式晶体管的做金属栅置换之前的工艺。
通常，所述金属栅置换之前的工艺包括：
在所述伪栅极结构3的侧面形成侧墙6。
在所述伪栅极结构3两侧形成第二凹槽。
在所述伪栅极结构3两侧的所述第二凹槽中填充嵌入式外延层。
所述嵌入式外延层用于形成为沟道区提供应力，从而改善沟道区的载流子的迁移率并从而提高器件的导电性能。所述鳍式晶体管为N型器件时，所述嵌入式外延层的材料为SiP。或者，所述鳍式晶体管为P型器件时，所述嵌入式外延层的材料为SiGe。
在所述伪栅极结构3两侧的所述嵌入式外延层中进行源漏注入分别形成源区和漏区。所述沟道区为位于所述源漏之间且被所述伪栅极结构3也即后续对应的金属栅所覆盖的区域。
形成第零层层间膜，所述第零层层间膜将所述伪栅极结构3之间的区域填充并和所述伪栅极结构3表面相平。通常，在形成所述第零层层间膜之前还包括形成接触刻蚀停止层的步骤。
之后进行形成单扩散区切断结构的工艺，形成所述单扩散区切断结构的分步骤包括：
步骤31、光刻定义出所述单扩散区切断结构的形成区域。
步骤32、去除所述单扩散区切断结构的形成区域内的所述伪栅极结构3，如虚线框3a所示
步骤33、以所述伪栅极结构3的去除区域为自对准条件对所述鳍体1的半导体衬底材料进行刻蚀形成多个第一凹槽8；在俯视面上，各所述第一凹槽8在对应的所述鳍体1上隔离出对应的有源区。
步骤34、在所述第一凹槽8中填充第二场氧。
步骤三完成后中，两条所述单扩散区切断结构之间间隔有一个保留的所述伪栅极结构3。也即在沿所述鳍体1的长度方向上，所述单扩散区切断结构和所述伪栅极结构3交替排列。
步骤四、对所述单扩散区切断结构外的所述伪栅极结构3进行金属栅置换。所述金属栅置换的分步骤包括：
去除所述单扩散区切断结构外的所述伪栅极结构3。
在各所述伪栅极结构3的去除区域的内侧表面依次形成第二栅介质层和金属栅。
之后还包括步骤：
形成层间膜，接触孔，正面金属层，对所述正面金属层进行图形化形成源极、漏极和栅极。所述源极通过对应的接触孔连接所述源区，所述漏极通过对应的接触孔连接所述漏区，所述栅极通过对应的接触孔连接所述金属栅。所述正面金属层通常包括多层，所述层间膜也包括多层；各层所述正面金属层之间通过对应层的层间膜隔离，各层所述正面金属层之间通过通孔连接。所述通孔和所述接触孔都穿过对应的所述层间膜。
本发明实施例将单扩散切断结构的形成工艺步骤放置在金属栅置换工艺之前且是在完成了金属栅置换之前的所有工艺之后进行，而且，单扩散切断结构是在将单扩散区切断结构的形成区域的伪栅极结构3去除之后根据伪栅极结构3的去除区域的自对准定义进半导体衬底材料刻蚀和场氧填充形成，能自对准在鳍体1上形成单扩散区切断结构；由于各鳍体1上的有源区是由单扩散区切断结构之间的鳍体1的区域段组成，故各有源区能和对应的伪栅极结构3自对准，和现有技术中，有源区和伪栅极结构3需要分别采用光刻定义相比，本发明实施例能避免出现有源区和伪栅极结构3之间产生的对准问题。
另外，通常在鳍式晶体管的源区或漏区中需要形成嵌入式外延层，由于本发明实施例的单扩散切断结构是放置在完成了金属栅置换之前的所有工艺之后进行，故本发明实施例的单扩散切断结构不会对嵌入式外延层的外延工艺产生不利影响，能避免形成嵌入式外延层的小平面缺陷；而现有技术中，单扩散切断结构通常是在鳍体1形成之后直接进行刻蚀加场氧填充形成，这样在形成嵌入式外延层时会受到单扩散切断结构的场氧的影响，使嵌入式外延层的外延生长中容易产生缺陷。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种鳍式晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成多个由对所述半导体衬底进行刻蚀形成的鳍体，各所述鳍体之间为浅沟槽，在所述浅沟槽中填充有第一场氧，所述第一场氧的顶部表面低于所述鳍体的顶部表面使所述鳍体露出在所述第一场氧的顶部；
步骤二、形成伪栅极结构，所述伪栅极结构覆盖在各所述鳍体的对应区域的侧面或者各所述鳍体的对应区域的侧面和顶部表面；
步骤三、完成鳍式晶体管的做金属栅置换之前的工艺，之后进行形成单扩散区切断结构的工艺，形成所述单扩散区切断结构的分步骤包括：
步骤31、光刻定义出所述单扩散区切断结构的形成区域；
步骤32、去除所述单扩散区切断结构的形成区域内的所述伪栅极结构；
步骤33、以所述伪栅极结构的去除区域为自对准条件对所述鳍体的半导体衬底材料进行刻蚀形成多个第一凹槽；在俯视面上，各所述第一凹槽在对应的所述鳍体上隔离出对应的有源区；
步骤34、在所述第一凹槽中填充第二场氧；
步骤四、对所述单扩散区切断结构外的所述伪栅极结构进行金属栅置换。
2.如权利要求1所述的鳍式晶体管的制造方法，其特征在于：所述半导体衬底包括硅衬底或SOI衬底。
3.如权利要求2所述的鳍式晶体管的制造方法，其特征在于：步骤一中，所述第一场氧采用FCVD工艺沉积形成；在沉积所述第一场氧之后，还包括对所述第一场氧进行化学进行研磨和刻蚀工艺，使所述第一场氧的顶部表面回刻到低于所述鳍体的顶部表面。
4.如权利要求2所述的鳍式晶体管的制造方法，其特征在于：所述伪栅极结构包括叠加而成的第一栅介质层和多晶硅伪栅。
5.如权利要求4所述的鳍式晶体管的制造方法，其特征在于：所述第一栅介质层包括栅氧化层。
6.如权利要求4所述的鳍式晶体管的制造方法，其特征在于：步骤一中，在形成所述鳍体之后以及形成所述第一场氧之前，还包括对所述鳍体进行截断的鳍体截断工艺，所述鳍体截断工艺将鳍体截断区域中的所述鳍体都去除。
7.如权利要求6所述的鳍式晶体管的制造方法，其特征在于：各所述鳍体呈条形结构。
8.如权利要求7所述的鳍式晶体管的制造方法，其特征在于：各所述鳍体截断区域中至少一条对应的所述鳍体被去除，各所述鳍体截断区域之间包括一条以上的所述鳍体。
9.如权利要求8所述的鳍式晶体管的制造方法，其特征在于：在俯视面上，所述伪栅极结构呈条形结构且所述伪栅极结构的条形结构和所述鳍体的条形结构垂直；一条所述鳍体和多个所述伪栅极结构相交。
10.如权利要求9所述的鳍式晶体管的制造方法，其特征在于：步骤三完成后中，两条所述单扩散区切断结构之间间隔有一个保留的所述伪栅极结构。
11.如权利要求2所述的鳍式晶体管的制造方法，其特征在于：步骤三中，所述金属栅置换之前的工艺包括：
在所述伪栅极结构的侧面形成侧墙；
在所述伪栅极结构两侧形成第二凹槽；
在所述伪栅极结构两侧的所述第二凹槽中填充嵌入式外延层；
在所述伪栅极结构两侧的所述嵌入式外延层中进行源漏注入分别形成源区和漏区；
形成第零层层间膜，所述第零层层间膜将所述伪栅极结构之间的区域填充并和所述伪栅极结构表面相平。
12.如权利要求11所述的鳍式晶体管的制造方法，其特征在于：在形成所述第零层层间膜之前还包括形成接触刻蚀停止层的步骤。
13.如权利要求11所述的鳍式晶体管的制造方法，其特征在于：所述鳍式晶体管为N型器件，所述嵌入式外延层的材料为SiP；或者，所述鳍式晶体管为P型器件，所述嵌入式外延层的材料为SiGe。
14.如权利要求1所述的鳍式晶体管的制造方法，其特征在于：步骤一形成所述鳍体的分步骤包括：
步骤11、在所述半导体衬底表面依次形成垫氧化层，硬质掩膜层，缓冲层、核心层、抗反射层和光刻胶；
步骤12、进行光刻形成第一光刻胶图形；
步骤13、以所述第一光刻胶图形为掩膜依次对所述抗反射层和所述核心层进行刻蚀形成所述核心层图形，所述核心层图形由多个条形结构组成；之后去除所述第一光刻胶图形和所述抗反射层；
步骤14、在所述核心层图形的条形结构的侧面形成侧墙；
步骤15、去除所述核心层图形，由剩余的所述侧墙定义出鳍体的形成区域；
步骤16、以所述侧墙为掩膜依次对所述缓冲层、所述硬质掩膜层、所述垫氧化层和所述半导体衬底层进行刻蚀形成所述鳍体。
15.如权利要求1所述的鳍式晶体管的制造方法，其特征在于：步骤四中所述金属栅置换的分步骤包括：
去除所述单扩散区切断结构外的所述伪栅极结构；
在各所述伪栅极结构的去除区域的内侧表面依次形成第二栅介质层和金属栅。
CN201911192537.1A 2019-11-28 2019-11-28 鳍式晶体管的制造方法 Pending CN110875191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911192537.1A CN110875191A (zh) 2019-11-28 2019-11-28 鳍式晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911192537.1A CN110875191A (zh) 2019-11-28 2019-11-28 鳍式晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN110875191A true CN110875191A (zh) 2020-03-10

Family

ID=69717384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192537.1A Pending CN110875191A (zh) 2019-11-28 2019-11-28 鳍式晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN110875191A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687622A (zh) * 2020-12-25 2021-04-20 上海华力集成电路制造有限公司 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN113130402A (zh) * 2021-03-18 2021-07-16 上海华力集成电路制造有限公司 FinFET中单扩散区切断结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190130A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Inc. Method for forming single diffusion breaks between finfet devices and the resulting devices
CN107768308A (zh) * 2016-08-23 2018-03-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107978563A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN110323267A (zh) * 2018-03-29 2019-10-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190130A1 (en) * 2014-12-29 2016-06-30 Globalfoundries Inc. Method for forming single diffusion breaks between finfet devices and the resulting devices
CN107768308A (zh) * 2016-08-23 2018-03-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107978563A (zh) * 2016-10-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
CN110323267A (zh) * 2018-03-29 2019-10-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687622A (zh) * 2020-12-25 2021-04-20 上海华力集成电路制造有限公司 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN112687622B (zh) * 2020-12-25 2024-03-12 上海华力集成电路制造有限公司 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN113130402A (zh) * 2021-03-18 2021-07-16 上海华力集成电路制造有限公司 FinFET中单扩散区切断结构的制造方法

Similar Documents

Publication Publication Date Title
KR100610465B1 (ko) 반도체 소자의 제조 방법
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
CN110061054A (zh) 半导体元件及其制作方法
CN111508897A (zh) 半导体器件及其形成方法
US10784342B1 (en) Single diffusion breaks formed with liner protection for source and drain regions
CN110875191A (zh) 鳍式晶体管的制造方法
US10319641B2 (en) Semiconductor device having gate structure
US20190393096A1 (en) Semiconductor device and fabrication method thereof
KR100673108B1 (ko) 반도체 소자 및 그 제조 방법
CN107546127B (zh) 半导体元件及其制作方法
JP2003197907A (ja) エピタキシャル層を利用するトランジスター構造及びその製造方法
CN113838934B (zh) 半导体结构及其形成方法
CN112687622A (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
KR100906648B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
CN110571259B (zh) Finfet器件及其制备方法
US20220293475A1 (en) Method for manufacturing fin field effect transistor
CN109390338B (zh) 互补式金属氧化物半导体元件及其制作方法
CN108022843B (zh) 半导体结构的形成方法
KR100234718B1 (ko) 반도체 소자 및 그 제조방법
CN114242589A (zh) 半导体结构的形成方法
KR100821467B1 (ko) 반도체소자 및 그의 제조방법
CN116072596A (zh) Fdsoi中混合外延区和有源区的隔离结构的制造方法
CN113497111A (zh) 半导体结构及其形成方法
CN114267593A (zh) 一种半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200310