CN113497111A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113497111A CN113497111A CN202010196485.1A CN202010196485A CN113497111A CN 113497111 A CN113497111 A CN 113497111A CN 202010196485 A CN202010196485 A CN 202010196485A CN 113497111 A CN113497111 A CN 113497111A
- Authority
- CN
- China
- Prior art keywords
- fin
- forming
- opening
- layer
- nanowires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000002070 nanowire Substances 0.000 claims abstract description 205
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 93
- 238000002955 isolation Methods 0.000 claims description 44
- 239000002131 composite material Substances 0.000 claims description 12
- 238000012937 correction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002135 nanosheet Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002055 nanoplate Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体结构及其形成方法，其中方法包括：提供基底，基底包括第一区和第二区；在第一区上形成若干沿基底表面法线方向层叠且相互分立的第一纳米线，第一纳米线沿第二方向具有第一尺寸，第二方向垂直于第一方向；在第二区上形成第二初始鳍部结构，第二初始鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第二初始纳米线，第二初始鳍部结构沿第一方向延伸；刻蚀第二初始鳍部结构，使第二初始纳米线形成第二纳米线，在第二区上形成第二鳍部结构，第二鳍部结构包括若干第二纳米线，第二纳米线沿第二方向具有第二尺寸，且第二尺寸小于第一尺寸。所述方法能够形成具有不同沟道宽度的半导体结构，满足了环栅纳米线器件的工艺需求。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管(MOSFET)对沟道的电学控制能力变弱，漏电流问题日趋显著。鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。在传统平面式的金属-氧化物半导体场效应晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构；而在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路两侧控制电路的接通与断开。这种设计使得鳍式场效应晶体管具有更强的短沟道抑制能力，可以改善电路控制并减少漏电流，缩短晶体管的栅长，具有更强的工作电流及对沟道更好的电学控制。。
但是，5纳米以下集成电路技术中现有的FinFET器件结构面临诸多挑战。环栅纳米线器件由于具有更好的沟道静电完整性、漏电流控制和载流子一维弹道输运等优势，被认为是未来可能取代FinFET的关键架构之一。近年来，将理想环栅纳米线结构和主流FinFET工艺结合发展下一代集成技术已成为集成电路深入发展的研发关键热点之一。目前国际报道的基于主流高介电常数氧化物-金属栅(HKMG)FinFET制造工艺形成堆叠纳米线器件的研发有两种不同方案：堆叠纳米线(SNW，IMEC)和堆叠纳米片(Nanosheet，IBM)技术。上述方案都需要在普通硅衬底上外延生长高质量的多层SiGe/Si结构，并在HKMG取代栅工艺中选择腐蚀SiGe或Si，最终在沟道中选择形成堆叠纳米线而在源漏中保持Fin结构。
不同于固定鳍结构关键尺寸的GAA FinFET，堆叠纳米片GAA MOSFET具有宽度可变的鳍结构。
然而，现有技术中堆叠纳米片GAA MOSFET的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以满足工艺需求。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底包括第一区和第二区；位于所述第一区上的第一鳍部结构，所述第一鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第一纳米线，所述第一鳍部结构沿第一方向延伸，所述第一纳米线沿第二方向具有第一尺寸，所述第二方向垂直于第一方向；位于所述第二区上的第二鳍部结构，所述第二鳍部结构包括若干第二纳米线，所述第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸。
可选的，所述第一尺寸的范围为5纳米～20纳米；所述第二尺寸的范围为3纳米～16纳米。
可选的，相邻第一纳米线之间具有第一凹槽；相邻第二纳米线之间具有第二凹槽。
可选的，还包括：位于所述第一鳍部结构延伸方向两侧的第一源漏掺杂层；位于所述第二鳍部结构延伸方向两侧的第二源漏掺杂层。
可选的，还包括：位于基底上的介质层，所述介质层位于第一源漏掺杂层和第二源漏掺杂层表面，所述介质层内具有第一开口和第二开口，所述第一开口暴露出第一鳍部结构的部分顶部表面和侧壁表面，所述第二开口暴露出第二鳍部结构部分顶部表面和侧壁表面。
可选的，还包括：位于所述第一开口和第一凹槽内的第一栅极结构，且所述第一栅极结构环绕所述第一纳米线；位于所述第二开口和第二凹槽内的第二栅极结构，且所述第二栅极结构环绕所述第二纳米线。
可选的，还包括：位于相邻第一纳米线之间、以及相邻第二纳米线之间的鳍部凹槽，所述鳍部凹槽暴露出第一凹槽和第二凹槽侧壁表面；位于所述鳍部凹槽内的隔离层。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区；在所述第一区上形成第一鳍部结构，所述第一鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第一纳米线，所述第一鳍部结构沿第一方向延伸，所述第一纳米线沿第二方向具有第一尺寸，所述第二方向垂直于第一方向；在所述第二区上形成第二初始鳍部结构，所述第二初始鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第二初始纳米线，所述第二初始鳍部结构沿第一方向延伸；刻蚀所述第二初始鳍部结构，使第二初始纳米线形成第二纳米线，在第二区上形成第二鳍部结构，所述第二鳍部结构包括若干第二纳米线，所述第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸。
可选的，所述第一尺寸的范围为5纳米～20纳米；所述第二尺寸的范围为3纳米～16纳米。
可选的，所述第一鳍部结构的形成方法包括：在所述第一区上形成第一鳍部材料膜，所述第一鳍部材料膜包括若干沿基底表面法线方向层叠的若干第一复合鳍部层，各第一复合鳍部层均包括第一纳米线和位于第一纳米线表面的第一牺牲层；去除第一牺牲层，在相邻第一纳米线之间形成第一凹槽，在所述第一区上形成第一鳍部结构。
可选的，所述第二初始鳍部结构的形成方法包括：在所述第二区上形成第二鳍部材料膜，所述第二鳍部材料膜包括若干沿基底表面法线方向层叠的若干第二复合鳍部层，各第二复合鳍部层均包括第二初始纳米线和位于第二初始纳米线表面的第二牺牲层。
可选的，刻蚀所述第二初始鳍部结构的方法包括：在所述基底上形成覆盖所述第一鳍部材料膜和第二鳍部材料膜的顶部表面和侧壁表面的介质层，所述介质层内具有第一开口和第二开口，且所述第一开口底部暴露出部分第一鳍部材料膜的顶部表面和侧壁表面，所述第二开口底部暴露出部分第二鳍部材料膜的顶部表面和侧壁表面；在所述第一开口内和介质层表面形成掩膜层，所述掩膜层暴露出第二开口；以所述掩膜层为掩膜，刻蚀所述第二开口暴露出的第二初始纳米线，使第二初始纳米线形成第二纳米线，在第二区上形成所述第二鳍部结构；形成所述第二纳米线之后，去除所述掩膜层。
可选的，刻蚀第二初始鳍部结构的方法还包括：形成所述第二纳米线之后，去除第二牺牲层，在相邻第二纳米线之间形成第二凹槽，在所述第二区上形成所述第二鳍部结构。
可选的，还包括：形成所述介质层之前，在所述第一区上形成横跨所述第一鳍部材料膜的第一伪栅极结构，在所述第二区上形成横跨所述第二鳍部材料膜的第二伪栅极结构；形成所述第一伪栅极结构和所述第二伪栅极结构之后，在所述基底上形成所述介质层，所述介质层覆盖所述第一伪栅极结构和第二伪栅极结构侧壁表面。
可选的，所述第一开口和第二开口的形成方法包括：去除所述第一伪栅极结构，在所述介质层内形成第一开口，所述第一开口暴露出部分第一鳍部材料膜的顶部表面和侧壁表面；去除所述第二伪栅极结构，在所述介质内形成第二开口，所述第二开口暴露出部分第二鳍部材料膜的顶部表面和侧壁表面。
可选的，还包括：形成所述第一伪栅极结构和第二伪栅极结构之后，形成所述介质层之前，去除所述第一伪栅极结构两侧的第一鳍部材料膜，在所述第一鳍部材料膜内形成第一源漏开口，所述第一源漏开口暴露出基底表面；去除所述第二伪栅极结构两侧的第二鳍部材料膜，在所述第二区的第二鳍部材料膜内形成第二源漏开口，所述第二源漏开口暴露出基底表面。
可选的，还包括：形成所述第一源漏开口和第二源漏开口之后，形成所述介质层之前，在所述第一源漏开口内形成第一源漏掺杂层；在所述第二源漏开口内形成第二源漏掺杂层。
可选的，还包括：形成所述第一源漏开口和第二源漏开口之后，形成所述第一源漏掺杂层和第二源漏掺杂层之前，刻蚀部分第一牺牲层和部分第二牺牲层以形成修正牺牲层，所述修正牺牲层侧壁相对于第一纳米线和第二初始纳米线侧壁凹陷，在相邻第一纳米线之间和第二初始纳米线之间形成鳍部凹槽；在所述鳍部凹槽内形成隔离层，所述隔离层位于所述修正牺牲层侧壁；形成所述隔离层之后，形成所述第一源漏掺杂层和第二源漏掺杂层，沿第一方向上所述第一源漏掺杂层和第二源漏掺杂层覆盖所述隔离层侧壁表面。
可选的，所述隔离层的形成方法包括：在所述基底表面、鳍部凹槽内、第一源漏开口和第二源漏开口底部和侧壁表面、第一伪栅极结构顶部表面和侧壁表面、以及第二伪栅极结构顶部表面和侧壁表面形成隔离膜，所述隔离膜填充满所述鳍部凹槽；回刻蚀所述隔离膜，直至暴露出第一伪栅极结构和第二伪栅极结构顶部、以及第一纳米线侧壁和第二初始纳米线侧壁表面，形成所述隔离层。
可选的，还包括：在所述第一开口和第一凹槽内形成第一栅极结构，所述第一栅极结构环绕所述第一纳米线。
可选的，还包括：在所述第二开口和第二凹槽内形成第二栅极结构，所述第二栅极结构环绕所述第二纳米线。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，第一鳍部结构包括若干第一纳米线，所述第一鳍部结构位于第一区上；第二鳍部结构包括若干第二纳米线，所述第二鳍部结构位于第二区上。由于第一纳米线沿第二方向具有第一尺寸，第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸，使得若干第一纳米线构成的第一鳍部结构，和若干第二纳米线构成的第二鳍部结构不同。所述第一纳米线和第二纳米线用于提供沟道，当第一纳米线和第二纳米线的尺寸不同，即沟道宽度不同，使得第一鳍部结构和第二鳍部结构的电阻不同，进而第一区上的半导体器件和第二区上的半导体器件性能不同，从而能够满足工艺需求。
本发明技术方案提供的半导体结构的形成方法中，通过刻蚀所述第二初始鳍部结构，使第二初始纳米线形成第二纳米线，在所述第二区上形成第二鳍部结构，所述第二鳍部结构包括若干沿基底表面法线方向层叠且相互分立的，所述第二纳米线在第二方向上具有第二尺寸。同时，在所述第一区上形成第一鳍部结构，所述第一鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第一纳米线，所述第一纳米线沿第二方向具有第一尺寸。由于所述第二尺寸小于第一尺寸，所述第一纳米线和第二纳米线用于提供沟道，当第一纳米线和第二纳米线的尺寸不同，即沟道宽度不同，使得第一鳍部结构和第二鳍部结构的电阻不同，进而第一区上的半导体器件和第二区上的半导体器件性能不同，从而能够满足工艺需求。
进一步，在所述第一开口内和介质层表面形成掩膜层，所述掩膜层填充满第一开口，并且暴露出第二开口。以所述掩膜层为掩膜，刻蚀所述第二初始纳米线的过程中，第一开口底部第一纳米线被掩膜层覆盖，不会被刻蚀，第二开口底部的第二初始纳米线暴露，会被刻蚀，从而实现在第二方向刻蚀第二区上的第二初始纳米线，使形成的第二纳米线在第二方向上的尺寸减小。所述方法只需进行一次刻蚀工艺，形成尺寸不同的第一纳米线和第二纳米线，工艺简单。
附图说明
图1至图3是一种半导体结构形成方法各步骤的结构示意图；
图4至图20是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有GAA FinFET的鳍宽度是固定的。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图3是一种半导体结构形成方法各步骤的结构示意图。
参考图1，提供半导体衬底100，半导体衬底100上具有鳍部110和隔离结构101，鳍部110包括若干层沿半导体衬底100表面法线方向层叠的第一鳍部层111、以及位于相邻两层第一鳍部层111中的第二鳍部层112，隔离结构101覆盖鳍部110部分侧壁。
参考图2，形成横跨鳍部110的伪栅极结构120；以所述伪栅极结构120为掩膜，去除伪栅极结构120两侧的鳍部110，形成凹槽121。
参考图3，在伪栅极结构120两侧的凹槽121中外延形成源漏掺杂层130；形成源漏掺杂层130之后，去除伪栅极结构120和第二鳍部层112，形成栅开口(图中未示出)；在所述栅开口内形成栅极结构150，所述栅极结构150还位于相邻第一鳍部层111之间。
上述方法中，所述栅极结构150能够环绕第一鳍部层111，所述栅极结构150对沟道的控制能力增强，在满足集成度高的情况下，有利于提高形成的半导体结构的性能。
然而，上述方法形成的第一鳍部层111的宽度均相同，所述第一鳍部层111用于形成沟道，使得形成的半导体结构的沟道的尺寸单一，无法满足环栅纳米线器件多样化鳍部宽度的需求。
需要说明的是，所述宽度指的是垂直于鳍部110延伸方向上的尺寸。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：在所述第二区上形成第二初始鳍部结构，所述第二初始鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第二初始纳米线，所述第二初始鳍部结构沿第一方向延伸；刻蚀第二初始鳍部结构，使第二初始纳米线形成第二纳米线，在第二区上形成第二鳍部结构，所述第二鳍部结构包括若干第二纳米线，所述第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸。所述方法能够形成具有不同沟道宽度的半导体结构，满足了环栅纳米线器件的需求。
图4至图20是本发明一实施例中的半导体结构形成方法的各步骤的结构示意图。
请参考图4，提供基底200，所述基底200包括第一区I和第二区II。
所述基底200的材料为硅；在其它实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其它实施例中，所述基底还可以为绝缘体上硅衬底或者绝缘体上锗衬底。
接着，在所述第一区I上形成第一鳍部结构，所述第一鳍部结构包括若干沿基底200表面法线方向层叠且相互分立的第一纳米线，所述第一鳍部结构沿第一方向延伸，所述第一纳米线沿第二方向具有第一尺寸，所述第二方向垂直于第一方向；在所述第二区上形成第二初始鳍部结构，所述第二初始鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第二初始纳米线，所述第二初始鳍部结构沿第一方向延伸。
请参考图5至图7，图5为图6沿F方向的俯视图，图6为图5沿B-B1切线的截面示意图，图7为图6沿A-A1切线和A2-A3切线的截面示意图，在所述第一区I上形成第一鳍部材料膜(未示出)，所述第一鳍部材料膜包括若干沿基底200表面法线方向层叠的若干第一复合鳍部(未示出)，各第一复合鳍部层均包括第一纳米线211和位于第一纳米线211表面的第一牺牲层212；在所述第二区II上形成第二鳍部材料膜(未示出)，所述第二鳍部材料膜包括若干沿基底200表面法线方向层叠的若干第二复合鳍部层(未示出)，各第二复合鳍部层均包括第二初始纳米线213和位于第二初始纳米线213表面的第二牺牲层214。
所述第一鳍部材料膜为后续形成第一鳍部结构提供材料，所述第二鳍部材料膜为形成第二鳍部结构提供材料。
具体的，所述F方向为垂直于基底200表面方向；所述A-A1切线沿第二方向Y切于第一区I上的第一鳍部材料膜，且切于后续形成的第一伪栅极结构；所述A2-A3切线沿第二方向Y切于第二区II上的第二鳍部材料膜，且切于后续形成的第二伪栅极结构；所述B-B1切线沿第一方向X切于第一鳍部材料膜和第二鳍部材料膜。
需要说明的是，所述第一纳米线211和所述第一牺牲层212沿基底200表面法线方向交替层叠；所述第二初始纳米线213和所述第二牺牲层214沿基底200表面法线方向交替层叠。
在本实施例中，所述第一鳍部材料膜和第二鳍部材料膜在同一过程中形成。
在本实施例中，若干所述第一纳米线211和若干所述第二初始纳米线213相邻且相连接，若干所述第一牺牲层212和若干所述第二牺牲层214相邻且相连接。
所述第一牺牲层212和第二牺牲层214的材料包括：单晶硅、多晶硅、锗、锗硅、砷化镓或者绝缘体上硅等半导体材料。
在本实施例中，所述第一牺牲层212的材料和所述第二牺牲层214的材料相同，均为锗硅。
所述第一纳米线211和第一牺牲层212的材料不同，所述第二初始纳米线213和第二牺牲层214的材料不同。
所述第一纳米线211和第二初始纳米线213的材料包括：单晶硅、多晶硅、锗、锗硅、砷化镓或者绝缘体上硅等半导体材料。
在本实施例中，所述第一纳米线211和第二初始纳米线213的材料相同，均为单晶硅。
所述第一鳍部材料膜沿第一方向X延伸，所述第二鳍部材料膜沿第一方向X延伸。
所述第一纳米线211沿第二方向Y具有第一尺寸，所述第二方向Y垂直于第一方向X。
在本实施例中，所述第二初始纳米线213沿第二方向Y具有与第一纳米线211相同的尺寸。
在本实施例中，所述第一尺寸的范围为5纳米～20纳米。
在本实施例中，形成所述第一鳍部材料膜和第二鳍部材料膜之后，所述半导体结构的形成方法还包括：在所述基底200形成覆盖所述第一鳍部材料膜和第二鳍部材料膜部分侧壁的隔离结构(图中未标示)。
所述隔离结构的顶部表面低于第一鳍部材料膜和第二鳍部材料膜的顶部表面。
所述隔离结构用于实现不同器件之间的电隔离。
请参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，在所述第一区I上形成横跨所述第一鳍部材料膜的第一伪栅极结构221，在所述第二区II上形成横跨所述第二鳍部材料膜的第二伪栅极结构222。
所述第一伪栅极结构221包括：位于第一鳍部材料膜部分顶部表面和侧壁表面的第一伪栅介质层2211、以及位于所述第一伪栅介质层2211表面的第一伪栅电极层2212。
所述第一伪栅极结构221还包括：位于所述第一伪栅介质层2211和第一伪栅电极层2212侧壁表面的第一侧墙2213。
所述第二伪栅极结构222包括：位于第二鳍部材料膜部分顶部表面和侧壁表面的第二伪栅介质层2221、以及位于所述第二伪栅介质层2221表面的第二伪栅电极层2222。
所述第二伪栅极结构222还包括：位于所述第二伪栅介质层2221和第二伪栅电极层2222侧壁表面的第二侧墙2223。
所述第一侧墙233和第二侧墙234用于保护所述第一伪栅极结构231侧壁表面和第二伪栅极结构232侧壁表面，避免后续形成的第一栅极结构和第二栅极结构出现形貌缺陷，影响半导体结构的电学性能。
在本实施例中，所述半导体结构的形成方法还包括：在所述第一伪栅极结构221顶部表面形成第一保护层(图中未示出)；在所述第二伪栅极结构222顶部表面形成第二保护层(图中未示出)。
所述第一保护层和第二保护层用于在后续形成源漏掺杂层时保护第一伪栅极结构221顶部表面和第二伪栅极结构顶部表面222，避免后续去除所述第一伪栅极结构221形成第一栅极结构、以及去除第二伪栅极结构222形成第二栅极结构时，对栅极结构的高度造成影响。
请参考图10，图10为在图8基础上的示意图，去除所述第一伪栅极结构221两侧的第一鳍部材料膜，在所述第一鳍部材料膜内形成第一源漏开口231，所述第一源漏开口231暴露出基底200表面；去除所述第二伪栅极结构222两侧的第二鳍部材料膜，在所述第二区的第二鳍部材料膜内形成第二源漏开口232，所述第二源漏开口232暴露出基底表面。
所述第一源漏开口231用于为后续形成第一源漏掺杂层提供空间，所述第二源漏开口232用于为后续形成第一源漏掺杂层提供空间。
在本实施例中，所述第一源漏开口231和第二源漏开口232在同一过程中形成。
在本实施例中，具体地，分别以所述第一伪栅极结构221和第二伪栅极结构222为掩膜，刻蚀所述第一鳍部材料膜和第二鳍部材料膜，在所述第一鳍部材料膜内形成所述第一源漏开口231，在所述第二鳍部材料膜内形成所述第二源漏开口232。
在本实施例中，所述第一源漏开口231和第二源漏开口232相邻且连通。
在其它实施例中，所述第一源漏开口和第二源漏开口还可以不相邻。
刻蚀所述第一鳍部材料膜和第二鳍部材料膜的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述第一鳍部材料膜和第二鳍部材料膜的工艺为干法刻蚀工艺。
请参考图11，刻蚀部分第一牺牲层212和部分第二牺牲层214以形成修正牺牲层240，所述修正牺牲层240侧壁相对于第一纳米线211和第二初始纳米线213侧壁凹陷，在相邻第一纳米线211之间和第二初始纳米线213之间形成鳍部凹槽(图中未示出)；在所述鳍部凹槽内形成隔离层250，所述隔离层250位于所述修正牺牲层240侧壁。
所述隔离层250的形成方法包括：在所述基底200表面、鳍部凹槽内、第一源漏开口231和第二源漏开口232底部和侧壁表面、第一伪栅极结构221顶部表面和侧壁表面、以及第二伪栅极结构顶部表面和侧壁表面形成隔离膜(图中未示出)，所述隔离膜填充满所述鳍部凹槽；回刻蚀所述隔离膜，直至暴露出第一伪栅极结构221和第二伪栅极结构222顶部表面、以及第一纳米线211和第二初始纳米线213侧壁表面，形成所述隔离层250。
所述隔离层250用于隔离后续在第一源漏开口231形成的第一源漏掺杂层和第一栅极结构，以及后续在第二源漏开口232形成的第二源漏掺杂层和第二栅极结构。
所述隔离层250的材料和隔离结构的材料不同。
所述隔离层250的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
在本实施例中，所述隔离层250的材料为氮化硅。
至此，在所述第二区II上形成了第二初始鳍部结构。
具体的，在本实施例中，所述第二初始鳍部结构包括若干沿基底200表面方向上层叠的第二初始纳米线；位于相邻第二初始纳米线213之间的修正牺牲层240。所述相邻第二初始纳米线213之间还具有鳍部凹槽，所述鳍部凹槽相对所述第二初始纳米线213侧壁凹陷。
接着，刻蚀所述第二初始鳍部结构，使第二初始纳米线213形成第二纳米线，在第二区II上形成第二鳍部结构，所述第二鳍部结构包括若干第二纳米线，所述第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸，具体形成所述第二初始鳍部结构的过程请参考图12至图18。
请参考图12，形成所述隔离层250之后，在所述第一源漏开口231内形成第一源漏掺杂层261；在所述第二源漏开口232内形成第二源漏掺杂层262。
具体的，沿第一方向X上所述第一源漏掺杂层261和第二源漏掺杂层262覆盖所述隔离层250侧壁表面。
所述第一源漏掺杂层261和第二源漏掺杂层262的形成工艺包括：原位外延生长工艺。
所述第一源漏掺杂层261和第二源漏掺杂层262内还掺杂有源漏离子，所述源漏离子包括：P型离子，例如，硼离子或BF2+，或者N型离子，包括：磷离子、砷离子或者锑离子。
在第一源漏掺杂层261和第二源漏掺杂层262内掺杂源漏离子的工艺包括：离子注入工艺或者原位掺杂工艺。
请参考图13和13，图13为在图12基础上的示意图，图14和图9的视图方向相同，在所述基底200上形成覆盖第一鳍部材料膜和第二鳍部材料膜的顶部表面和侧壁表面的介质层270，所述介质层270内具有第一开口271和第二开口272，且所述第一开口271底部暴露出部分第一鳍部材料膜的顶部表面和侧壁表面，所述第二开口272底部暴露出部分第二鳍部材料膜的顶部表面和侧壁表面。
所述第一开口271用于为后续形成第一栅极结构提供空间，所述第二开口272用于为后续形成第二栅极结构提供空间。
所述第一开口271和第二开口272的形成方法包括：去除所述第一伪栅极结构221，在所述介质层270内形成第一开口271，所述第一开口271暴露出部分第一鳍部材料膜的顶部表面和侧壁表面；去除所述第二伪栅极结构222，在所述介质层270内形成第二开口272，所述第二开口272暴露出部分第二鳍部材料膜的顶部表面和侧壁表面。
所述介质层270的材料和隔离层250的材料不同。
所述介质层270的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
在本实施例中，所述第介质层270的材料为氧化硅。
需要说明的是，此时第二鳍部材料膜即为已形成的第二初始鳍部结构，后续将刻蚀所述第二初始鳍部结构形成第二鳍部结构。
请参考图15和图16，图15为在图13基础上的示意图，图16为在图14基础上的示意图，在所述第一开口271内和介质层270表面形成掩膜层280，所述掩膜层280暴露出第二开口272。
所述掩膜层280用于作为后续刻蚀第二区II上的第二初始鳍部结构的掩膜。
所述掩膜层280的材料包括：光阻材料。
具体的，所述掩膜层280覆盖第一区I上的第一鳍部材料膜，暴露出第二区II上的第二初始鳍部结构。
请继续参考图15和图16，以所述掩膜层280为掩膜，刻蚀所述第二开口272暴露出的第二初始纳米线213，使第二初始纳米线213形成第二纳米线275，在第二区II上形成所述第二鳍部结构280。
所述第二纳米线275沿第二方向Y具有第二尺寸，且所述第二尺寸小于第一尺寸。
所述第二尺寸的范围为3纳米～16纳米。
通过刻蚀所述第二初始鳍部结构，使第二初始纳米线213形成第二纳米线275，在所述第二区II上形成第二鳍部结构。
刻蚀所述第二开口272暴露出的第二初始纳米线213的工艺包括：湿法刻蚀工艺；所述湿法刻蚀的工艺参数包括：采用的四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液的浓度为3％～20％。
形成所述第二纳米线275之后，去除所述掩膜层280。
需要说明的是，由于在第二方向Y上所述隔离结构覆盖部分第二初始鳍部结构侧壁表面，使得所述隔离结构覆盖的部分第二纳米线275在第二方向Y上的尺寸与第一纳米线211的尺寸相同。
通过在所述第一开口271内和介质层270表面形成掩膜层280，所述掩膜层280填充满第一开口271，并且暴露出第二开口272。以所述掩膜层280为掩膜，刻蚀所述第二初始纳米线213的过程中，第一开口271底部的第一纳米线211被掩膜层覆盖，不会被刻蚀，第二开口272底部的第二初始纳米线215暴露，会被刻蚀，从而实现在第二方向Y刻蚀第二区II上的第二初始纳米线275，使形成的第二纳米线275在第二方向Y上的尺寸减小。所述方法只需进行一次刻蚀工艺，形成尺寸不同的第一纳米线211和第二纳米线275，工艺简单。
刻蚀所述第二初始鳍部结构还包括：去除第二牺牲层214，在相邻第二纳米线275之间形成第二凹槽，在所述第二区II上形成第二鳍部结构。
所述半导体结构还包括：去除第一牺牲层212，在相邻第一纳米线211之间形成第一凹槽，在所述第一区I上形成第一鳍部结构。
具体的，在本实施例中，所述第一牺牲层212和第二牺牲层214已被部分刻蚀，形成修正牺牲层240，具体形成所述第一凹槽和第二凹槽的过程请参考图17和图18。
请参考图17和图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，去除所述修正牺牲层240，在相邻第一纳米线211之间形成第一凹槽291；在相邻第二纳米线275之间形成第二凹槽292。
去除所述修正牺牲层240的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述修正牺牲层240的工艺为湿法刻蚀工艺；所述湿法刻蚀的工艺参数包括：稀释的氢氟酸溶液，所述氢氟酸溶液的浓度为3％～20％。
至此，在所述第一区I上形成第一鳍部结构。
通过刻蚀所述第二初始鳍部结构，使第二初始纳米线213形成第二纳米275线，在所述第二区II上形成第二鳍部结构，所述第二鳍部结构包括若干沿基底200表面法线方向层叠且相互分立的第二纳米线275，所述第二纳米线275在第二方向Y上具有第二尺寸。同时，在所述第一区I上形成第一鳍部结构，所述第一鳍部结构包括若干沿基底200表面法线方向层叠且相互分立的第一纳米线211，所述第一纳米线211沿第二方向Y具有第一尺寸。由于所述第二尺寸小于第一尺寸，所述第一纳米线211和第二纳米线275用于提供沟道，当第一纳米线211和第二纳米线275的尺寸不同，即沟道宽度不同，使得第一鳍部结构和第二鳍部结构的电阻不同，进而第一区I上的半导体器件和第二区II上的半导体器件性能不同，从而能够满足工艺需求。
所述第一凹槽291用于与第一开口271共同为后续形成第一栅极结构提供空间，所述第第二凹槽292用于与第二开口272共同为后续形成第二栅极结构提供空间。
请参考图19和图20，图19为在图17基础上的示意图，图20为在图18基础上的示意图，在所述第一开口271和第一凹槽291内形成第一栅极结构293，所述第一栅极结构293环绕所述第一纳米线211；在所述第二开口272和第二凹槽292内形成第二栅极结构294，所述第二栅极结构294环绕所述第二纳米线275。
在本实施例中，所述第一栅极结构293和第二栅极结构294在同一过程中形成。
所述第一栅极结构293和第二栅极结构294的形成方法包括：在第一开口271和第一凹槽291表面、第二开口272和第二凹槽292表面、以及介质层270表面形成栅介质膜(图中未示出)；在所述栅介质膜表面形成栅电极膜(图中未示出)，且所述栅电极膜填充满所述第一开口271和第一凹槽291、以及第二开口272和第二凹槽292；平坦化所述栅电极膜、栅介质膜，直至暴露出介质层270表面，形成所述第一栅极结构293和第二栅极结构294。
所述第一栅极结构293包括第一栅介质层和位于第一栅介质层表面的第一栅电极层。
所述第二栅极结构294包括第二栅介质层和位于第二栅介质层表面的第二栅电极层。
所述第一栅介质层和第二栅介质层通过所述栅介质膜而形成，所述第二栅电极层和第二栅电极层通过所述栅电极膜而形成。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请参考图17和图18，包括：基底200，所述基底200包括第一区I和第二区II；位于所述第一区I上的第一鳍部结构(图中未标示)，所述第一鳍部结构包括若干沿基底200表面法线方向层叠且相互分立的第一纳米线211，所述第一鳍部结构沿第一方向X延伸，所述第一纳米线211沿第二方向Y具有第一尺寸，所述第二方向Y垂直于第一方X向；位于所述第二区II上的第二鳍部结构(图中未标示)，所述第二鳍部结构包括若干第二纳米线275，所述第二纳米线275沿第二方向Y具有第二尺寸，且所述第二尺寸小于第一尺寸。
由于第一鳍部结构包括若干第一纳米线211，所述第一鳍部结构位于第一区I上；第二鳍部结构包括若干第二纳米线275，所述第二鳍部结构位于第二区55上。由于第一纳米线211沿第二方向Y具有第一尺寸，第二纳米线275沿第二方向Y具有第二尺寸，且所述第二尺寸小于第一尺寸，使得若干第一纳米线211构成的第一鳍部结构，和若干第二纳米线275构成的第二鳍部结构不同。所述第一纳米线211和第二纳米线275用于提供沟道，当第一纳米线211275和第二纳米线的尺寸不同，即沟道宽度不同，使得第一鳍部结构和第二鳍部结构的电阻不同，进而第一区上的半导体器件和第二区上的半导体器件性能不同，从而能够满足工艺需求。
以下结合附图进行详细说明。
所述第一尺寸的范围为5纳米～20纳米；所述第二尺寸的范围为3纳米～16纳米。
相邻第一纳米线211之间具有第一凹槽291；相邻第二纳米线275之间具有第二凹槽292。
所述半导体结构还包括：位于所述第一鳍部结构延伸方向两侧的第一源漏掺杂层261；位于所述第二鳍部结构延伸方向两侧的第二源漏掺杂层262。
所述半导体结构还包括：位于基底200上的介质层270，所述介质层270位于第一源漏掺杂层261和第二源漏掺杂层262表面，所述介质层270内具有第一开口271和第二开口272，所述第一开口271暴露出第一鳍部结构的部分顶部表面和侧壁表面，所述第二开口272暴露出第二鳍部结构部分顶部表面和侧壁表面。
所述半导体结构还包括：位于所述第一开口271和第一凹槽291内的第一栅极结构293，且所述第一栅极结构293环绕所述第一纳米线211；位于所述第二开口272和第二凹槽292内的第二栅极结构294，且所述第二栅极结构294环绕所述第二纳米线275。
所述半导体结构还包括：位于相邻第一纳米线211之间、以及相邻第二纳米线275之间的鳍部凹槽(图中未示出)，所述鳍部凹槽暴露出第一凹槽291和第二凹槽292侧壁表面；位于所述鳍部凹槽内的隔离层250。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (21)
1.一种半导体结构，其特征在于，包括：
基底，所述基底包括第一区和第二区；
位于所述第一区上的第一鳍部结构，所述第一鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第一纳米线，所述第一鳍部结构沿第一方向延伸，所述第一纳米线沿第二方向具有第一尺寸，所述第二方向垂直于第一方向；
位于所述第二区上的第二鳍部结构，所述第二鳍部结构包括若干第二纳米线，所述第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸。
2.如权利要求1所述的半导体结构，其特征在于，所述第一尺寸的范围为5纳米～20纳米；所述第二尺寸的范围为3纳米～16纳米。
3.如权利要求1所述的半导体结构，其特征在于，相邻第一纳米线之间具有第一凹槽；相邻第二纳米线之间具有第二凹槽。
4.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述第一鳍部结构延伸方向两侧的第一源漏掺杂层；位于所述第二鳍部结构延伸方向两侧的第二源漏掺杂层。
5.如权利要求4所述的半导体结构，其特征在于，还包括：位于基底上的介质层，所述介质层位于第一源漏掺杂层和第二源漏掺杂层表面，所述介质层内具有第一开口和第二开口，所述第一开口暴露出第一鳍部结构的部分顶部表面和侧壁表面，所述第二开口暴露出第二鳍部结构部分顶部表面和侧壁表面。
6.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述第一开口和第一凹槽内的第一栅极结构，且所述第一栅极结构环绕所述第一纳米线；位于所述第二开口和第二凹槽内的第二栅极结构，且所述第二栅极结构环绕所述第二纳米线。
7.如权利要求6所述的半导体结构，其特征在于，还包括：位于相邻第一纳米线之间、以及相邻第二纳米线之间的鳍部凹槽，所述鳍部凹槽暴露出第一凹槽和第二凹槽侧壁表面；位于所述鳍部凹槽内的隔离层。
8.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区和第二区；
在所述第一区上形成第一鳍部结构，所述第一鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第一纳米线，所述第一鳍部结构沿第一方向延伸，所述第一纳米线沿第二方向具有第一尺寸，所述第二方向垂直于第一方向；
在所述第二区上形成第二初始鳍部结构，所述第二初始鳍部结构包括若干沿基底表面法线方向层叠且相互分立的第二初始纳米线，所述第二初始鳍部结构沿第一方向延伸；
刻蚀所述第二初始鳍部结构，使第二初始纳米线形成第二纳米线，在第二区上形成第二鳍部结构，所述第二鳍部结构包括若干第二纳米线，所述第二纳米线沿第二方向具有第二尺寸，且所述第二尺寸小于第一尺寸。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一尺寸的范围为5纳米～20纳米；所述第二尺寸的范围为3纳米～16纳米。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一鳍部结构的形成方法包括：在所述第一区上形成第一鳍部材料膜，所述第一鳍部材料膜包括若干沿基底表面法线方向层叠的若干第一复合鳍部层，各第一复合鳍部层均包括第一纳米线和位于第一纳米线表面的第一牺牲层；去除第一牺牲层，在相邻第一纳米线之间形成第一凹槽，在所述第一区上形成第一鳍部结构。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二初始鳍部结构的形成方法包括：在所述第二区上形成第二鳍部材料膜，所述第二鳍部材料膜包括若干沿基底表面法线方向层叠的若干第二复合鳍部层，各第二复合鳍部层均包括第二初始纳米线和位于第二初始纳米线表面的第二牺牲层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，刻蚀所述第二初始鳍部结构的方法包括：在所述基底上形成覆盖所述第一鳍部材料膜和第二鳍部材料膜的顶部表面和侧壁表面的介质层，所述介质层内具有第一开口和第二开口，且所述第一开口底部暴露出部分第一鳍部材料膜的顶部表面和侧壁表面，所述第二开口底部暴露出部分第二鳍部材料膜的顶部表面和侧壁表面；在所述第一开口内和介质层表面形成掩膜层，所述掩膜层暴露出第二开口；以所述掩膜层为掩膜，刻蚀所述第二开口暴露出的第二初始纳米线，使第二初始纳米线形成第二纳米线，在第二区上形成所述第二鳍部结构；形成所述第二纳米线之后，去除所述掩膜层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，刻蚀第二初始鳍部结构的方法还包括：形成所述第二纳米线之后，去除第二牺牲层，在相邻第二纳米线之间形成第二凹槽，在所述第二区上形成所述第二鳍部结构。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：形成所述介质层之前，在所述第一区上形成横跨所述第一鳍部材料膜的第一伪栅极结构，在所述第二区上形成横跨所述第二鳍部材料膜的第二伪栅极结构；形成所述第一伪栅极结构和所述第二伪栅极结构之后，在所述基底上形成所述介质层，所述介质层覆盖所述第一伪栅极结构和第二伪栅极结构侧壁表面。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一开口和第二开口的形成方法包括：去除所述第一伪栅极结构，在所述介质层内形成第一开口，所述第一开口暴露出部分第一鳍部材料膜的顶部表面和侧壁表面；去除所述第二伪栅极结构，在所述介质内形成第二开口，所述第二开口暴露出部分第二鳍部材料膜的顶部表面和侧壁表面。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一伪栅极结构和第二伪栅极结构之后，形成所述介质层之前，去除所述第一伪栅极结构两侧的第一鳍部材料膜，在所述第一鳍部材料膜内形成第一源漏开口，所述第一源漏开口暴露出基底表面；去除所述第二伪栅极结构两侧的第二鳍部材料膜，在所述第二区的第二鳍部材料膜内形成第二源漏开口，所述第二源漏开口暴露出基底表面。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一源漏开口和第二源漏开口之后，形成所述介质层之前，在所述第一源漏开口内形成第一源漏掺杂层；在所述第二源漏开口内形成第二源漏掺杂层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一源漏开口和第二源漏开口之后，形成所述第一源漏掺杂层和第二源漏掺杂层之前，刻蚀部分第一牺牲层和部分第二牺牲层以形成修正牺牲层，所述修正牺牲层侧壁相对于第一纳米线和第二初始纳米线侧壁凹陷，在相邻第一纳米线之间和第二初始纳米线之间形成鳍部凹槽；在所述鳍部凹槽内形成隔离层，所述隔离层位于所述修正牺牲层侧壁；形成所述隔离层之后，形成所述第一源漏掺杂层和第二源漏掺杂层，沿第一方向上所述第一源漏掺杂层和第二源漏掺杂层覆盖所述隔离层侧壁表面。
19.如权利要求17所述的半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在所述基底表面、鳍部凹槽内、第一源漏开口和第二源漏开口底部和侧壁表面、第一伪栅极结构顶部表面和侧壁表面、以及第二伪栅极结构顶部表面和侧壁表面形成隔离膜，所述隔离膜填充满所述鳍部凹槽；回刻蚀所述隔离膜，直至暴露出第一伪栅极结构和第二伪栅极结构顶部、以及第一纳米线侧壁和第二初始纳米线侧壁表面，形成所述隔离层。
20.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在所述第一开口和第一凹槽内形成第一栅极结构，所述第一栅极结构环绕所述第一纳米线。
21.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：在所述第二开口和第二凹槽内形成第二栅极结构，所述第二栅极结构环绕所述第二纳米线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010196485.1A CN113497111A (zh) | 2020-03-19 | 2020-03-19 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010196485.1A CN113497111A (zh) | 2020-03-19 | 2020-03-19 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113497111A true CN113497111A (zh) | 2021-10-12 |
Family
ID=77993606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010196485.1A Pending CN113497111A (zh) | 2020-03-19 | 2020-03-19 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113497111A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110660849A (zh) * | 2018-06-29 | 2020-01-07 | 英特尔公司 | 用于纳米线晶体管的空腔间隔物 |
| CN110718588A (zh) * | 2018-07-13 | 2020-01-21 | 台湾积体电路制造股份有限公司 | 高性能mosfet |
-
2020
- 2020-03-19 CN CN202010196485.1A patent/CN113497111A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110660849A (zh) * | 2018-06-29 | 2020-01-07 | 英特尔公司 | 用于纳米线晶体管的空腔间隔物 |
| CN110718588A (zh) * | 2018-07-13 | 2020-01-21 | 台湾积体电路制造股份有限公司 | 高性能mosfet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111584486B (zh) | 具有交错结构的半导体装置及其制造方法及电子设备 | |
| KR100471189B1 (ko) | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 | |
| US7285456B2 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| US20140284727A1 (en) | Integrated Circuit On Corrugated Substrate | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| CN111106111B (zh) | 半导体装置及其制造方法及包括该半导体装置的电子设备 | |
| JP2010258124A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10978349B2 (en) | Semiconductor device and fabrication method thereof | |
| CN111463287A (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| CN104347508B (zh) | 半导体结构及其形成方法 | |
| US11563085B2 (en) | Transistors with separately-formed source and drain | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN113809011B (zh) | 半导体结构及其形成方法 | |
| CN113497111A (zh) | 半导体结构及其形成方法 | |
| CN112652578B (zh) | 半导体结构的形成方法、晶体管 | |
| CN113745162B (zh) | 半导体结构及其形成方法 | |
| US20230178609A1 (en) | Mosfet for suppressing gidl, method for manufacturing mosfet, and electronic apparatus including mosfet | |
| CN113823600B (zh) | 半导体结构及其形成方法、掩膜版 | |
| US20240097038A1 (en) | Semiconductor device and method of fabricating the same | |
| US20230261050A1 (en) | Semiconductor device having high driving capability and steep ss characteristic and method of manufacturing the same | |
| CN111200011B (zh) | 半导体器件及其形成方法 | |
| WO2023024299A1 (zh) | 具有双栅结构的半导体器件及其制造方法及电子设备 | |
| CN112103249B (zh) | 半导体结构及其形成方法 | |
| US20230145694A1 (en) | Process Loading Remediation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |