CN113838934B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113838934B CN113838934B CN202010589009.6A CN202010589009A CN113838934B CN 113838934 B CN113838934 B CN 113838934B CN 202010589009 A CN202010589009 A CN 202010589009A CN 113838934 B CN113838934 B CN 113838934B
- Authority
- CN
- China
- Prior art keywords
- forming
- side wall
- fin
- gate structure
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 23
- 239000003989 dielectric material Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：在所述伪栅极结构两侧的鳍部结构内形成源漏开口；在所述基底上和源漏开口内形成介质层以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；在所述开口内形成源漏掺杂层。所述介质层起到限定源漏掺杂层的空间，使得位于相邻鳍部结构内的源漏掺杂层之间不会发生桥接，有利于提高形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属氧化物半导体场效应晶体管(MOSFET)对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的源漏掺杂层。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道控制能力，具有更强的工作电流。
随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种环栅(Gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。
然而，现有技术中GAA结构MOSFET的电学性能仍有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底上具有若干鳍部结构和隔离层，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层和沟道层，所述隔离层覆盖所述鳍部结构的侧壁表面，且所述隔离层的顶部表面低于最底层的所述牺牲层的底部表面；伪栅极结构，位于基底上横跨所述鳍部结构且覆盖所述鳍部结构的部分顶部表面和侧壁表面；源漏开口，位于所述伪栅极结构两侧的所述鳍部结构内；介质层，位于所述基底上和源漏开口内、以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；源漏掺杂层，位于所述开口内。
可选的，还包括：位于相邻沟道层之间的凹槽以及位于所述凹槽内的第一侧墙，且所述凹槽位于牺牲层内，所述源漏开口暴露出所述凹槽侧壁。
可选的，还包括：仅位于伪栅极结构两侧侧壁表面的第二侧墙；所述源漏开口位于所述伪栅极结构和第二侧墙两侧的所述鳍部结构内。
可选的，还包括：沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸。
可选的，沿伪栅极结构延伸方向，所述开口的尺寸大于鳍部结构的尺寸的范围为6纳米～30纳米。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干鳍部结构和隔离层，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层和沟道层，所述隔离层覆盖所述鳍部结构的侧壁表面，且所述隔离层的顶部表面低于最底层的所述牺牲层的底部表面；在所述基底上形成横跨所述鳍部结构的伪栅极结构，且所述伪栅极结构覆盖所述鳍部结构的部分顶部表面和侧壁表面；在所述伪栅极结构两侧的鳍部结构内形成源漏开口；在所述基底上和源漏开口内形成介质层、以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；在所述开口内形成源漏掺杂层。
可选的，还包括：形成所述源漏开口之后，形成所述介质层之前，去除所述源漏开口侧壁暴露出的部分牺牲层，在相邻沟道层之间形成凹槽；在所述凹槽内形成第一侧墙。
可选的，在所述凹槽内形成第一侧墙的方法包括：在源漏开口的底部表面、凹槽内以及伪栅极结构顶部表面和侧壁表面形成第一侧墙材料膜，所述第一侧墙材料膜填充满所述凹槽；回刻蚀所述第一侧墙材料膜，直至暴露出源漏开口的底部表面和侧壁表面，在所述凹槽内形成所述第一侧墙。
可选的，还包括：形成第一侧墙之前，仅在所述伪栅极结构两侧的侧壁表面形成第二侧墙；在所述伪栅极结构和所述第二侧墙两侧的鳍部结构内形成所述源漏开口。
可选的，所述第二侧墙的形成方法包括：在所述鳍部结构顶部和侧壁表面以及伪栅极结构的顶部表面和侧壁表面形成第二侧墙材料膜；刻蚀所述第二侧墙材料膜，直至暴露出鳍部结构的顶部表面和侧壁表面以及伪栅极结构的顶部表面，仅在伪栅极结构侧壁表面形成第二侧墙。
可选的，刻蚀所述第二侧墙材料膜的工艺包括：刻蚀所述第二侧墙材料膜的工艺包括：干法刻蚀；所述工艺参数包括：采用的气体包括：CH3F、N2和O2，其中，CH3F的流量为20标准毫升/分钟～600标准毫升/分钟，N2的流量为40标准毫升/分钟～300标准毫升/分钟,O2的流量为20标准毫升/分钟～600标准毫升/分钟，压力为5毫托～200毫托，偏压功率为100瓦～800瓦。
可选的，所述源漏开口的形成方法包括：以所述伪栅极结构为掩膜，刻蚀所述鳍部结构，在所述鳍部结构内形成所述源漏开口。
可选的，沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸。
可选的，沿伪栅极结构延伸方向，所述开口的尺寸大于鳍部结构的尺寸的范围为6纳米～30纳米。
可选的，所述介质层的形成方法包括：在所述基底上和源漏开口内形成介质材料膜，且所述介质材料膜覆盖所述伪栅极结构顶部表面和侧壁表面；平坦化所述介质材料膜，直至暴露出伪栅极结构顶部表面，形成所述介质层。
可选的，所述开口的形成方法包括：在所述介质层和伪栅极结构表面形成图形化层，所述图形化层暴露出伪栅极结构两侧的介质层表面；以所述图形化层为掩膜，刻蚀所述介质层，在所述介质层内形成开口。
可选的，所述源漏掺杂层的形成方法包括：采用外延工艺在所述开口内形成应力层；在外延工艺生长应力层的过程中，采用原位掺杂工艺在所述应力层内掺杂源漏离子
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，基底上具有介质层、以及位于介质层内的开口，由于沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层，所述介质层起到限定源漏掺杂层的空间的作用，使得位于相邻鳍部结构内的源漏掺杂层之间不会发生桥接，从而提高形成的半导体结构的性能。
进一步，由于所述第二侧墙仅位于伪栅极结构的侧壁表面，使得形成第二侧墙之后，在源漏开口暴露出的凹槽内形成第一侧墙的过程中，不会发生形成第一侧墙的材料不容易被去除的情况，有利于提高形成的半导体的性能。
进一步，所述介质层内的开口起到限制形成的源漏掺杂层空间的作用。由于沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸，所述开口的体积较大，使得位于开口内的源漏掺杂层体积较大，有利于提高形成的半导体结构的性能。
本发明技术方案提供的半导体结构的形成方法中，通过在所述基底上形成介质层以及位于所述介质层内的开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层，所述介质层能够限定源漏掺杂层的空间，使得位于相邻鳍部结构内的源漏掺杂层之间不会发生桥接。
进一步，所述第一侧墙的形成发生在所述介质层之前，能够避免形成第一侧墙的过程中，形成第一侧墙的材料沉积在开口内，导致后续不容易被去除，从而提高形成的半导体结构的性能。
进一步，由于所述第二侧墙仅位于伪栅极结构的侧壁表面，使得形成第二侧墙之后，在源漏开口暴露出的凹槽内形成第一侧墙的过程中，不会发生形成第一侧墙的材料不容易被去除的情况，有利于提高形成的半导体的性能。
进一步，所述介质层内的开口起到限制形成的源漏掺杂层空间的作用。由于沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸，所述开口的体积较大，使得位于开口内的源漏掺杂层体积较大，有利于提高形成的半导体结构的性能。
附图说明
图1至图6是一种半导体结构形成方法各步骤的剖面结构示意图；
图7至图21是本发明一实施例中的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1至图6是一种现有半导体结构的形成方法各步骤的剖面结构示意图。
请参考图1和图2，图2为图1沿A-A切线方向的剖面示意图，提供基底100，所述基底100上具有鳍部结构(未图示)和隔离层104，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层101和沟道层102，所述隔离层104覆盖所述鳍部结构的侧壁表面，且所述隔离层104的顶部表面低于最底层的牺牲层101的底部表面；在所述基底上形成横跨所述鳍部结构的伪栅极结构110，且所述伪栅极结构110覆盖所述鳍部结构的部分顶部表面和侧壁表面；在所述伪栅极结构110侧壁表面形成第一侧墙120，且所述第一侧墙120还位于鳍部结构的侧壁表面。
请参考图3和图4，图3和图1的视图方向相同，图4和图2的视图方向相同，在所述伪栅极结构110和第一侧墙120两侧的鳍部结构内形成源漏开口130；去除所述源漏开口130侧壁暴露出的部分牺牲层101，在相邻沟道层102内形成凹槽140。
请参考图5和图6，图5和图3的视图方向相同，图6和图4的视图方向相同，在所述源漏开口130底部表面和侧壁表面、凹槽140内以及伪栅极结构110的顶部表面和侧壁表面形成第二侧墙材料膜150。
上述方法中，所述半导体结构的形成方法还包括：刻蚀所述第二侧墙材料膜150，直至暴露出源漏开口130底部表面和侧壁表面，在所述凹槽140内形成第二侧墙(图中未示出)；形成所述第二侧墙之后，在所述源漏开口130内形成源漏掺杂层，所述源漏掺杂层位于所述第二侧墙侧壁表面。所述第一侧墙120的作用在于，一方面，能够对伪栅极结构110的侧壁表面起到保护作用，避免伪栅极结构110受到后续工艺的影响，另一方面，起到限定源漏掺杂层空间的作用，使得位于相邻鳍部结构内的源漏掺杂层之间不会发生桥接，从而提高形成的半导体结构的性能较好。
然而，随着集成电路的集成度越来越高，各个器件的关键尺寸逐渐较小，例如，鳍部结构的关键尺寸。所述鳍部结构的关键尺寸较小，容易导致后续在源漏开口130暴露出的凹槽140内形成第二侧墙时，由于所述第二侧墙由刻蚀第二侧墙材料膜150，直至暴露出源漏开口130底部表面和侧壁表面而形成，且沿伪栅极结构110延伸方向，所述第一侧墙120之间的源漏开口130的尺寸较小，所述第二侧墙材料膜150填充于第一侧墙120之间较小的空间，导致后续无法去除所述第二侧墙材料膜150，进而导致后续无法在源漏开口130内形成源漏掺杂层，使得所述第一侧墙120失去了原本能够实现限定源漏掺杂层生长、避免相邻源漏掺杂层之间发生桥接的作用。
为了解决上述技术问题，本发明实施例提供一种半导体结构及其形成方法，所述半导体结构的形成方法包括：在所述伪栅极结构两侧的鳍部结构内形成源漏开口；在所述基底上形成介质层、以及位于介质层内的开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；在所述开口内形成源漏掺杂层。所述介质层起到限定源漏掺杂层的空间，使得位于相邻鳍部结构内的源漏掺杂层之间不会发生桥接。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图21是本发明一实施例中的半导体结构的形成方法各步骤的剖面结构示意图。
请参考图7和图8，图8为图7沿B-B切线方向的剖面示意图，提供基底200，所述基底200上具有若干鳍部结构和隔离层213，所述鳍部结构包括若干层沿所述基底200表面法线方向交替层叠的牺牲层211和沟道层212，所述隔离层213覆盖所述鳍部结构的侧壁表面，且所述隔离层213的顶部表面低于最底层的牺牲层211的底部表面。
所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底(SOI)或者绝缘体上的锗衬底(GOI)。
所述沟道层211和牺牲层212的材料不同。
所述沟道层211的材料包括：单晶硅或者单晶硅锗。在本实施例中，所述沟道层211的材料为硅。
所述牺牲层212的材料包括：单晶硅或者单晶硅锗。在本实施例中，所述牺牲层212的材料为硅锗。
所述鳍部结构的形成方法包括：在所述基底200上形成鳍部材料膜(图中未示出)，所述鳍部材料膜包括若干沿基底200表面法线方向重叠的沟道材料膜(图中未示出)、以及位于沟道材料膜表面的牺牲材料膜(图中未示出)；在所述鳍部材料膜表面形成掩膜层(图中未示出)；以所述掩膜层为掩膜，刻蚀所述鳍部材料膜以形成鳍部结构，且使沟道材料膜形成沟道层211，使牺牲材料膜形成牺牲层212。
请继续参考图7和图8，在所述基底200上形成横跨所述鳍部结构的伪栅极结构220，且所述伪栅极结构220覆盖所述鳍部结构的部分顶部表面和侧壁表面。
所述伪栅极结构220的形成方法包括：在所述基底200上形成覆盖鳍部结构表面的伪栅介质材料膜(图中未示出)；在所述伪栅介质材料膜形成伪栅电极材料膜(图中未示出)；刻蚀所述伪栅介质材料膜和伪栅电极材料膜，直至暴露出基底200表面，使所述伪栅介质材料膜形成伪栅介质层(图中未标示)，使所述伪栅电极材料膜形成伪栅电极层(图中未标示)，在所述基底200上形成横跨所述鳍部结构的伪栅极结构220。
所述伪栅介质层的材料包括：氧化硅。
所述伪栅电极层的材料包括：硅或者金属。在本实施例中，所述伪栅电极层的材料为硅。
请参考图9和图10，图9和图7的视图方向相同，图10和图8的视图方向相同，形成所述伪栅极结构220之后，仅在所述伪栅极结构220两侧的侧壁表面形成第二侧墙230。
所述第二侧墙230的作用在于，一方面，用于定义后续形成的源漏开口的位置，另一方面，用于保护伪栅极结构220的侧壁表面，减少伪栅极结构220受到后续工艺的影响，以提高形成的半导体结构的性能。
所述第二侧墙230的形成方法包括：在所述鳍部结构顶部和侧壁表面以及伪栅极结构220的顶部表面和侧壁表面形成第二侧墙材料膜(图中未示出)；刻蚀所述第二侧墙材料膜，直至暴露出鳍部结构的顶部表面和侧壁表面以及伪栅极结构220的顶部表面，仅在伪栅极结构220侧壁表面形成第二侧墙230。
由于所述第二侧墙230仅位于伪栅极结构220的侧壁表面，使得形成第二侧墙230之后，后续在源漏开口暴露出的凹槽内形成第一侧墙的过程中，不会发生形成第一侧墙的材料不容易被去除的情况，有利于提高形成的半导体的性能。
刻蚀所述第二侧墙材料膜的工艺包括：刻蚀所述第二侧墙材料膜的工艺包括：干法刻蚀；所述工艺参数包括：采用的气体包括：CH3F、N2和O2，其中，CH3F的流量为20标准毫升/分钟～600标准毫升/分钟，N2的流量为40标准毫升/分钟～300标准毫升/分钟,O2的流量为20标准毫升/分钟～600标准毫升/分钟，压力为5毫托～200毫托，偏压功率为100瓦～800瓦。
通过选择合适的刻蚀参数，满足在刻蚀过程中，能够在伪栅极结构220侧壁形成刻蚀聚合物，使得伪栅极结构220侧壁的第二侧墙材料膜保留，形成所述第二侧墙230的同时，鳍部结构的顶部和侧壁的第二侧墙材料膜均被刻蚀去除，从而形成的第二侧墙230仅位于伪栅极结构220的侧壁表面。
所述第二侧墙230的材料包括氧化硅、氮化硅、氮氧化硅或者二氧化钛等绝缘材料中的一种或多种的组合。
在本实施例中，所述第二侧墙230的材料为氮化硅。
请参考图11和图12，图11和图9的视图方向相同，图12和图10的视图方向相同，在所述伪栅极结构220两侧的鳍部结构内形成源漏开口240。
所述源漏开口240的形成方法包括：以所述伪栅极结构220为掩膜，刻蚀所述鳍部结构，在所述鳍部结构内形成所述源漏开口240。
在本实施例中，以所述伪栅极结构220和第二侧墙230为掩膜，在所述伪栅极结构220和所述第二侧墙230两侧的鳍部结构内形成所述源漏开口240。
请参考图13，图13和图11的视图方向相同，形成所述源漏开口240之后，去除所述源漏开口240侧壁暴露出的部分牺牲层211，在相邻沟道层212之间形成凹槽251。
所述凹槽251为后续形成第一侧墙提供空间。
具体的，所述凹槽251相对于沟道层212侧壁凹陷。
去除所述源漏开口240侧壁暴露出的部分牺牲层211的工艺包括：湿法刻蚀工艺。
接着，在所述凹槽251内形成第一侧墙，具体形成所述第一侧墙的过程请参考图14至图17。
请参考图14和图15，图14为在图13基础上的示意图，图15和图12的视图方向相同，在源漏开口240的底部表面、凹槽251内以及伪栅极结构200顶部表面和侧壁表面形成第一侧墙材料膜261，所述第一侧墙材料膜261填充满所述凹槽251(图13中所示)。
请参考图16和图17，图16和图14的视图方向相同，图17和图15的视图方向相同，回刻蚀所述第一侧墙材料膜261，直至暴露出源漏开口240的底部表面和侧壁表面，在所述凹槽251内形成所述第一侧墙262。
所述第一侧墙262的作用在于，增大牺牲层211和后续形成的源漏掺杂层之间的距离，有利于降低器件的寄生电容。
在本实施例中，所述第一侧墙262的侧壁齐平于第二侧墙230侧壁。
所述第一侧墙262的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛等绝缘材料中的一种或多种的组合。
在本实施例中，所述第一侧墙262的材料为氮化硅。
接着，在所述基底200上形成介质层、以及位于介质层内的若干开口，沿伪栅极结构220的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层，具体形成所述介质层和若干开口的过程请参考图18和图19。
请参考图18和图19，图18和图16的视图方向相同，图19和图17的视图方向相同，在所述基底200上形成介质层270；在所述介质层270内形成若干开口280。
所述介质层270用于后续限定源漏掺杂层生长的空间，避免相邻鳍部结构内的源漏掺杂层之间发生桥接。
沿所述伪栅极结构220延伸方向，所述开口的尺寸W2大于所述鳍部结构的尺寸W1。
沿伪栅极结构220延伸方向，所述开口280的尺寸W2大于鳍部结构的尺寸W1的范围为6纳米～30纳米。
由于沿伪栅极结构220延伸方向，所述开口280的尺寸W2大于鳍部结构的尺寸W1，所述开口280的体积较大，使得后续在开口280内形成的源漏掺杂层体积较大，有利于提高形成的半导体结构的性能。
所述介质层270的形成方法包括：在所述基底200上和源漏开口240内形成介质材料膜(图中未示出)，且所述介质材料膜覆盖所述伪栅极结构220顶部表面和侧壁表面；平坦化所述介质材料膜，直至暴露出伪栅极结构220顶部表面，形成所述介质层270。
所述开口280的形成方法包括：在所述介质层270和伪栅极结构220表面形成图形化层(图中未示出)，所述图形化层暴露出伪栅极结构220两侧的介质层270表面；以所述图形化层为掩膜，刻蚀所述介质层270，在所述介质层270内形成所述开口280。
形成第一侧墙262之后，形成所述介质层270和位于介质层270内的开口280。由于所述第一侧墙262的形成发生在所述介质层270之前，能够避免形成第一侧墙262的过程中，形成第一侧墙262的材料沉积在介质层内的开口内，导致后续不容易被去除，从而提高形成的半导体结构的性能。
请参考图20和图21，图20和图18的视图方向相同，图21和图19的视图方向相同，在所述开口280内形成源漏掺杂层290。
所述源漏掺杂层290的形成方法包括：采用外延工艺在所述开口280内形成应力层；在外延工艺生长应力层的过程中，采用原位掺杂工艺在所述应力层内掺杂源漏离子。
所述源漏离子包括：P型离子，例如，硼离子或BF2+等，或者N型离子，例如：磷离子、砷离子或者锑离子等。
在其他实施例中，还可以采用离子注入工艺在所述应力层内掺杂源漏离子。
通过在所述基底200上形成介质层270以及位于所述介质层270内的开口280，沿伪栅极结构220的延伸方向，所述开口270暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口280之间具有介质层270，所述介质层270起到限定源漏掺杂层290的空间，使得位于相邻鳍部结构内的源漏掺杂层290之间不会发生桥接。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图20和图21，包括：基底200，所述基底200上具有若干鳍部结构和隔离层213，所述鳍部结构包括若干层沿所述基底200表面法线方向交替层叠的牺牲层211和沟道层212，所述隔离层213覆盖所述鳍部结构的侧壁表面，且所述隔离层213的顶部表面低于最底层的牺牲层211的底部表面；伪栅极结构220，位于基底200上横跨所述鳍部结构且覆盖所述鳍部结构的部分顶部表面和侧壁表面；源漏开口240(图11中所示)，位于所述伪栅极结构220两侧的所述鳍部结构内；介质层270，位于所述基底200上和源漏开口240内、以及位于介质层270内的若干开口280，沿伪栅极结构220的延伸方向，所述开口280暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口280之间具有介质层270；源漏掺杂层290，位于所述开口280内。
所述基底200上具有介质层270、以及位于介质层270内的开口280，由于沿伪栅极结构220的延伸方向，所述开口280暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口280之间具有介质层270，所述介质层270起到限定源漏掺杂层290的空间的作用，使得位于相邻鳍部结构内的源漏掺杂层290之间不会发生桥接，从而提高形成的半导体结构的性能。
以下结合附图进行详细说明。
所述半导体结构还包括：位于相邻沟道层212之间的凹槽251以及位于所述凹槽251内的第一侧墙262，且所述凹槽251位于牺牲层211内，所述源漏开口240暴露出所述凹槽251侧壁。
所述半导体结构还包括：仅位于伪栅极结构220两侧侧壁表面的第二侧墙230；所述源漏开口240位于所述伪栅极结构220和第二侧墙230两侧的所述鳍部结构内。
由于所述第二侧墙230仅位于伪栅极结构220的侧壁表面，使得形成第二侧墙230之后，在源漏开口240暴露出的凹槽251内形成第一侧墙262的过程中，不会发生形成第一侧墙262的材料不容易被去除的情况，有利于提高形成的半导体的性能。
所述半导体结构还包括：沿伪栅极结构220延伸方向，所述开口280的尺寸W2大于所述鳍部结构的尺寸W1。
所述介质层270内的开口280起到限制形成的源漏掺杂层290空间的作用。由于沿伪栅极结构220延伸方向，所述开口280的尺寸大于所述鳍部结构的尺寸，所述开口280的体积较大，使得位于开口280内的源漏掺杂层290体积较大，有利于提高形成的半导体结构的性能。
沿伪栅极结构220延伸方向，所述开口280的尺寸W2大于所述鳍部结构的尺寸W1的范围为6纳米～30纳米。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构，其特征在于，包括：
基底，所述基底上具有若干鳍部结构和隔离层，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层和沟道层，所述隔离层覆盖所述鳍部结构的侧壁表面，且所述隔离层的顶部表面低于最底层的所述牺牲层的底部表面；
伪栅极结构，位于基底上横跨所述鳍部结构且覆盖所述鳍部结构的部分顶部表面和侧壁表面；
源漏开口，位于所述伪栅极结构两侧的所述鳍部结构内；
介质层，位于所述基底上和源漏开口内、以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；
源漏掺杂层，位于所述开口内。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于相邻沟道层之间的凹槽以及位于所述凹槽内的第一侧墙，且所述凹槽位于牺牲层内，所述源漏开口暴露出所述凹槽侧壁。
3.如权利要求1所述的半导体结构，其特征在于，还包括：仅位于伪栅极结构两侧侧壁表面的第二侧墙；所述源漏开口位于所述伪栅极结构和第二侧墙两侧的所述鳍部结构内。
4.如权利要求1所述的半导体结构，其特征在于，还包括：沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸。
5.如权利要求1所述的半导体结构，其特征在于，沿伪栅极结构延伸方向，所述开口的尺寸大于鳍部结构的尺寸的范围为6纳米～30纳米。
6.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有若干鳍部结构和隔离层，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层和沟道层，所述隔离层覆盖所述鳍部结构的侧壁表面，且所述隔离层的顶部表面低于最底层的所述牺牲层的底部表面；
在所述基底上形成横跨所述鳍部结构的伪栅极结构，且所述伪栅极结构覆盖所述鳍部结构的部分顶部表面和侧壁表面；
在所述伪栅极结构两侧的鳍部结构内形成源漏开口；
在所述基底上和源漏开口内形成介质层、以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；
在所述开口内形成源漏掺杂层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：形成所述源漏开口之后，形成所述介质层之前，去除所述源漏开口侧壁暴露出的部分牺牲层，在相邻沟道层之间形成凹槽；在所述凹槽内形成第一侧墙。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述凹槽内形成第一侧墙的方法包括：在源漏开口的底部表面、凹槽内以及伪栅极结构顶部表面和侧壁表面形成第一侧墙材料膜，所述第一侧墙材料膜填充满所述凹槽；回刻蚀所述第一侧墙材料膜，直至暴露出源漏开口的底部表面和侧壁表面，在所述凹槽内形成所述第一侧墙。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：形成第一侧墙之前，仅在所述伪栅极结构两侧的侧壁表面形成第二侧墙；在所述伪栅极结构和所述第二侧墙两侧的鳍部结构内形成所述源漏开口。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二侧墙的形成方法包括：在所述鳍部结构顶部和侧壁表面以及伪栅极结构的顶部表面和侧壁表面形成第二侧墙材料膜；刻蚀所述第二侧墙材料膜，直至暴露出鳍部结构的顶部表面和侧壁表面以及伪栅极结构的顶部表面，仅在伪栅极结构侧壁表面形成第二侧墙。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，刻蚀所述第二侧墙材料膜的工艺包括：干法刻蚀；所述工艺参数包括：采用的气体包括：CH3F、N2和O2，其中，CH3F的流量为20标准毫升/分钟～600标准毫升/分钟，N2的流量为40标准毫升/分钟～300标准毫升/分钟，O2的流量为20标准毫升/分钟～600标准毫升/分钟，压力为5毫托～200毫托，偏压功率为100瓦～800瓦。
12.如权利要求6所述的半导体结构的形成方法，其特征在于，所述源漏开口的形成方法包括：以所述伪栅极结构为掩膜，刻蚀所述鳍部结构，在所述鳍部结构内形成所述源漏开口。
13.如权利要求6所述的半导体结构的形成方法，其特征在于，沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，沿伪栅极结构延伸方向，所述开口的尺寸大于鳍部结构的尺寸的范围为6纳米～30纳米。
15.如权利要求6所述的半导体结构的形成方法，其特征在于，所述介质层的形成方法包括：在所述基底上和源漏开口内形成介质材料膜，且所述介质材料膜覆盖所述伪栅极结构顶部表面和侧壁表面；平坦化所述介质材料膜，直至暴露出伪栅极结构顶部表面，形成所述介质层。
16.如权利要求6所述的半导体结构的形成方法，其特征在于，所述开口的形成方法包括：在所述介质层和伪栅极结构表面形成图形化层，所述图形化层暴露出伪栅极结构两侧的介质层表面；以所述图形化层为掩膜，刻蚀所述介质层，在所述介质层内形成开口。
17.如权利要求6所述的半导体结构的形成方法，其特征在于，所述源漏掺杂层的形成方法包括：采用外延工艺在所述开口内形成应力层；在外延工艺生长应力层的过程中，采用原位掺杂工艺在所述应力层内掺杂源漏离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010589009.6A CN113838934B (zh) | 2020-06-24 | 2020-06-24 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010589009.6A CN113838934B (zh) | 2020-06-24 | 2020-06-24 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113838934A CN113838934A (zh) | 2021-12-24 |
| CN113838934B true CN113838934B (zh) | 2023-08-18 |
Family
ID=78964550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010589009.6A Active CN113838934B (zh) | 2020-06-24 | 2020-06-24 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113838934B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023164813A1 (zh) * | 2022-03-01 | 2023-09-07 | 复旦大学 | 源漏限制外延的方法，器件制备方法、器件、设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785266A (zh) * | 2016-08-26 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN110957220A (zh) * | 2018-09-27 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100751803B1 (ko) * | 2006-08-22 | 2007-08-23 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2020
- 2020-06-24 CN CN202010589009.6A patent/CN113838934B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785266A (zh) * | 2016-08-26 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN110957220A (zh) * | 2018-09-27 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113838934A (zh) | 2021-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133387B2 (en) | FinFETs having dielectric punch-through stoppers | |
| KR100471189B1 (ko) | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 | |
| US7972914B2 (en) | Semiconductor device with FinFET and method of fabricating the same | |
| US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US7285456B2 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| US11139294B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN113555285B (zh) | 半导体结构的形成方法 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| JP2005504435A (ja) | ラップゲートｍｏｓｆｅｔのための方法 | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| TWI722515B (zh) | 半導體元件及其製備方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 | |
| CN113903666A (zh) | 半导体结构及其形成方法 | |
| US20240097038A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100657824B1 (ko) | 핀 트랜지스터 및 그 제조 방법 | |
| CN113937163B (zh) | 半导体器件及其形成方法 | |
| CN115020492A (zh) | 半导体结构及其形成方法 | |
| CN117199127A (zh) | 半导体结构及其形成方法 | |
| KR20060046879A (ko) | 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법 | |
| CN117374073A (zh) | 半导体结构及其形成方法 | |
| CN115565877A (zh) | 半导体结构及其形成方法 | |
| CN113903809A (zh) | 半导体器件及其形成方法 | |
| CN118039567A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |