CN115565877A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115565877A
CN115565877A CN202110748239.7A CN202110748239A CN115565877A CN 115565877 A CN115565877 A CN 115565877A CN 202110748239 A CN202110748239 A CN 202110748239A CN 115565877 A CN115565877 A CN 115565877A
Authority
CN
China
Prior art keywords
layer
forming
region
sacrificial
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110748239.7A
Other languages
English (en)
Inventor
张文
张婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110748239.7A priority Critical patent/CN115565877A/zh
Publication of CN115565877A publication Critical patent/CN115565877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种半导体结构及其形成方法，包括：提供衬底，衬底包括基底以及位于所述基底上的鳍部，所述鳍部包括掩埋区、位于所述掩埋区上的牺牲区、以及位于所述牺牲区上的保留区，所述掩埋区、牺牲区和保留区的材料相同；对所述牺牲区进行改性处理形成牺牲层，所述牺牲层的材料与所述保留区的材料不同。由于所述鳍部的掩埋区、牺牲区和保留区的材料相同，能够有效降低刻蚀形成的鳍部过程中的工艺难度，而且制作工艺简单，制程成本也较低。在形成所述鳍部之后，再对所述牺牲区进行改性处理形成牺牲层，且所述牺牲层的材料与所述保留区的材料不同，以保证后续刻蚀去除所述牺牲层的过程中，能够较小的损伤所述保留区，进而提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)是现代集成电路中最重要的元件之一，MOSFET的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的进一步发展，栅极尺寸进一步缩，传统的鳍式场效应晶体管在夹断关态电流上存在限制，同时也在增大工作电流上也存在着限制。具体是由于传统的鳍式场效应晶体管只通过三面栅极来控制沟道，同时沟道区只有鳍部中靠近顶部表面和侧壁的区域，这对既不利于栅对沟道的控制，同时使得鳍部中用于作为沟道区的体积较小，对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种(gate all around，GAA)结构的MOSFET，这既使得栅极可以全方位控制沟道，进一步降低关态电流，也可以使得用于作为沟道区的体积增加，从而的增大了GAA结构MOSFET的工作电流。
业界GAA形貌大体分两类是多层纳米线，或者多层纳米片，相同线宽尺寸下，多层纳米线可以有效降低晶体管关态电流，但是会降低晶体管的工作电流；多层纳米片既可以有效降低晶体管关态电流，也能有效的提升晶体管的工作电流，但是需要更宽的有源区，不利于芯片的微缩。同时多层GAA结构的制程仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能，并且通过竖直纳米片减少有源区宽度，实现芯片尺寸的微缩。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部包括掩埋区、位于所述掩埋区上的牺牲区、以及位于所述牺牲区上的保留区，所述掩埋区、牺牲区和保留区的材料相同；对所述牺牲区进行改性处理形成牺牲层，所述牺牲层的材料与所述保留区的材料不同。
可选的，所述衬底的形成方法包括：提供初始衬底；在所述初始衬底上形成图形化层，所述图形化层暴露出部分所述初始衬底的顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底。
可选的，所述图形化层包括：刻蚀停止层以及位于所述刻蚀停止层上的掩膜层。
可选的，在对所述牺牲区进行改性处理之前，还包括：在所述衬底上形成隔离材料膜，所述隔离材料模覆盖所述鳍部、以及位于所述鳍部顶部表面的图形化层；对所述隔离材料膜进行平坦化处理，直至暴露出所述刻蚀停止层为止，形成所述隔离材料层；回刻蚀所述隔离材料层，形成初始隔离层，所述初始隔离层覆盖所述掩埋区和所述牺牲区的侧壁。
可选的，对所述牺牲区进行改性处理形成牺牲层的方法包括：在所述保留区的侧壁形成保护层；回刻蚀所述初始隔离层，形成隔离层，所述隔离层覆盖所述掩埋区的侧壁；在暴露出的所述牺牲区的侧壁形成半导体层，且所述半导体层内具有半导体离子；对所述半导体层进行退火处理，使得所述半导体离子扩散至所述牺牲区内形成牺牲层。
可选的，所述保护层的形成方法包括：在所述初始隔离层上和刻蚀停止层上、以及所述保留区的侧壁形成保护材料层；回刻蚀所述保护材料层直至暴露出所述刻蚀停止层和所述初始隔离层的顶部表面为止，形成所述保护层。
可选的，所述保护材料层的形成工艺包括原子层沉积工艺。
可选的，所述半导体层的形成方法包括：采用外延生长工艺在所述牺牲区的侧壁形成外延层；在所述外延层的形成过程中掺入所述半导体离子，形成所述半导体层。
可选的，所述半导体层的厚度为30埃～50埃。
可选的，所述半导体层的材料包括硅锗，所述半导体离子包括锗离子。
可选的，退火温度650摄氏度～750摄氏度；退火时间20分钟～40分钟。
可选的，所述牺牲层的材料包括硅锗。
可选的，所述保护层和所述刻蚀停止层的材料包括氮化硅。
可选的，在形成所述牺牲层之后，还包括：在所述衬底上形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分侧壁与顶部表面；在所述伪栅结构两侧的鳍部内形成源漏掺杂层；在所述衬底上形成介质层，所述介质层覆盖所述伪栅结构的侧壁。
可选的，在形成所述介质层之后，还包括：去除所述伪栅结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层，在相邻的所述保留区和所述掩埋区之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述保留区。
相应的，本发明的技术方案中还提供了一种半导体结构，包括：衬底，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部包括掩埋区以及位于所述掩埋区上的保留区，所述掩埋区和所述保留区之间具有栅极槽；位于所述衬底上的隔离层，所述隔离层覆盖所述掩埋区的侧壁，且所述隔离层的顶部表面低于所述保留区的顶部表面，所述隔离层的顶部表面与所述栅极槽的底部齐平；位于所述栅极槽两端的内侧墙；位于所述衬底上和所述栅极槽内的栅极结构，所述栅极结构包围所述保留区；位于所述栅极结构两侧鳍部内的源漏掺杂层，所述内侧墙的外侧面和所述保留区的外侧面与所述源漏掺杂层的外侧面共垂直面。
可选的，所述栅极结构包括：高K介质层、位于所述高K介质层上的功函数层、以及位于所述功函数层上的金属电极层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的形成方法中，所述鳍部的掩埋区、牺牲区和保留区的材料相同，能够有效降低刻蚀形成的鳍部过程中的工艺难度，而且制作工艺简单，制程成本也较低。在形成所述鳍部之后，再对所述牺牲区进行改性处理形成牺牲层，且所述牺牲层的材料与所述保留区的材料不同，以保证后续刻蚀去除所述牺牲层的过程中，能够较小的损伤所述保留区，进而提升最终形成的半导体结构的性能。
附图说明
图1和图2是一种半导体结构的结构示意图；
图3至图21是本发明半导体结构形成方法实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，多层GAA结构的制程仍存在诸多问题。以下将结合附图进行具体说明。
请参考图1，包括：提供衬底100；在所述衬底100上形成鳍部材料膜，所述鳍部材料膜包括若干层沿所述衬底100表面法线方向重叠的牺牲材料膜101、以及位于相邻两层牺牲材料膜101之间的沟道材料膜102，所述牺牲材料膜101与所述沟道材料膜102的材料不同。
请参考图2，在所述鳍部材料膜上形成图形化层103；以所述图形化层103为掩膜刻蚀所述鳍部材料膜，在所述衬底100上形成若干相互分立的鳍部，所述鳍部包括若干层沿所述衬底100表面法线方向重叠的牺牲层104、以及位于相邻两层所述牺牲层104之间的沟道层105。
在本实施例中，在以所述图形化层103为掩膜刻蚀所述鳍部材料膜的过程中，由于所述牺牲材料膜101与所述沟道材料膜102的材料不同，对应的刻蚀速率也不同，进而增大刻蚀所述鳍部材料膜的工艺难度。而且，所述鳍部材料膜为多层结构，在形成所述鳍部材料膜的过程中需要进行多次的沉积工艺，不但制作工艺复杂，而且制作成本也较高。
在此基础上，本发明提供一种半导体结构及其形成方法，所述鳍部的掩埋区、牺牲区和保留区的材料相同，能够有效降低刻蚀形成的鳍部过程中的工艺难度，而且制作工艺简单，制程成本也较低。在形成所述鳍部之后，再对所述牺牲区进行改性处理形成牺牲层，且所述牺牲层的材料与所述保留区的材料不同，以保证后续刻蚀去除所述牺牲层的过程中，能够较小的损伤所述保留区，进而提升最终形成的半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图3至图21是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图3和图4，图3是半导体结构立体图，图4是图3中沿A-A线截面示意图，提供衬底，所述衬底包括基底200以及位于所述基底200上的鳍部，所述鳍部包括掩埋区201、位于所述掩埋区201上的牺牲区202、以及位于所述牺牲区202上的保留区203，所述掩埋区201、牺牲区202和保留区203的材料相同。
在本实施例中，所述衬底的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层，所述图形化层暴露出部分所述初始衬底的顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底。
在本实施例中，所述图形化层包括：刻蚀停止层204以及位于所述刻蚀停止层204上的掩膜层205。
在本实施例中，所述刻蚀停止层204的材料采用氮化硅。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部的材料为硅；在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部的掩埋区201、牺牲区202和保留区203的材料相同，能够有效降低刻蚀形成的鳍部过程中的工艺难度，而且制作工艺简单，制程成本也较低。
请参考图5，图5与图4的视图方向一致，在所述衬底上形成隔离材料膜206，所述隔离材料模206覆盖所述鳍部、以及覆盖位于所述鳍部顶部表面的图形化层。
在本实施例中，所述隔离材料膜206用于后续形成隔离层，所述隔离层起到隔离相邻所述鳍部的作用，进而降低相邻鳍部发生漏电的问题。
所述隔离材料膜206的材料为绝缘材料。在本实施例中，所述隔离材料膜206的材料采用氧化硅。
请参考图6，对所述隔离材料膜206进行平坦化处理，直至暴露出所述刻蚀停止层204为止，形成所述隔离材料层207。
在本实施例中，对所述隔离材料膜206进行平坦化处理的工艺采用化学机械掩膜工艺。
在本实施例中，通过保留所述刻蚀停止层204的目的在于：在后续的刻蚀工艺中，通过所述刻蚀停止层204保护所述鳍部的顶部表面不被刻蚀损伤。
请参考图7，回刻蚀所述隔离材料层207，形成初始隔离层208，所述初始隔离层208覆盖所述掩埋区201和所述牺牲区202的侧壁。
在本实施例中，回刻蚀所述隔离材料层207的刻蚀工艺采用湿法刻蚀工艺；在其他实施例中，回刻蚀所述隔离材料层的刻蚀工艺还可以采用干法刻蚀工艺。
在形成所述初始隔离层207之后，还包括：对所述牺牲区202进行改性处理形成牺牲层，所述牺牲层的材料与所述保留区203的材料不同。具体过程请参考图8至图11。
请参考图8，在所述保留区203的侧壁形成保护层209。
在本实施例中，所述保护层209的形成方法包括：在所述初始隔离层208上和刻蚀停止层204上、以及所述保留区203的侧壁形成保护材料层(未图示)；回刻蚀所述保护材料层直至暴露出所述刻蚀停止层204和所述初始隔离层208的顶部表面为止，形成所述保护层209。
在本实施例中，所述保护材料层的形成工艺采用原子层沉积工艺。
在本实施例中，所述保护层209的材料采用氮化硅。
请参考图9，回刻蚀所述初始隔离层208，形成隔离层210，所述隔离层210覆盖所述掩埋区201的侧壁。
在本实施例中，所述鳍部的保留区203和掩埋区201分别被所述保护层209和所述隔离层210覆盖，因此保证在后续的改性处理中，仅对所述牺牲区202进行改性，降低对所述保留区203和所述掩埋区201的影响。
在本实施例中，回刻蚀所述初始隔离层208的刻蚀工艺采用湿法刻蚀工艺；在其他实施例中，回刻蚀所述初始隔离层的刻蚀工艺还可以采用干法刻蚀工艺。
请参考图10，在暴露出的所述牺牲区202的侧壁形成半导体层211，且所述半导体层211内具有半导体离子。
在本实施例中，所述半导体层211的形成方法包括：采用外延生长工艺在所述牺牲区202的侧壁形成外延层(未图示)；在所述外延层的形成过程中掺入所述半导体离子，形成所述半导体层211。
在本实施例中，所述半导体层211的厚度为30埃～50埃，所述厚度方向为垂直于所述鳍部侧壁的方向。
在本实施例中，所述半导体层211的材料采用硅锗，所述半导体离子为锗离子。
请参考图11，对所述半导体层211进行退火处理，使得所述半导体离子扩散至所述牺牲区202内形成牺牲层212。
在本实施例中，所述退火处理的工艺参数包括：退火温度650摄氏度～750摄氏度；退火时间20分钟～40分钟。
在本实施例中，所述退火处理的作用在于：使得所述半导体离子在高温的作用下扩散至所述牺牲区202内，进而使得所述牺牲区202形成所述牺牲层212。
在本实施例中，所述牺牲层212的材料包括硅锗。
在本实施例中，形成所述牺牲层212的作用在于：通过所述牺牲层212和所述保留区203的材料不同，在后续的刻蚀工艺中，便于去除所述牺牲层212。使得所述保留区203作为最终的全环绕栅极晶体管(gate all around，GAA)的沟道区，能够使得沟道区的体积增加，进一步的增大所述全环绕栅极晶体管的工作电流。
请继续参考图11，在形成所述牺牲层212之后，还包括：去除所述保护层209和所述刻蚀停止层204。
请参考图12至图14，图12是半导体结构的俯视图，图13是图12中沿B-B线截面示意图，图14是图12中沿C-C线截面示意图，在形成所述牺牲层212之后，在所述衬底上形成横跨所述鳍部的伪栅结构213，所述伪栅结构213覆盖所述鳍部的部分侧壁与顶部表面。
在本实施例中，所述伪栅结构213包括：位于所述鳍部上的伪栅介质层、位于所述伪栅介质层上的伪栅层、以及位于所述伪栅层侧壁的侧墙(未标示)。
在本实施例中，所述伪栅层的材料采用多晶硅；在其他实施例中，所述伪栅层的材料还可以采用非晶硅。
所述侧墙的形成方法包括：在所述伪栅介质层顶部表面、所述伪栅层侧壁以及所述保护层侧壁与顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述伪栅介质层顶部表面为止，形成所述侧墙。
所述侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。在本实施例中，所述侧墙材料层的形成工艺采用原子层沉积工艺。
所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。在本实施例中，所述侧墙的材料采用氮化硅。
在本实施例中，所述侧墙用于定义后续源漏掺杂层的位置。
请参考图15，图15和图14的视图方向一致，在所述伪栅结构213两侧的鳍部内形成源漏凹槽214。
在本实施例中，所述源漏凹槽214的形成方法包括：以所述伪栅结构213为掩膜刻蚀所述鳍部，在所述伪栅结构213两侧的鳍部内形成所述源漏凹槽214。
在本实施例中，所述源漏凹槽214作用为后续形成的所述源漏掺杂层提供空间。
请参考图16，刻蚀所述源漏凹槽214侧壁暴露出的部分所述牺牲层212，在所述保留区203和所述掩埋区201之间形成鳍部凹槽215。
在本实施例中，所述鳍部凹槽的215作用是为后续形成的内侧墙提供空间。
请参考图17，在所述鳍部凹槽215内形成内侧墙216。
在本实施例中，所述内侧墙216的形成方法包括：在所述源漏凹槽215侧壁与底部表面、以及所述伪栅结构213侧壁与顶部表面形成第一初始内侧墙(未图示)；回刻蚀第一初始内侧墙，直至暴露出所述源漏凹槽215底部表面与所述伪栅结构213顶部表面为止，形成第二初始内侧墙(未图示)；回刻蚀所述第二初始内侧墙，直至暴露出所述保留区203的侧壁为止，形成所述内侧墙216。
在本实施例中，所述内侧墙216的材料采用氮化硅。
形成所述第一初始内侧墙的工艺包括物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。在本实施例中，形成所述第一初始内侧墙的工艺采用原子层沉积工艺。
在本实施例中，通过所述内侧墙216能够有效的对后续形成的栅极结构和源漏掺杂层之间进行隔离，防止所述栅极结构和所述源漏掺杂层之间发生漏电问题。
请参考图18，在形成所述内侧墙216之后，在所述源漏凹槽214内形成源漏掺杂层217。
在本实施例中，所述源漏掺杂层217内具有源漏离子；所述源漏掺杂层217的形成工艺包括外延生长工艺；在所述源漏掺杂层217内掺杂源漏离子的工艺包括原位掺杂工艺。
当所述半导体结构为P型器件时，所述源漏掺杂层217的材料包括：硅、锗或硅锗；所述源漏离子为P型离子，所述源漏离子包括硼离子、BF2-离子或铟离子；当所述半导体结构为N型器件时，所述源漏掺杂层217的材料包括：硅、砷化镓或铟镓砷；所述源漏离子为N型离子，所述源漏离子包括磷离子或砷离子。
在本实施例中，所述半导体结构为N型器件，所述源漏掺杂层217的材料采用硅，所述源漏离子采用磷离子。
请参考图19，在所述衬底上形成介质层218，所述介质层218覆盖所述伪栅结构的侧壁。
在本实施例中，所述介质层218的形成方法包括：在所述源漏掺杂层217与所述伪栅结构213上形成初始介质层(未图示)，所述初始介质层覆盖所述伪栅结构213的顶部表面和侧壁表面；平坦化所述初始介质层，直至暴露出伪栅结构213顶部为止，形成所述介质层218。
在本实施例中，所述介质层218的材料采用氧化硅。
请参考图20，去除所述伪栅结构213，在所述介质层218内形成栅极开口219。
在本实施例中，具体去除所述伪栅结构213的伪栅介质层和伪栅层。
请参考图21，去除所述栅极开口219暴露出所述的牺牲层212，在所述保留区203和所述掩埋区201之间形成栅极槽(未标示)；在所述栅极开口219和所述栅极槽内形成栅极结构220，所述栅极结构220包围所述保留区203。
在本实施例中，通过形成竖直纳米片的GAA结构，既可以有效降低晶体管关态电流，也能有效的提升晶体管的工作电流。同时竖直纳米片的GAA结构还能够减少有源区宽度，实现芯片尺寸的微缩。
在本实施例中，所述栅极结构220包括：高K介质层、功函数层以及金属电极层(未标示)。
所述金属电极层的材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。在本实施例中，所述金属电极层的材料采用钨。
相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图21，包括：衬底，所述衬底包括基200以及位于所述基底200上的鳍部，所述鳍部包括掩埋区以及位于所述掩埋区201上的保留区203，所述掩埋区201和所述保留区203之间具有栅极槽(未标示)；位于所述衬底上的隔离层210，所述隔离层210覆盖所述掩埋区201的侧壁，且所述隔离层210的顶部表面低于所述保留区203的顶部表面，所述隔离层210的顶部表面与所述栅极槽的底部齐平；位于所述栅极槽两端的内侧墙216；位于所述衬底上和所述栅极槽内的栅极结构220，所述栅极结构220包围所述保留区203；位于所述栅极结构220两侧鳍部内的源漏掺杂层217，所述内侧墙216的外侧面和所述保留区203的外侧面与所述源漏掺杂层217的外侧面共垂直面。
在本实施例中，所述栅极结构220包括：高K介质层、位于所述高K介质层上的功函数层、以及位于所述功函数层上的金属电极层(未标示)。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部包括掩埋区、位于所述掩埋区上的牺牲区、以及位于所述牺牲区上的保留区，所述掩埋区、牺牲区和保留区的材料相同；
对所述牺牲区进行改性处理形成牺牲层，所述牺牲层的材料与所述保留区的材料不同。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底的形成方法包括：提供初始衬底；在所述初始衬底上形成图形化层，所述图形化层暴露出部分所述初始衬底的顶部表面；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述衬底。
3.如权利要求2所述半导体结构的形成方法，其特征在于，所述图形化层包括：刻蚀停止层以及位于所述刻蚀停止层上的掩膜层。
4.如权利要求3所述半导体结构的形成方法，其特征在于，在对所述牺牲区进行改性处理之前，还包括：在所述衬底上形成隔离材料膜，所述隔离材料模覆盖所述鳍部、以及位于所述鳍部顶部表面的图形化层；对所述隔离材料膜进行平坦化处理，直至暴露出所述刻蚀停止层为止，形成所述隔离材料层；回刻蚀所述隔离材料层，形成初始隔离层，所述初始隔离层覆盖所述掩埋区和所述牺牲区的侧壁。
5.如权利要求4所述半导体结构的形成方法，其特征在于，对所述牺牲区进行改性处理形成牺牲层的方法包括：在所述保留区的侧壁形成保护层；回刻蚀所述初始隔离层，形成隔离层，所述隔离层覆盖所述掩埋区的侧壁；在暴露出的所述牺牲区的侧壁形成半导体层，且所述半导体层内具有半导体离子；对所述半导体层进行退火处理，使得所述半导体离子扩散至所述牺牲区内形成牺牲层。
6.如权利要求5所述半导体结构的形成方法，其特征在于，所述保护层的形成方法包括：在所述初始隔离层上和刻蚀停止层上、以及所述保留区的侧壁形成保护材料层；回刻蚀所述保护材料层直至暴露出所述刻蚀停止层和所述初始隔离层的顶部表面为止，形成所述保护层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述保护材料层的形成工艺包括原子层沉积工艺。
8.如权利要求5所述半导体结构的形成方法，其特征在于，所述半导体层的形成方法包括：采用外延生长工艺在所述牺牲区的侧壁形成外延层；在所述外延层的形成过程中掺入所述半导体离子，形成所述半导体层。
9.如权利要求5所述半导体结构的形成方法，其特征在于，所述半导体层的厚度为30埃～50埃。
10.如权利要求5所述半导体结构的形成方法，其特征在于，所述半导体层的材料包括硅锗，所述半导体离子包括锗离子。
11.如权利要求5所述半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：退火温度650摄氏度～750摄氏度；退火时间20分钟～40分钟。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述牺牲层的材料包括硅锗。
13.如权利要求5所述半导体结构的形成方法，其特征在于，所述保护层和所述刻蚀停止层的材料包括氮化硅。
14.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述牺牲层之后，还包括：在所述衬底上形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分侧壁与顶部表面；在所述伪栅结构两侧的鳍部内形成源漏掺杂层；在所述衬底上形成介质层，所述介质层覆盖所述伪栅结构的侧壁。
15.如权利要求14所述半导体结构的形成方法，其特征在于，在形成所述介质层之后，还包括：去除所述伪栅结构，在所述介质层内形成栅极开口；去除所述栅极开口暴露出所述的牺牲层，在相邻的所述保留区和所述掩埋区之间形成栅极槽；在所述栅极开口和所述栅极槽内形成栅极结构，所述栅极结构包围所述保留区。
16.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括基底以及位于所述基底上的鳍部，所述鳍部包括掩埋区以及位于所述掩埋区上的保留区，所述掩埋区和所述保留区之间具有栅极槽；
位于所述衬底上的隔离层，所述隔离层覆盖所述掩埋区的侧壁，且所述隔离层的顶部表面低于所述保留区的顶部表面，所述隔离层的顶部表面与所述栅极槽的底部齐平；
位于所述栅极槽两端的内侧墙；
位于所述衬底上和所述栅极槽内的栅极结构，所述栅极结构包围所述保留区；
位于所述栅极结构两侧鳍部内的源漏掺杂层，所述内侧墙的外侧面和所述保留区的外侧面与所述源漏掺杂层的外侧面共垂直面。
17.如权利要求16所述半导体结构，其特征在于，所述栅极结构包括：高K介质层、位于所述高K介质层上的功函数层、以及位于所述功函数层上的金属电极层。
CN202110748239.7A 2021-07-01 2021-07-01 半导体结构及其形成方法 Pending CN115565877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110748239.7A CN115565877A (zh) 2021-07-01 2021-07-01 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110748239.7A CN115565877A (zh) 2021-07-01 2021-07-01 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115565877A true CN115565877A (zh) 2023-01-03

Family

ID=84737477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110748239.7A Pending CN115565877A (zh) 2021-07-01 2021-07-01 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115565877A (zh)

Similar Documents

Publication Publication Date Title
US7488650B2 (en) Method of forming trench-gate electrode for FinFET device
CN113555285A (zh) 半导体结构的形成方法
CN110364483B (zh) 半导体结构及其形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
US11682725B2 (en) Semiconductor device with isolation layer
CN113314605B (zh) 半导体结构及半导体结构的形成方法
CN113838934B (zh) 半导体结构及其形成方法
CN109599366B (zh) 半导体器件及其形成方法
CN109887845B (zh) 半导体器件及其形成方法
CN113903808A (zh) 半导体结构及其形成方法
CN115565877A (zh) 半导体结构及其形成方法
CN109003976B (zh) 半导体结构及其形成方法
CN112951765A (zh) 半导体结构及其形成方法
CN108155100B (zh) 半导体器件的形成方法
CN112017961A (zh) 半导体结构及其形成方法
CN113937163B (zh) 半导体器件及其形成方法
US20240097038A1 (en) Semiconductor device and method of fabricating the same
CN113555284B (zh) 半导体结构的形成方法
CN113314595B (zh) 半导体结构及半导体结构的形成方法
CN109273407B (zh) 半导体器件及其形成方法
CN109273528B (zh) 半导体器件及其形成方法
CN110875184B (zh) 半导体器件及其形成方法
CN115692480A (zh) 半导体结构及其形成方法
CN117476463A (zh) 半导体结构及其形成方法
CN115565860A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination