CN112017961A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112017961A CN112017961A CN201910459860.4A CN201910459860A CN112017961A CN 112017961 A CN112017961 A CN 112017961A CN 201910459860 A CN201910459860 A CN 201910459860A CN 112017961 A CN112017961 A CN 112017961A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- forming
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 239000010410 layer Substances 0.000 claims description 315
- 239000000463 material Substances 0.000 claims description 151
- 230000008569 process Effects 0.000 claims description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 239000012792 core layer Substances 0.000 claims description 52
- 238000005530 etching Methods 0.000 claims description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 229910052796 boron Inorganic materials 0.000 claims description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- 229910052582 BN Inorganic materials 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 15
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 230000002349 favourable effect Effects 0.000 description 15
- 238000002955 isolation Methods 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011162 core material Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成栅极结构，栅极结构一侧的基底用于形成源极，另一侧基底用于形成漏极；在栅极结构靠近用于形成漏极区域的侧壁上形成第一侧墙层；在第一侧墙层上以及栅极结构靠近用于形成源极区域的侧壁上形成第二侧墙层；形成第二侧墙层后，在栅极结构两侧的基底中形成源漏掺杂区。因为栅极结构侧壁上和第一侧墙层侧壁上的第二侧墙层的厚度相同，第一侧墙层增大了漏极与沟道区的距离，进而增大了漏极的耗尽层与沟道的距离，这样在源漏掺杂区的漏极施加高电压时，漏极区域扩展后的耗尽层与沟道的距离较远，对沟道的影响减小，从而减缓了短沟道效应，使得半导体结构的电学性能得到提高。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构，所述栅极结构一侧的基底用于形成源极，另一侧基底用于形成漏极；在所述栅极结构靠近用于形成所述漏极区域的侧壁上形成第一侧墙层；在所述第一侧墙层上以及所述栅极结构靠近用于形成所述源极区域的侧壁上形成第二侧墙层；形成所述第二侧墙层后，在所述栅极结构两侧的所述基底中形成源漏掺杂区，所述源漏掺杂区包括所述源极和漏极。
可选的，形成所述栅极结构的步骤包括：在所述基底上形成栅极结构材料层；在所述栅极结构材料层上形成核心层；在所述核心层侧壁上形成栅极掩膜层；以所述核心层和栅极掩膜层为掩膜刻蚀所述栅极结构材料层，形成初始栅极结构；去除所述核心层；去除所述核心层后，以所述栅极掩膜层为掩膜刻蚀所述初始栅极结构，形成栅极结构。
可选的，在去除所述核心层后，形成栅极结构前还包括：在所述初始栅极结构露出的所述基底上形成遮挡层，所述遮挡层露出所述核心层；形成所述遮挡层后，去除所述核心层。
可选的，在形成所述初始栅极结构后，去除所述核心层前还包括：形成保形覆盖所述核心层、栅极掩膜层、初始栅极结构以及基底的第一侧墙材料膜；去除所述初始栅极结构上以及所述基底上的第一侧墙材料膜，位于所述初始栅极结构的侧壁上和栅极掩膜层的侧壁上的第一侧墙材料膜作为第一侧墙材料层；在以所述栅极掩膜层为掩膜刻蚀所述初始栅极结构，形成栅极结构的过程中，刻蚀所述第一侧墙材料层形成所述第一侧墙层。
可选的，采用原子层沉积或者化学气相沉积工艺形成所述第一侧墙材料膜。
可选的，所述第一侧墙层的厚度为2纳米至5纳米。
可选的，所述第一侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
可选的，形成所述第二侧墙层的步骤包括：在所述栅极结构和第一侧墙层以及所述栅极结构和第一侧墙层露出的所述基底上保形覆盖第二侧墙材料层；去除所述栅极结构和第一侧墙层顶部以及所述基底上的第二侧墙材料层，位于所述栅极结构和第一侧墙层侧壁上的剩余第二侧墙材料层作为第二侧墙层。
可选的，采用原子层沉积或者化学气相沉积工艺形成所述第二侧墙材料层。
可选的，所述第二侧墙层的厚度为3纳米至10纳米。
可选的，所述第二侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
可选的，形成所述源漏掺杂区的步骤包括：在所述栅极结构、第一侧墙层和第二侧墙层两侧的所述基底中形成沟槽；通过外延生长的方式在所述沟槽中形成源漏掺杂区。
可选的，所述基底包括衬底和位于所述衬底上的鳍部；在所述基底上形成栅极结构步骤中，所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁。
相应的，本发明实施例还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂区，位于所述栅极结构两侧的所述基底中，所述源漏掺杂区包括位于所述栅极结构一侧基底中的源极和位于所述栅极结构另一侧基底中的漏极；第一侧墙层，位于所述栅极结构靠近所述漏极的侧壁上；第二侧墙层，位于所述第一侧墙层上以及栅极结构靠近所述源极的侧壁上。
可选的，所述第一侧墙层的厚度为2纳米至5纳米。
可选的，所述第一侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
可选的，所述第二侧墙层的厚度为3纳米至10纳米。
可选的，所述第二侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
可选的，所述基底包括衬底和位于所述衬底上的鳍部；所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在所述基底上形成栅极结构，所述栅极结构一侧的基底用于形成源极，另一侧基底用于形成漏极；在所述栅极结构靠近用于形成所述漏极区域的侧壁上形成第一侧墙层；在所述漏极与所述栅极结构之间形成第一侧墙层，在所述第一侧墙层上以及所述栅极结构靠近用于形成所述源极区域的侧壁上形成第二侧墙层；形成所述第二侧墙层后，在所述栅极结构两侧的所述基底中形成源漏掺杂区。因为所述栅极结构侧壁上和第一侧墙层侧壁上的第二侧墙层的厚度相同，所述第一侧墙层增大了漏极与沟道区的距离，进而增大了所述漏极的耗尽层与沟道的距离，这样在源漏掺杂区的漏极施加高电压时，漏极区域扩展后的耗尽层与沟道的距离较远，所述漏极区域扩展后的耗尽层对沟道的影响减小，从而减缓了短沟道效应，使得半导体结构的电学性能得到提高。
附图说明
图1是一种半导体结构的结构示意图；
图2至图13是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的结构示意图分析器件性能不佳的原因。
参考图1，示出了一种半导体结构的结构示意图。
如图1所示，提供基底，所述基底包括衬底1和位于所述衬底1上的鳍部2；栅极结构3横跨所述鳍部2，且所述栅极结构3覆盖所述鳍部2的部分顶壁和部分侧壁；侧墙层5，位于所述栅极结构3的侧壁上；源漏掺杂区4，位于所述栅极结构3两侧的所述鳍部2中，所述源漏掺杂区4包括位于所述栅极结构3一侧鳍部2中的源极和位于所述栅极结构3另一侧鳍部2中的漏极。
半导体结构工作时，在所述源漏掺杂区4的源极和漏极施加电压，且漏极施加的电压高于源极施加的电压，所述源极和漏极的耗尽层易扩展，导致短沟道效应较严重，进而导致半导体结构的电学性能不佳。
为了解决技术问题，本发明实施例提供基底；在所述基底上形成栅极结构，所述栅极结构一侧的基底用于形成源极，另一侧基底用于形成漏极；在所述栅极结构靠近用于形成所述漏极区域的侧壁上形成第一侧墙层；在所述第一侧墙层上以及所述栅极结构靠近用于形成所述源极区域的侧壁上形成第二侧墙层；形成所述第二侧墙层后，在所述栅极结构两侧的所述基底中形成源漏掺杂区，所述源漏掺杂区包括所述源极和漏极。
本发明实施例在所述基底上形成栅极结构，所述栅极结构一侧的基底用于形成源极，另一侧基底用于形成漏极；在所述栅极结构靠近用于形成所述漏极区域的侧壁上形成第一侧墙层；在所述漏极与所述栅极结构之间形成第一侧墙层，在所述第一侧墙层上以及所述栅极结构靠近用于形成所述源极区域的侧壁上形成第二侧墙层；形成所述第二侧墙层后，在所述栅极结构两侧的所述基底中形成源漏掺杂区。因为所述栅极结构侧壁上和第一侧墙层侧壁上的第二侧墙层的厚度相同，所述第一侧墙层增大了漏极与沟道区的距离，进而增大了所述漏极的耗尽层与沟道的距离，这样在源漏掺杂区的漏极施加高电压时，漏极区域扩展后的耗尽层与沟道的距离较远，漏极区域扩展后的耗尽层对沟道的影响减小，从而减缓了短沟道效应，使得半导体结构的电学性能得到提高
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图2至图13是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2，提供基底。
基底为后续形成半导体结构提供工艺基础。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例，基底包括衬底100以及位于衬底100上的鳍部101。在其他实施例中，形成的半导体结构还可以为平面结构，相应的，基底为平面衬底。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。衬底100表面还能够形成有界面层，界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述鳍部101露出的所述衬底100上还形成有隔离结构102。所述隔离结构102用于使得各个鳍部101之间实现电隔离。
所述隔离结构102的材料为介电材料。
具体的，所述隔离结构102的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述隔离结构102的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成所述隔离结构102的工艺难度和工艺成本。
参考图3至图9，在所述基底上形成栅极结构105(如图9所示)，所述栅极结构105一侧的基底用于形成源极，另一侧基底用于形成漏极。
在半导体结构工作时，所述栅极结构105用于控制沟道的开启与断开。
形成所述栅极结构105的步骤包括：
如图3所示，在所述基底上形成栅极结构材料层107。
所述栅极结构材料层107为后续过程中刻蚀形成栅极结构做准备。
本实施例中，栅极结构材料层107为叠层结构。具体的，所述栅极结构材料层107包括栅氧化材料膜1071和位于所述栅氧化材料膜1071上的栅极材料膜1072。其他实施例中，栅极结构材料层还可以为单层结构，即栅极结构材料层仅包括栅极材料膜。
本实施例中，栅氧化材料膜1071的材料为氧化硅。其他实施例中，栅氧化材料膜的材料还可以为氮氧化硅。
本实施例中，栅极材料膜1072的材料为多晶硅。其他实施例中，栅极材料膜的材料还可以为非晶碳。
如图4所示，在所述栅极结构材料层107上形成核心层108。
后续在所述核心层108的侧壁上形成栅极掩膜层，所述核心层108为后续形成栅极掩膜层做准备。
所述核心层108的材料包括：氧化硅、锗化硅、无定形硅和无定形碳的一种或多种。本实施例中，所述核心层108的材料包括：氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成所述核心层108的工艺难度和工艺成本，且氧化硅的去除工艺简单，且氧化硅与栅极材料膜1072的粘附性较好。
所述核心层108的形成步骤包括：在所述栅极结构材料层107上形成核心材料层(图中未示出)；在所述核心材料层上形成图形化的核心掩膜层(图中未示出)；以所述核心掩膜层为掩膜刻蚀所述核心材料层，形成所述核心层108。
继续参考图4，在所述核心层108侧壁上形成栅极掩膜层109。
所述栅极掩膜层109的宽度决定了后续形成的栅极结构的宽度。
所述核心层108和栅极掩膜层109作为掩膜，在后续过程中刻蚀所述栅极结构材料层107，形成初始栅极结构。
在后续去除所述核心层108时，所述核心层108的被刻蚀速率大于所述栅极掩膜层109的被刻蚀速率。
需要说明的是，所述核心层108和栅极掩膜层109的刻蚀选择比不宜过小。所述栅极掩膜层109作为后续刻蚀所述栅极结构材料层107的刻蚀掩膜，若所述刻蚀选择比过小，在后续去除所述核心层108的过程中，所述栅极掩膜层109易受到损伤，使得栅极掩膜层109在后续过程中不易很好的起到刻蚀掩膜的作用，不利于提高后续形成的栅极结构的形成质量，进而不利于提高半导体结构的电学性能。
具体的，所述栅极掩膜层109的材料包括：氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述核心层108的材料包括：氮化硅。
所述栅极掩膜层109的形成步骤包括：在所述核心层108上以及所述核心层108露出的所述栅极结构材料层107上保形覆盖栅极掩膜材料层(图中未示出)；采用无掩膜刻蚀工艺去除所述核心层108顶部以及所述核心层108露出的所述栅极结构材料层107上的所述栅极掩膜材料层，位于所述核心层108侧壁上的剩余的所述栅极掩膜材料层作为栅极掩膜层109。
如图5所示，以所述核心层108和栅极掩膜层109为掩膜刻蚀所述栅极结构材料层107，形成初始栅极结构110(如图5所示)。
所述初始栅极结构110为后续形成第一侧墙材料层提供位置。
所述初始栅极结构110包括栅氧化材料膜1071和位于所述栅氧化材料膜1071上的剩余栅极结构材料层111。
本实施例中，以所述核心层108和栅极掩膜层109为掩膜采用干法刻蚀工艺刻蚀所述栅极结构材料层107，形成初始栅极结构110。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使所述初始栅极结构110的形貌满足工艺需求，还有利于提高露出所述核心层108和栅极掩膜层109的所述栅极结构材料层107(如图5所示)的去除效率，且还有利于降低对其他膜层结构的损伤。
需要说明的是，以所述核心层108和栅极掩膜层109为掩膜刻蚀所述栅极结构材料层107，形成初始栅极结构110的过程中，以所述栅氧化材料膜1071为刻蚀停止层。
如图6所示，在所述初始栅极结构110的侧壁上形成第一侧墙材料层106。
所述第一侧墙材料层106为后续形成第一侧墙层做准备。
本实施例中，所述第一侧墙材料层106的材料为介电材料。
具体的，所述第一侧墙材料层106的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述第一侧墙材料层106的材料包括氮化硅。
形成第一侧墙材料层106的步骤包括：在所述初始栅极结构110和所述初始栅极结构110露出的所述基底上保形覆盖第一侧墙材料膜(图中未示出)；去除所述初始栅极结构110顶部以及所述基底上的第一侧墙材料膜，位于所述初始栅极结构110侧壁上的剩余的所述第一侧墙材料膜作为所述第一侧墙材料层106。
本实施例中，通过原子层沉积工艺(Atomic Layer Deposition，ALD)形成所述第一侧墙材料层106。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述第一侧墙材料膜的步骤中，所述第一侧墙材料膜能够保形覆盖于所述初始栅极结构110侧壁和顶部以及所述初始栅极结构110露出的所述基底上，而且通过采用原子层沉积工艺，还有利于提高所述第一侧墙材料膜的厚度均一性，相应有利于提高所述第一侧墙材料层106的厚度均一性。
需要说明的是，所述第一侧墙材料层106不宜过厚也不宜过薄。若所述第一侧墙材料层106过厚，会花费过多的工艺时间来形成，不利于提高工艺效率，且易导致后续形成在栅极结构侧边的源漏掺杂区的漏极距离沟道区过远，在半导体结构工作时，导致源漏掺杂区对沟道的应力不足，不利于提高载流子的迁移率，导致半导体结构的电学性能不佳；半导体结构工作时，在源漏掺杂区的漏极施加高电压，所述漏极的耗尽层易扩展，当第一侧墙层116过薄时，所述第一侧墙层116难以显著增大漏极与栅极结构105的距离，进而不能显著减小漏极区域的耗尽层对沟道的影响，不利于提高半导体结构的电学性能。本实施例中，所述第一侧墙材料层106的厚度为2纳米至5纳米。
如图7所示，在所述初始栅极结构110露出的所述基底上形成遮挡层112，所述遮挡层112露出所述核心层108。
所述遮挡层112覆盖所述初始栅极结构110露出的所述基底，所述遮挡层112用于在后续去除所述核心层108的过程中保护基底免受损伤。
所述遮挡层112还作为后续去除所述核心层108的刻蚀掩膜。
所述遮挡层112还用于在去除所述栅极掩膜层109露出的所述初始栅极结构110的过程中，保护所述基底不易受到损伤。
本实施例中，所述遮挡层112为既能起到掩膜作用且又易于去除的材料，使得在后续去除遮挡层112时减少对基底的损伤。
具体的，所述遮挡层112的材料包括：BARC(bottom anti-reflective coating，底部抗反射涂层)材料、ODL(organic dielectric layer，有机介电层)材料、光刻胶、旋涂碳(Spin on carbon，SOC)层、DARC(dielectric anti-reflective coating，介电抗反射涂层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料或APF(Advanced Patterning Film，先进图膜)材料。本实施例中，遮挡层112的材料包括：BARC材料。
具体的，形成遮挡层112的步骤包括：形成覆盖所述基底的遮挡材料层(图中未示出)；对所述遮挡材料层进行平坦化处理，直至露出所述核心层108，剩余的所述遮挡材料层作为遮挡层112。
本实施例中，采用旋涂工艺形成所述遮挡材料层，所述遮挡材料层的表面平坦度较高。
如图8所示，形成所述遮挡层112后，去除所述核心层108。为后续以所述栅极掩膜层109为掩膜刻蚀所述初始栅极结构110形成栅极结构做准备。
在刻蚀去除所述核心层108的过程中，所述栅极掩膜层109的被刻蚀速率较低。
本实施例中，采用湿法刻蚀工艺去除所述核心层108。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
具体的，湿法刻蚀溶液为HF溶液。
如图9所示，去除所述核心层108后，以所述栅极掩膜层109为掩膜刻蚀所述初始栅极结构110，形成栅极结构105。
栅极结构105在半导体结构工作时，用于开启和关闭沟道。
本实施例中，所述栅极结构105包括栅氧化材料膜1071和位于所述栅氧化材料膜1071上栅极层1101。
本实施例中，采用干法刻蚀工艺刻蚀所述初始栅极结构110，形成栅极结构105。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使形成的所述栅极结构105的形貌满足工艺需求，有利于提高所述栅极掩膜层109露出的所述初始栅极结构110的去除效率，且还有利于降低对其他膜层结构的损伤。
在刻蚀所述初始栅极结构110，形成栅极结构105的过程中，以所述栅氧化材料膜1071为刻蚀停止层。
需要说明的是，所述栅极掩膜层109在刻蚀所述初始栅极结构110形成栅极结构105的过程中，被消耗部分厚度，剩余的所述栅极掩膜层109在后续形成源漏掺杂区的过程中起到掩膜的作用。
还需要说明的是，所述遮挡层112在去除所述栅极掩膜层109露出的所述初始栅极结构110的过程中，保护所述基底不易受到损伤。
继续参考图3至图9，在所述栅极结构105靠近用于形成所述漏极区域的侧壁上形成第一侧墙层116(如图9所示)。
本实施例中，在所述栅极结构105靠近用于形成所述漏极区域的侧壁上形成第一侧墙层116的步骤包括：在以所述栅极掩膜层109为掩膜刻蚀所述初始栅极结构110(如图8所示)，形成栅极结构105的过程中，刻蚀所述第一侧墙材料层106形成所述第一侧墙层116。
后续在所述栅极结构105两侧的所述鳍部101中形成源漏掺杂区。所述第一侧墙层116位于所述源漏掺杂区的漏极和栅极结构105之间，所述第一侧墙层116增大了漏极与沟道区的距离，进而增大了所述漏极的耗尽层与沟道的距离，这样在源漏掺杂区的漏极施加高电压时，漏极区域扩展后的耗尽层距离沟道较远，对沟道的影响减小，从而减缓了短沟道效应，使得半导体结构的电学性能得到提高。
如前所述，采用干法刻蚀工艺刻蚀所述第一侧墙材料层106形成所述第一侧墙层116，干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使形成的所述第一侧墙层116的形貌满足工艺需求，有利于精确控制所述第一侧墙材料层106的去除厚度，且还有利于降低对其他膜层结构的损伤。
如图10所示，在形成所述栅极结构105后，去除所述遮挡层112。
去除所述遮挡层112为后续在所述栅极结构105和第一侧墙层116两侧的所述基底中形成源漏掺杂区做准备。
本实施例中，采用灰化工艺去除所述遮挡层112。
参考图11，在所述第一侧墙层116上以及所述栅极结构105靠近用于形成所述源极区域的侧壁上形成第二侧墙层115。
所述第一侧墙层116上和所述栅极结构105靠近用于形成所述源极区域的侧壁上的第二侧墙层115的宽度相同，且被所述栅极结构105覆盖的部分基底用于作为沟道区，因此，与源极和沟道区的距离相比，漏极与沟道区的距离多出第一侧墙层116的宽度，也就是说，第一侧墙层116的设置增大了漏极与沟道区的距离，进而增大了所述漏极的耗尽层与沟道的距离，这样在源漏掺杂区的漏极施加高电压时，漏极区域扩展后的耗尽层距离沟道较远，对沟道的影响减小，从而减缓了短沟道效应，使得半导体结构的电学性能得到提高。
所述第二侧墙层115用于定义后续源漏掺杂区的位置，还用于在后续工艺制程中对所述栅极结构105的侧壁起到保护作用。
本实施例中，所述第二侧墙层115的材料为介电材料。
具体的，所述第二侧墙层115的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述第二侧墙层115的材料包括氮化硅。
形成所述第二侧墙层115的步骤包括：在所述栅极结构105和第一侧墙层116上、以及所述栅极结构105和第一侧墙层116露出的所述基底上保形覆盖第二侧墙材料层(图中未示出)；去除所述栅极结构105和第一侧墙层116顶部以及所述基底上的第二侧墙材料层，位于所述栅极结构105侧壁上和第一侧墙层116侧壁上的剩余第二侧墙材料层作为第二侧墙层115。
本实施例中，通过原子层沉积工艺形成所述第二侧墙材料层。原子层沉积工艺具有较好的保形覆盖能力，有利于保证在形成所述第二侧墙材料层的步骤中，所述第二侧墙材料层能够保形覆盖于第一侧墙层116和栅极结构105上以及所述栅极结构105和第一侧墙层116露出的所述基底上，而且通过采用原子层沉积工艺，还有利于提高所述第二侧墙材料层的厚度均一性，相应有利于提高所述第二侧墙层115的厚度均一性。
需要说明的是，所述第二侧墙层115不宜过厚，也不宜过薄。若所述第二侧墙层115过厚，会花费过多的工艺时间来形成，不利于提高工艺效率，且易导致后续形成在栅极结构105侧边的漏极距离沟道区过远，在半导体结构工作时，导致源漏掺杂区对沟道的应力不足，不利于提高载流子的迁移率，导致半导体结构的电学性能不佳；半导体结构工作时，在所述源漏掺杂区的漏极施加高电压，所述漏极的耗尽层易扩展，所述漏极距离所述沟道的距离为所述第一侧墙层116和第二侧墙层115的厚度之和，当第二侧墙层115过薄时，本发明中形成的第一侧墙层116不易显著增大所述漏极与沟道区的距离，进而容易导致所述漏极的耗尽层对沟道的影响较大，不利于提高半导体结构的电学性能。本实施例中，所述第二侧墙层115的厚度为3纳米至10纳米。
参考图12至图13，形成所述第二侧墙层115后，在所述栅极结构105两侧的所述基底中形成源漏掺杂区113(如图13所示)，所述源漏掺杂区113包括所述源极和漏极。
在所述半导体结构工作时，所述源漏掺杂区113用于为沟道提供应力，提高载流子的迁移速率。
其中，靠近所述第一侧墙层116的源漏掺杂区113作为漏极，远离所述第一侧墙层116的源漏掺杂区113作为源极。
本实施例中，形成所述源漏掺杂区113的步骤包括：
如图12所示，以所述栅极结构105、第一侧墙层116和第二侧墙层115为掩膜刻蚀所述基底，在所述基底中形成沟槽114(如图12所示)。具体的，在所述鳍部101中，形成沟槽114。
本实施例中，采用干法刻蚀工艺，刻蚀所述栅极结构105、第一侧墙层116以及第二侧墙层115露出的所述鳍部101，在所述鳍部101中形成沟槽114。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使所述沟槽114的形貌满足工艺需求，还有利于提高鳍部101材料的去除效率，降低对其他膜层结构的损伤，而且，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀栅氧化材料膜1071和鳍部101，简化了工艺步骤。
其他实施例中，还可以采用湿法刻蚀工艺刻蚀所述栅极结构、第一侧墙层以及第二侧墙层露出的所述鳍部，形成沟槽。
如图13所示，在所述沟槽114(如图12所示)中形成源漏掺杂区113。
本实施例中，通过选择性外延生长法在凹槽114中外延生长外延层，且在形成外延层的过程中原位掺杂离子后，对掺杂离子的外延层进行退火处理形成源漏掺杂区113。
本实施例中，半导体器件为NMOS(Negative channel Metal OxideSemiconductor)，源漏掺杂区113的材料为掺杂磷的碳化硅或磷化硅。本实施例通过在碳化硅或磷化硅中掺杂磷离子，使磷离子取代晶格中硅原子的位置，掺入的磷离子越多，多子的浓度就越高，导电性能也就越强。其他实施例中，掺杂的离子还可以为砷。
其他实施例中，半导体器件为PMOS(Positive Channel Metal OxideSemiconductor)。源漏掺杂区的材料为掺杂硼的锗化硅。本实施例通过在锗化硅中掺杂硼离子，使硼离子取代晶格中硅原子的位置，掺入的硼离子越多，多子的浓度就越高，导电性能也就越强。其他实施例中，掺杂的离子还可以为铟或镓。
相应的，本发明实施例还提供一种半导体结构。参考图13，示出了本发明半导体结构一实施例的结构示意图。
半导体结构包括：基底；栅极结构105，位于所述基底上；源漏掺杂区113，位于所述栅极结构105两侧的所述基底中，所述源漏掺杂区113包括位于所述栅极结构105一侧基底中的源极和位于所述栅极结构105另一侧基底中的漏极；第一侧墙层116，位于所述栅极结构105靠近所述漏极的侧壁上；第二侧墙层115，位于所述第一侧墙层116上以及栅极结构105靠近所述源极的侧壁上。
所述栅极结构105侧壁上和第一侧墙层116侧壁上的第二侧墙层115的厚度相同，与所述源极相比，所述漏极与栅极结构105之间还设置有第一侧墙层116，所述第一侧墙层116增大了漏极与沟道的距离，进而增大了所述漏极的耗尽层与沟道的距离，这样在源漏掺杂区113的漏极施加高电压时，漏极区域扩展后的耗尽层距离沟道较远，漏极区域扩展后的耗尽层对沟道的影响减小，从而减缓了短沟道效应，使得半导体结构的电学性能得到提高。
基底为形成半导体结构提供工艺基础。
本实施例以半导体结构为鳍式场效应晶体管为例，基底包括衬底100以及位于所述衬底100上的鳍部101。在其他实施例中，形成的半导体结构还可以为平面结构，相应的，基底为平面衬底。
本实施例中，衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。衬底100表面还能够形成有界面层，界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述半导体结构还包括：隔离结构102，位于所述鳍部101露出的所述衬底100上。所述隔离结构102用于使得各个鳍部101之间实现电隔离。
所述隔离结构102的材料为介电材料。
具体的，所述隔离结构102的材料包括氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述隔离结构102的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成所述隔离结构102的工艺难度和工艺成本。
栅极结构105在半导体结构工作时，用于开启和关闭沟道。
本实施例中，栅极结构105为叠层结构。具体的，所述栅极结构105包括栅氧化材料膜1071和位于所述栅氧化材料膜1071上栅极层1101。其他实施例中，栅极结构还可以为单层结构，即栅极结构仅包括栅极材料膜。
本实施例中，栅氧化材料膜1071的材料为氧化硅。其他实施例中，栅氧化材料膜的材料还可以为氮氧化硅。
本实施例中，栅极层1101的材料为多晶硅。其他实施例中，栅极材料膜的材料还可以为非晶碳。
本实施例中，所述栅极结构105为多晶硅栅极结构。另一些实施例中，栅极结构还可以为金属栅结构。
本实施例中，所述第一侧墙层116的材料为介电材料。
具体的，所述第一侧墙层116的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述第一侧墙层116的材料包括氮化硅。
需要说明的是，所述第一侧墙层116不宜过厚，也不宜过薄。若所述第一侧墙层116过厚，会花费过多的工艺时间来形成，不利于提高工艺效率，且在实现增大漏极与沟道区的距离的效果后，易导致漏极距离沟道区过远，在半导体结构工作时，导致漏极对沟道的应力不足，不利于提高载流子的迁移率，导致半导体结构的电学性能不佳；半导体结构工作时，在所述源漏掺杂区113的漏极施加高电压，所述漏极的耗尽层易扩展，当第一侧墙层116过薄时，所述第一侧墙层116难以增大所述漏极与栅极结构105的距离，进而不能显著减小漏极区域的耗尽层对沟道的影响，不利于提高半导体结构的电学性能。本实施例中，所述第一侧墙层116的厚度为2纳米至5纳米。
所述第二侧墙层115用于定义源漏掺杂区113的位置。
本实施例中，所述第二侧墙层115的材料为介电材料。
具体的，所述第二侧墙层115的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述第二侧墙层115的材料包括氮化硅。
需要说明的是，所述第二侧墙层115不宜过厚，也不宜过薄。若所述第二侧墙层115过厚，会花费过多的工艺时间来形成，不利于提高工艺效率，且易导致漏极距离沟道区过远，在半导体结构工作时，导致源漏掺杂区113对沟道的应力不足，不利于提高载流子的迁移率，导致半导体结构的电学性能不佳；半导体结构工作时，在所述漏极施加高电压，所述漏极的耗尽层易扩展，所述漏极距离所述沟道的距离为所述第一侧墙层116和第二侧墙层115的厚度之和，当第二侧墙层115过薄时，本发明中形成的第一侧墙层116不易显著增大所述漏极与沟道区的距离，进而容易导致所述漏极的耗尽层对沟道的影响较大，不利于提高半导体结构的电学性能。本实施例中，所述第二侧墙层115的厚度为3纳米至10纳米。
半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅极结构，所述栅极结构一侧的基底用于形成源极，另一侧基底用于形成漏极；
在所述栅极结构靠近用于形成所述漏极区域的侧壁上形成第一侧墙层；
在所述第一侧墙层上以及所述栅极结构靠近用于形成所述源极区域的侧壁上形成第二侧墙层；
形成所述第二侧墙层后，在所述栅极结构两侧的所述基底中形成源漏掺杂区，所述源漏掺杂区包括所述源极和漏极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的步骤包括：
在所述基底上形成栅极结构材料层；
在所述栅极结构材料层上形成核心层；
在所述核心层侧壁上形成栅极掩膜层；
以所述核心层和栅极掩膜层为掩膜刻蚀所述栅极结构材料层，形成初始栅极结构；
去除所述核心层；
去除所述核心层后，以所述栅极掩膜层为掩膜刻蚀所述初始栅极结构，形成栅极结构。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在去除所述核心层后，形成栅极结构前还包括：
在所述初始栅极结构露出的所述基底上形成遮挡层，所述遮挡层露出所述核心层；
形成所述遮挡层后，去除所述核心层。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述初始栅极结构后，去除所述核心层前还包括：形成保形覆盖所述核心层、栅极掩膜层、初始栅极结构以及基底的第一侧墙材料膜；
去除所述初始栅极结构上以及所述基底上的第一侧墙材料膜，位于所述初始栅极结构的侧壁上和栅极掩膜层的侧壁上的第一侧墙材料膜作为第一侧墙材料层；
在以所述栅极掩膜层为掩膜刻蚀所述初始栅极结构，形成栅极结构的过程中，刻蚀所述第一侧墙材料层形成所述第一侧墙层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用原子层沉积或者化学气相沉积工艺形成所述第一侧墙材料膜。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙层的厚度为2纳米至5纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙层的步骤包括：
在所述栅极结构和第一侧墙层上以及所述栅极结构和第一侧墙层露出的所述基底上保形覆盖第二侧墙材料层；
去除所述栅极结构和第一侧墙层顶部以及所述基底上的第二侧墙材料层，位于所述栅极结构和第一侧墙层侧壁上的剩余第二侧墙材料层作为第二侧墙层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用原子层沉积或者化学气相沉积工艺形成所述第二侧墙材料层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙层的厚度为3纳米至10纳米。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂区的步骤包括：在所述栅极结构、第一侧墙层和第二侧墙层两侧的所述基底中形成沟槽；
通过外延生长的方式在所述沟槽中形成源漏掺杂区。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底和位于所述衬底上的鳍部；
在所述基底上形成栅极结构步骤中，所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁。
14.一种半导体结构，其特征在于，包括：
基底；
栅极结构，位于所述基底上；
源漏掺杂区，位于所述栅极结构两侧的所述基底中，所述源漏掺杂区包括位于所述栅极结构一侧基底中的源极和位于所述栅极结构另一侧基底中的漏极；
第一侧墙层，位于所述栅极结构靠近所述漏极的侧壁上；
第二侧墙层，位于所述第一侧墙层上以及栅极结构靠近所述源极的侧壁上。
15.如权利要求14所述的半导体结构，其特征在于，所述第一侧墙层的厚度为2纳米至5纳米。
16.如权利要求14所述的半导体结构，其特征在于，所述第一侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
17.如权利要求14所述的半导体结构，其特征在于，所述第二侧墙层的厚度为3纳米至10纳米。
18.如权利要求14所述的半导体结构，其特征在于，所述第二侧墙层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
19.如权利要求14所述的半导体结构，其特征在于，所述基底包括衬底和位于所述衬底上的鳍部；
所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部的部分顶壁和部分侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459860.4A CN112017961B (zh) | 2019-05-30 | 2019-05-30 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910459860.4A CN112017961B (zh) | 2019-05-30 | 2019-05-30 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112017961A true CN112017961A (zh) | 2020-12-01 |
| CN112017961B CN112017961B (zh) | 2023-10-20 |
Family
ID=73501539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910459860.4A Active CN112017961B (zh) | 2019-05-30 | 2019-05-30 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112017961B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377012A (zh) * | 2021-05-21 | 2022-11-22 | 北方集成电路技术创新中心(北京)有限公司 | 半导体结构的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090197383A1 (en) * | 2008-01-14 | 2009-08-06 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
| CN103165428A (zh) * | 2011-12-14 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN106910684A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107039522A (zh) * | 2016-02-04 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107968053A (zh) * | 2016-10-20 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2019
- 2019-05-30 CN CN201910459860.4A patent/CN112017961B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090197383A1 (en) * | 2008-01-14 | 2009-08-06 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
| CN103165428A (zh) * | 2011-12-14 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN106910684A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107039522A (zh) * | 2016-02-04 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107968053A (zh) * | 2016-10-20 | 2018-04-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377012A (zh) * | 2021-05-21 | 2022-11-22 | 北方集成电路技术创新中心(北京)有限公司 | 半导体结构的形成方法 |
| CN115377012B (zh) * | 2021-05-21 | 2024-04-19 | 北方集成电路技术创新中心(北京)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112017961B (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541238B2 (en) | FinFET and fabrication method thereof | |
| CN111223779B (zh) | 半导体结构及其形成方法 | |
| CN111223778B (zh) | 半导体结构及其形成方法 | |
| CN112017961B (zh) | 半导体结构及其形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113838803B (zh) | 半导体结构及其形成方法 | |
| CN111490092B (zh) | 半导体结构及其形成方法 | |
| CN112713088B (zh) | 半导体结构及其形成方法 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| CN111383994B (zh) | 半导体结构及其形成方法 | |
| CN109003976B (zh) | 半导体结构及其形成方法 | |
| CN108155100B (zh) | 半导体器件的形成方法 | |
| CN113838934A (zh) | 半导体结构及其形成方法 | |
| CN114121796A (zh) | 半导体结构及其形成方法 | |
| CN112151382A (zh) | 半导体结构及其形成方法 | |
| CN109285876B (zh) | 半导体结构及其形成方法 | |
| CN112652578B (zh) | 半导体结构的形成方法、晶体管 | |
| CN113823600B (zh) | 半导体结构及其形成方法、掩膜版 | |
| CN112735949B (zh) | 半导体结构及其形成方法 | |
| CN111276442B (zh) | 半导体结构及其形成方法 | |
| CN111354681B (zh) | 晶体管结构及其形成方法 | |
| CN112309979B (zh) | 半导体结构及其形成方法 | |
| CN109148297B (zh) | 半导体器件及其形成方法 | |
| CN114078769A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |