CN115377012A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115377012A CN115377012A CN202110556071.XA CN202110556071A CN115377012A CN 115377012 A CN115377012 A CN 115377012A CN 202110556071 A CN202110556071 A CN 202110556071A CN 115377012 A CN115377012 A CN 115377012A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- substrate
- forming
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 142
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 137
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 137
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 91
- 230000000903 blocking effect Effects 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 230000005641 tunneling Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000010926 purge Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 232
- 150000002500 ions Chemical class 0.000 description 41
- 238000005530 etching Methods 0.000 description 31
- 230000009286 beneficial effect Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000005204 segregation Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- -1 b ions Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供基底，包括第一器件区，基底上形成有栅极结构，栅极结构侧壁形成有侧墙，第一器件区的栅极结构一侧基底内形成有源区，另一侧基底内形成有漏区，漏区与源区掺杂类型不同；去除第一器件区靠近源区一侧的侧墙，露出源区与栅极结构之间的基底；去除第一器件区靠近源区一侧的侧墙后，形成保形覆盖基底、栅极结构以及侧墙的硅化物阻挡层；去除第一器件区的硅化物阻挡层；去除第一器件区的硅化物阻挡层后，对靠近源区一侧的栅极结构侧壁和基底的拐角处进行清除处理；进行清除处理后，在源区和漏区的顶面形成金属硅化物层。本发明减少第一器件区靠近源区一侧的基底上的硅化物阻挡层的残留，优化了半导体器件的性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
传统CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件由于受玻尔兹曼限制，亚阈摆幅室温下存在最小值，所以随着CMOS器件尺寸的进一步微缩，静态功耗随工作电压降低而指数上升。因此，CMOS一般用于高性能技算，动态功耗占主导。
与常规CMOS不同的是，TFET(Tunneling Field-effect Transistor，隧穿场效应晶体管)的源区与漏区的掺杂类型不同，TFET将源区-沟道-漏区结构换成P-I-N结构，利用带带隧穿作为导通机制，可以突破亚阈摆幅限制，能够实现极低静态泄漏电流以及更低的工作电压，从而降低静态功耗。
因此，具有优秀亚阈值特性的TFET器件可以与传统CMOS器件混合集成来降低电路的整体功耗，电路中高频部分由常规CMOS器件完成，低频部分由TFET器件完成，这种混合集成方式在物联网中有广泛的应用。
但是，目前TFET器件的性能仍有待提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，优化了半导体器件的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括用于形成隧穿场效应晶体管的第一器件区，所述基底上形成有栅极结构，所述栅极结构的侧壁上形成有侧墙，所述第一器件区的栅极结构一侧的基底内形成有源区，所述第一器件区的栅极结构另一侧的基底内形成有漏区，所述漏区与源区的掺杂类型不同；去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出所述第一器件区的源区与栅极结构之间的基底；去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙之后，形成保形覆盖所述基底、栅极结构以及侧墙的硅化物阻挡层；去除位于所述第一器件区的硅化物阻挡层；去除位于所述第一器件区的硅化物阻挡层后，在第一器件区中，对靠近所述源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，所述清除处理用于去除硅化物阻挡层残留物；进行所述清除处理之后，在所述源区和漏区的顶面形成金属硅化物层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出所述第一器件区的源区与栅极结构之间的基底，去除位于所述第一器件区的硅化物阻挡层后，对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，所述清除处理用于去除硅化物阻挡层残留物；由于去除了位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出了所述栅极结构的侧壁，而栅极结构侧壁的垂直度相较于所述侧墙侧壁的垂直度更高，则在形成所述硅化物阻挡层的过程中，形成于靠近所述源区一侧的基底上的硅化物阻挡层较厚，因此在去除位于所述第一器件区的硅化物阻挡层之后，容易在靠近所述源区一侧的基底上产生硅化物阻挡层残留物，本实施例中，在形成所述硅化物阻挡层之后，有针对性地对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，有利于在去除所述第一器件区的硅化物阻挡层的过程中，减少为了将靠近所述源区一侧的基底上较厚的所述硅化物阻挡层清除干净，而对基底上其余区域产生过刻蚀的概率，使得形成于所述基底上的各物理结构保持原有的高度和形貌，同时，有利于减少所述第一器件区靠近所述源区一侧的基底上的硅化物阻挡层的残留，从而有利于第一器件区源区与栅极结构之间的基底完全暴露，进而有利于金属硅化物层在第一器件区的源区与栅极结构之间基底上更好地形成，通常，所述第一器件区的源区与栅极结构之间基底中还会形成有轻掺杂区，则本发明实施例有利于所述金属硅化物层与所述轻掺杂区完全接触，并有利于使得所述金属硅化物层与轻掺杂区的边界保持一致，进而有利于提高TFET器件的分凝效果，优化了半导体器件的性能。
可选方案中，所述清除处理的步骤包括：利用所述预设光罩形成第二掩膜层，所述第二掩膜层覆盖所述第一器件区的漏区以及靠近所述漏区一侧的侧墙，露出所述第一器件区源区一侧的所述栅极结构侧壁和基底；本实施例中，在进行清除处理的步骤中，利用所述预设光罩形成第二掩膜层，覆盖所述第一器件区的漏区以及靠近所述漏区一侧的侧墙，对无需进行清除处理的膜层起到保护作用，减小所述第一器件区栅极结构靠近漏区的底部、以及其他器件区栅极结构底部产生内掏现象的概率，而且，采用去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙的步骤中使用过的同一张预设光罩，节约了工艺成本。
可选方案中，所述基底还包括用于形成金属氧化物半导体场效应晶体管的第二器件区，去除位于所述第一器件区的硅化物阻挡层的步骤中，还去除位于所述第二器件区的硅化物阻挡层；本发明实施例无需改变MOS器件原有的工艺顺序，且在形成所述硅化物阻挡层之后，有针对性地，对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处，进行清除处理，有利于在去除所述第二器件区的硅化物阻挡层的过程中，减少为了将靠近所述源区一侧的基底上较厚的所述硅化物阻挡层清除干净，而对所述第二器件区的栅极结构侧壁和基底的拐角处过刻蚀的概率，使得所述MOS器件保持原有的高度和形貌，有利于TFET器件和MOS器件的工艺集成。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前半导体器件的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体器件的性能仍有待提高的原因。
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，包括用于形成隧穿场效应晶体管的第一器件区10T、以及用于形成金属氧化物半导体场效应晶体管的第二器件区10C，所述基底10上形成有栅极结构20，在所述第一器件区10T，所述栅极结构20一侧的基底10内形成有源区31，所述栅极结构20另一侧的基底10内形成有漏区32，所述漏区32与源区31的掺杂类型不同，所述源区31与栅极结构20之间的基底10内形成有轻掺杂区40，所述栅极结构20靠近漏区32一侧的侧壁上形成有侧墙30，在所述第二器件区10C，所述栅极结构20两侧的基底10内形成源漏掺杂区11，所述栅极结构20的侧壁上形成有侧墙30。
参考图2，形成保形覆盖所述基底10、栅极结构20以及侧墙30的硅化物阻挡层50。
在后续形成金属硅化物的过程中，所述硅化物阻挡层50用于防止在不期望形成金属硅化物层的区域形成金属硅化物层。例如，所述基底10通常还包括用于形成电阻结构的电阻区(图未示)，所述硅化物阻挡层50使得所述电阻区中的硅与金属层起到隔离作用。
参考图3，去除所述第一器件区10T和第二器件区10C中的硅化物阻挡层50。
由于所述第一器件区10T中，栅极结构20靠近所述源区31一侧的侧壁上未形成有侧墙30，露出了所述栅极结构20的侧壁，而栅极结构20侧壁的垂直度相较于所述侧墙30侧壁的垂直度更高，则在形成所述硅化物阻挡层50的过程中，形成于靠近所述源区31一侧的基底10上的硅化物阻挡层50较厚，因此在去除位于所述第一器件区10T的硅化物阻挡层50之后，在靠近所述源区31一侧，容易在在栅极结构20和基底10的拐角处产生硅化物阻挡层50残留物(如图3中虚线圈所示)，影响TFET器件的性能。
而且，如果为了进一步清除所述硅化物阻挡层50残留物而增加刻蚀量，则容易使得所述第二器件区10C的栅极结构20两侧的侧墙30受到损伤，进而在所述侧墙30底部产生内掏现象。
参考图4，在所述源漏掺杂区11、源区31、漏区32、栅极结构20以及轻掺杂区40的顶面上形成金属硅化物层60。
由于靠近所述源区31一侧的基底10上产生有硅化物阻挡层50残留物，则容易导致金属硅化物层60难以形成在轻掺杂区40顶面，或导致靠近所述源区31一侧的金属硅化物层60的形成质量较差，影响所述金属硅化物层60与轻掺杂区40的接触，从而影响金属硅化物与硅的杂质分凝作用，进而导致金属硅化物层60的分凝效果较差，进一步影响TFET器件的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，，包括：提供基底，包括用于形成隧穿场效应晶体管的第一器件区，所述基底上形成有栅极结构，所述栅极结构的侧壁上形成有侧墙，所述第一器件区的栅极结构一侧的基底内形成有源区，所述第一器件区的栅极结构另一侧的基底内形成有漏区，所述漏区与源区的掺杂类型不同；去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出所述第一器件区的源区与栅极结构之间的基底；去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙之后，形成保形覆盖所述基底、栅极结构以及侧墙的硅化物阻挡层；去除位于所述第一器件区的硅化物阻挡层；去除位于所述第一器件区的硅化物阻挡层后，在第一器件区中，对靠近所述源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，所述清除处理用于去除硅化物阻挡层残留物；进行所述清除处理之后，在所述源区和漏区的顶面形成金属硅化物层。
本发明实施例提供的半导体结构的形成方法中，去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出所述第一器件区的源区与栅极结构之间的基底，去除位于所述第一器件区的硅化物阻挡层后，对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，所述清除处理用于去除硅化物阻挡层残留物；由于去除了位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出了所述栅极结构的侧壁，而栅极结构侧壁的垂直度相较于所述侧墙侧壁的垂直度更高，则在形成所述硅化物阻挡层的过程中，形成于靠近所述源区一侧的基底上的硅化物阻挡层较厚，因此在去除位于所述第一器件区的硅化物阻挡层之后，容易在靠近所述源区一侧的基底上产生硅化物阻挡层残留物，本实施例中，在形成所述硅化物阻挡层之后，有针对性地对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，有利于在去除所述第一器件区的硅化物阻挡层的过程中，减少为了将靠近所述源区一侧的基底上较厚的所述硅化物阻挡层清除干净，而对基底上其余区域产生过刻蚀的概率，使得形成于所述基底上的各物理结构保持原有的高度和形貌，同时，有利于减少所述第一器件区靠近所述源区一侧的基底上的硅化物阻挡材料层的残留，从而有利于第一器件区源区与栅极结构之间的基底完全暴露，进而有利于金属硅化物层在第一器件区的源区与栅极结构之间基底上更好地形成，通常，所述第一器件区的源区与栅极结构之间基底中还会形成有轻掺杂区，则本实施例有利于所述金属硅化物层与所述轻掺杂区完全接触，并有利于使得所述金属硅化物层与轻掺杂区的边界保持一致进而有利于提高TFET器件的分凝效果，优化了半导体器件的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图15是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5，提供基底100，包括用于形成隧穿场效应晶体管(Tunneling Field-effect Transistor，TFET)的第一器件区100T，所述基底100上形成有栅极结构200，所述栅极结构200的侧壁上形成有侧墙300，所述第一器件区100T的栅极结构200一侧的基底100内形成有源区140，所述第一器件区100T的栅极结构200另一侧的基底100内形成有漏区150，所述漏区150与源区140的掺杂类型不同。
所述基底100用于为后续工艺制程提供工艺平台。
本实施例中，以所述基底100用于形成平面型场效应晶体管为例，所述基底100为平面型衬底。在其他实施例中，根据实际形成的晶体管类型，所述基底还可以为立体型基底，例如：当所述基底用于形成鳍式场效应晶体管(FinFET)时，所述基底包括衬底以及凸出于衬底的鳍部。
本实施例中，所述基底100还包括用于形成金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field-effect Transistor，MOSFET)的第二器件区100C。
第一器件区100T用于形成隧穿场效应晶体管(TFET)，第二器件区100M用于形成金属氧化物半导体(MOS)场效应晶体管，所述第一器件区100T和第二器件区100M之间相隔离。
需要说明的是，通常，所述基底100还包括用于形成电阻结构的电阻区(图未示)。作为一种示例，所述电阻区与所述第二器件区100C相邻，所述电阻区100R与所述第二器件区100C之间相隔离。
为此，本实施例中，所述第一器件区100T和第二器件区100C交界处的基底100内、以及所述电阻区与所述第二器件区100C交界处的基底100内还形成有隔离结构110，隔离结构110用于实现第一器件区100T和第二器件区100C之间、以及电阻区与所述第二器件区100C之间的隔离。
本实施例中，所述隔离结构110为浅沟槽隔离结构(STI)。作为一种示例，所述隔离结构110的材料为绝缘材料，所述隔离结构110的材料包括氧化硅。
本实施例中，所述隔离结构110与所述基底100相接触的侧壁与底部还形成有衬垫层120。所述衬垫层120用于提高隔离结构110和基底100之间的界面态。而且，隔离结构110通常形成于沟槽中，所述衬垫层120还用于实现所述沟槽顶部的尖角圆滑化(cornerrounding)。
本实施例中，所述衬垫层120的材料为氧化硅。
本实施例中，所述栅极结构200包括多晶硅栅极结构。
本实施例中，所述栅极结构200包括栅氧化层210和位于栅氧化层210上的栅极层220，所述栅氧化层210用于隔离所述栅极层220和基底100，在器件工作时，所述栅极层220用于控制导电沟道的开启或关断。
本实施例中，所述栅极层220的材料包括多晶硅，所述栅氧化层210的材料包括氧化硅或氮氧化硅。
本实施例中，所述栅极结构200的侧壁还形成有侧壁层230。
所述侧壁层230用于保护栅极结构200的侧壁，尤其在后续去除第一器件区100T源区140一侧的所述侧墙300后，对靠近所述源区140一侧的所述栅极结构200侧壁和基底100的拐角处进行清除处理时，对所述栅极结构200侧壁的保护作用。而且，所述侧壁层230还作为偏移侧墙(offset spacer)，所述第一器件区100T的侧壁层230用于定义后续形成轻掺杂区的位置，所述第二器件区100C的侧壁层230用于定义源漏轻掺杂区的位置，此外，后续去除第一器件区100T靠近源区140一侧的侧墙300后，在形成金属硅化物层的过程中，所述侧壁层230还用于阻挡金属硅化层在第一器件区100T的栅极层220侧壁上的生长。
作为一种示例，所述侧壁层230的材料为氮化硅。其他实施例中，所述侧壁层的材料还可以包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅。
所述侧墙300用于保护所述栅极结构200的侧壁，所述侧墙300还用于定义MOS晶体管的源漏掺杂区、以及TFET器件的源区140和漏区150的位置。
本实施例中，所述侧墙300覆盖所述侧壁层230的外侧壁。外侧壁指的是：所述侧墙300背向所述栅极结构200的侧壁。
所述侧墙300的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮氧化硅、碳氧化硅、氮化硼和碳氮化硼中的一种或多种，所述侧墙300可以为单层结构或叠层结构。
本实施例中，所述侧墙300为叠层结构，所述侧墙300包括位于所述栅极结构200侧壁且还延伸覆盖于部分基底100顶面的第一子侧墙310，以及位于所述第一子侧墙310上的第二子侧墙320。
本实施例中，所述侧墙300为ON(Oxide-Nitride，氧化物-氮化物)结构，也就是说，所述第一子侧墙310的材料为氧化硅，所述第二子侧墙320的材料为氮化硅。
在所述第一器件区100T中，所述漏区150与源区140分别用于作为TFET器件的漏极和源极。
所述漏区150与源区140的掺杂类型不同，从而形成P-I-N(P-Intrinsic-N，P型-本征-N型)结构，进而利用带带隧穿作为导通机制。
作为一种示例，TFET器件为P型TFET器件，所述漏区150的掺杂离子为P型离子，源区140的掺杂离子为N型离子。在其他实施例中，当形成N型TFET器件时，漏区的掺杂离子为N型离子，所述源区的掺杂离子为P型离子。
本实施例中，所述第二器件区100C的栅极结构200两侧的基底100内形成有源漏掺杂区130，所述栅极结构200和源漏掺杂区130之间的基底100中还形成有源漏轻掺杂区170。
所述源漏掺杂区130用于作为MOS晶体管的源极或漏极，用于在MOS晶体管工作时提供载流子源。
本实施例中，所述源漏掺杂区130的掺杂深度大于源漏轻掺杂区170的掺杂深度，且源漏掺杂区130的掺杂类型与源漏轻掺杂区170的掺杂类型相同，从而所述源漏掺杂区130覆盖所述源漏轻掺杂区170的部分区域。
当形成NMOS晶体管时，源漏掺杂区130中的掺杂离子为N型离子，N型离子包括P离子、As离子或Sb离子，当形成PMOS晶体管时，所述源漏掺杂区130中的掺杂离子为P型离子，P型离子包括B离子、Ga离子或In离子。
所述源漏轻掺杂区170用于改善MOS晶体管的短沟道效应和热载流子注入效应。
所述源漏轻掺杂区170的掺杂类型与MOS晶体管的源漏掺杂区130的掺杂类型相同。当形成NMOS晶体管，所述源漏轻掺杂区170的掺杂离子为N型离子，例如：P离子、As离子或Sb离子；当形成PMOS晶体管时，所述源漏轻掺杂区170的掺杂离子相应为P型离子，例如：B离子、Ga离子或In离子。
本实施例中，在第二器件区100C中，在形成侧壁层230之后，形成源漏轻掺杂区170，且在形成源漏轻掺杂区170之后，形成源漏掺杂区130。在第一器件区100T中，在形成侧墙300之后，形成源区140和漏区150。
作为一种示例，先形成MOS晶体管的源漏掺杂区130，之后形成所述TFET器件的源区140和漏区150。但是，形成源漏掺杂区130与形成源区140和漏区150的先后顺序不仅限于此。
需要说明的是，本实施例中，所述第二器件区100C的基底100内还形成有阱区180。
所述阱区180与MOS晶体管的源漏掺杂区130的掺杂类型不同。作为一种示例，所述第二器件区100C用于形成NMOS晶体管，所述阱区180为P型阱区。
结合参考图6至图10，去除位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300，露出所述第一器件区100T的源区140与栅极结构200之间的基底100。
露出第一器件区100T的源区140与栅极结构200之间的基底100，以便于后续能够对第一器件区100T的源区140与栅极结构200之间的基底100进行掺杂，形成轻掺杂区，相应地，后续形成金属硅化物层的过程中，金属硅化物层也能够形成在所述轻掺杂区的顶面。
本实施例中，采用湿法刻蚀工艺，去除位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300。
所述湿法刻蚀工艺具有各向同性刻蚀的特性，从而易于将位于栅极结构200靠近源区140一侧侧壁上的侧墙300去除，降低位于栅极结构200靠近源区140一侧侧壁上的侧墙300产生残留的几率，进而为后续工艺制程提供良好的界面质量。
具体地，结合参考图6和图8，去除位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300的步骤包括：采用预设光罩形成第一掩膜层410(如图8所示)，所述第一掩膜层410覆盖所述第一器件区100T的漏区150以及靠近所述漏区150一侧的侧墙300，并露出所述第一器件区100T的源区140以及靠近源区140一侧的侧墙300。
所述预设掩膜用于定义待去除的侧墙300的位置。所述第一掩膜层410用于作为去除所述第一器件区100T中且靠近源区140一侧的侧墙300的刻蚀掩膜。
以所述第一掩膜层410为掩膜，有利于去除所述位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300的过程中，保护其他膜层。
本实施例中，形成所述第一掩膜层410的步骤中，所述第一掩膜层410的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅、氮化硼或碳氮化硼。
本实施例中，所述第一掩膜层410的材料与所述第一子侧墙310的材料相同，从而在后续去除所述第一子侧墙310的步骤中，有利于同时去除所述第一掩膜层410，从而无需额外进行去除第一掩膜层410的步骤，简化了工艺流程，并提高了工艺整合度和兼容性。
具体地，所述第一掩膜层410的材料为氧化硅。
需要说明的是，所述第一掩膜层410的厚度不宜过小，也不宜过大。如果所述第一掩膜层410的厚度过小，则形成第一掩膜层410后，在后续去除所述第一器件区100T靠近源区140一侧的侧墙300的过程中，所述第一掩膜层410容易被刻蚀去除，进而导致第一掩膜层410难以对第一器件区100T靠近漏区150一侧的侧墙300、以及第二器件区100C起到保护效果；如果所述第一掩膜层410的厚度过大，则形成第一掩膜层410后，后续去除第一掩膜层410的工艺难度较大、去除第一掩膜层410所需的时间过长，容易增加对其他膜层结构造成损伤的风险。因此，本实施例中，形成所述第一掩膜层410的步骤中，所述第一掩膜层410的厚度为
至
作为一种示例，所述第一掩膜层410的厚度与所述第一子侧墙310的厚度相同。则后续形成的第一掩膜层410的厚度与第一子侧墙310的厚度相同，从而后续将位于第一器件区100T靠近源区140一侧的第一子侧墙310去除的过程中，也能够同时将第一掩膜层410去除，避免产生第一掩膜层410的残留，进一步减小对第一器件区100T靠近漏区150一侧的侧墙300以及第二器件区100C的影响，提高了工艺集成度和工艺兼容性。
具体地，参考图6，形成所述第一掩膜层410的步骤包括：在所述基底100上形成覆盖所述基底100、栅极结构200以及侧墙300的保护材料层400。
所述保护材料层400用于后续形成第一掩膜层410。
本实施例中，形成所述保护材料层400的工艺包括低压化学气相沉积(LPCVD)工艺、高深宽比(High Aspect Ratio Process，HARP)沉积工艺、等离子体增强(PlasmaEnhanced，PE)沉积工艺、高密度等离子体(High-Density Plasma，HDP)沉积工艺或旋涂(Spin-on Coating，SOC)工艺。
本实施例中，采用低压化学气相沉积工艺形成所述保护材料层400，有利于形成厚度均匀性较好、保形性较好的保护材料层400。
本实施例中，所述保护材料层400的材料为氧化硅。
参考图7，形成所述第一掩膜层410的步骤还包括：利用所述预设光罩在所述保护材料层400上形成光刻胶层500，所述光刻胶层500露出覆盖在所述第一器件区100T的源区140，以及靠近源区140一侧的侧墙300上的保护材料层400。
所述光刻胶层500露出覆盖所述第一器件区100T的源区140，以及靠近源区140一侧的侧墙300的保护材料层400，为后续去除露出的所述保护材料层400做准备。
参考图8，形成所述第一掩膜层410的步骤还包括：以所述光刻胶层500为掩膜，去除所述光刻胶层500露出的保护材料层400，保留剩余所述保护材料层400作为第一掩膜层410。
形成第一掩膜层410作为去除所述第一器件区100T中且靠近源区140一侧的侧墙300的刻蚀掩膜，相比于直接以所述光刻胶层500作为刻蚀掩膜，所述第一掩膜层410易于去除，减少去除过程中对其他膜层的损伤，且第一掩膜层410可以与所述第一子侧墙310一同去除，工艺简便且效率较高，同时，在后续去除所述光刻胶层500时，所述第一掩膜层410还能够对位于所述光刻胶500下方的其他膜层起到保护作用。
本实施例中，以所述第一掩膜层500为掩膜，采用湿法刻蚀工艺，去除露出的覆盖所述第一器件区100T的源区140以及靠近源区140一侧的侧墙300的保护材料层400。湿法刻蚀工艺具有各向同性刻蚀的特性，即横向刻蚀速率和纵向刻蚀速率差异小，从而能够将覆盖所述第一器件区100T的源区140以及靠近源区140一侧的侧墙300的保护材料层400去除干净。具体地，所述保护材料层400的材料为氧化硅，所述湿法刻蚀工艺的刻蚀溶液包括氢氟酸溶液。
本实施例中，形成所述第一掩膜层410后，去除所述光刻胶层500。
结合参考图9和图10，去除所述第一掩膜层410露出的的所述侧墙300。
所述第一掩膜层410用于作为后续去除所述第一器件区100T靠近源区140一侧的侧墙300的掩膜，并且用于对第一器件区100T靠近漏区150一侧的侧墙300、以及所述第二器件区100C起到保护作用，而且，所述第一掩膜层410厚度较小，则在后续去除所述第一掩膜层410的过程中，减小对器件的损伤。
具体地，参考图9，去除位于所述第一器件区100T靠近所述源区140一侧的所述侧墙300的步骤包括：以所述第一掩膜层410为掩膜，去除位于所述第一器件区100T靠近所述源区140一侧的所述第二子侧墙320。
本实施例中，所述第二子侧墙320的材料与第一子侧墙310的材料不同，因此，依次分别在不同步骤中，去除位于所述第一器件区100T靠近所述源区140一侧的所述第二子侧墙320和第一子侧墙310。
本实施例中，采用湿法刻蚀工艺，去除位于所述第一器件区100T靠近所述源区140一侧的所述第二子侧墙320。具体地，所述第二子侧墙320的材料为氮化硅，所述湿法刻蚀工艺的刻蚀溶液为热磷酸溶液。
参考图10，去除位于所述第一器件区100T靠近所述源区140一侧的所述第二子侧墙320之后，在同一步骤中，去除位于所述第一器件区100T靠近所述源区140一侧的所述第一子侧墙310和所述第一掩膜层410。
在同一步骤中，去除位于所述第一器件区100T靠近所述源区140一侧的所述第一子侧墙310和所第一掩膜层410，从而无需额外进行去除第一掩膜层410的步骤，简化了工艺流程，并提高了工艺整合度和兼容性。
本实施例中，所述第一掩膜层410的厚度与所述第一子侧墙310的厚度相同，且材料相同，因此，在将位于所述第一器件区100T靠近所述源区140一侧的所述第一子侧墙310去除的同时，也将第一掩膜层310去除，从而避免由于第一子侧墙310和第一掩膜层410的厚度差异，导致第一子侧墙310和第一掩膜层410中任一个产生残留的问题，从而降低对第一器件区100T靠近漏区150一侧的侧墙300和第二器件区100C的影响，进一步提高与现有工艺流程的兼容性。
本实施例中，采用湿法刻蚀工艺，去除位于所述第一器件区100T靠近所述源区140一侧的所述第一子侧墙310和所述第一掩膜层410。湿法刻蚀工艺具有各向同性刻蚀的特性，易于将具有台阶形貌的结构上的膜层刻蚀去除，使得位于所述第一器件区100T靠近所述源区140一侧的所述第一子侧墙310和所述第一掩膜层410去除干净。本实施例中，所述第一子侧墙310和第一掩膜层410的材料为氧化硅，所述湿法刻蚀工艺的刻蚀溶液为氢氟酸溶液。
参考图11，去除位于所述第一器件区100T中且靠近所述源140一侧的所述侧墙300之后，形成保形覆盖所述基底100、栅极结构200以及侧墙300的硅化物阻挡层600。
所述硅化物阻挡层600用于作为金属硅化物工艺中金属层与硅的阻隔层，从而阻挡金属硅化物(Salicide)层的生长。具体地，所述基底100上通常还包括其他类型的器件区，所述硅化物阻挡层600用于在不需形成金属硅化物层的区域，阻挡金属硅化物的生长。
作为一种示例，本实施例中，所述基底100还包括用于形成电阻的电阻区，所述硅化物阻挡层600还形成于所述电阻区的栅极结构200的顶部、以及侧墙150的顶部与侧壁。
本实施例中，所述硅化物阻挡层600的材料为介质材料，从而能够隔离金属硅化物工艺中的金属层与硅。硅化物阻挡层600的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，硅化物阻挡层600的材料为氧化硅。
需要说明的是，在实际的工艺中，根据实际工艺需求以及电阻结构的目标电阻值，合理调整所述硅化物阻挡层600的厚度。
本实施例中，去除位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300之后，形成所述硅化物阻挡层600之前，还包括：在所述第一器件区100T的源区140与栅极结构200之间的基底100内形成轻掺杂区160。
所述轻掺杂区160用于在TFET器件的源区140与沟道之间形成浓度梯度较陡的结界面，以利用带带隧穿效应改善TFET的性能。
本实施例中，先去除第一器件区100T靠近源区140一侧的侧墙300、随后形成轻掺杂区160、之后再形成硅化物阻挡层600，轻掺杂区160的形成步骤相应向后调整，轻掺杂区160经历的工艺步骤更少，相应经历的热预算(Thermal Budget)更少，有利于减少轻掺杂区160中的掺杂离子所经历的高温扩散，相应有利于提高所述轻掺杂区160的结界面处的浓度梯度，且形成所述轻掺杂区160位于形成硅化物阻挡层600之前，不受后续硅化物阻挡层600的影响，进而有利于提升后续在轻掺杂区160顶面形成的金属硅化物层的杂质分凝效果，相应提升了TFET器件的隧穿效率，优化了TFET器件的性能。
本实施例中，所述轻掺杂区160的掺杂深度小于所述源区140的掺杂深度，所述轻掺杂区160的掺杂类型与源区140的掺杂类型相同，且所述轻掺杂区160的掺杂浓度低于源区140的掺杂浓度。
当形成N型TFET时，所述轻掺杂区160的掺杂离子为P型离子，例如：B离子、Ga离子或In离子；当形成P型TFET时，所述轻掺杂区160的掺杂离子相应为N型离子，例如：P离子、As离子或Sb离子。
参考图12，去除位于所述第一器件区100T的硅化物阻挡层600。
去除位于所述第一器件区100T的硅化物阻挡层600，为后续在所述源区140顶面和漏区150顶面、以及栅极结构200的顶面形成金属硅化物层提供工艺基础。
本实施例中，去除位于所述第一器件区100T的硅化物阻挡层600的步骤中，还去除位于所述第二器件区100C的硅化物阻挡层600，以露出所述第二器件区100C中的栅极结构200和基底100顶面，使得后续在所述源漏掺杂区130顶面和栅极结构200顶面形成金属硅化物层。
本实施例中，去除位于所述第一器件区100T和第二器件区100C的硅化物阻挡层600的步骤中，保留位于所述电阻区的硅化物阻挡层600，阻挡金属硅化物在电阻区的生长。
需要说明的是，由于去除了位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300，露出了所述栅极结构200的侧壁，而栅极结构200侧壁的垂直度相较于所述侧墙300侧壁的垂直度更高，则在形成所述硅化物阻挡层600(如图11所示)的过程中，形成于靠近所述源区140一侧的基底100上的硅化物阻挡层600较厚，因此在去除位于所述第一器件区100T的硅化物阻挡层600之后，容易在靠近所述源区140一侧的基底100上产生硅化物阻挡层600残留物(如图12中虚线圈所示)。
因此，后续还需要对第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100的拐角处，进行清除处理，而本实施例无需改变MOS器件原有的工艺顺序，且在形成所述硅化物阻挡层600之后，有针对性地，对第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100的拐角处，进行清除处理，有利于在去除所述第二器件区100C的硅化物阻挡层600的过程中，减少为了将靠近所述源区140一侧的基底100上较厚的所述硅化物阻挡层600清除干净，而对所述第二器件区100C的栅极结构200侧壁和基底100的拐角处过刻蚀的概率，使得所述MOS器件保持原有的高度和形貌，有利于TFET器件和MOS器件的工艺集成。
本实施例中，采用依次进行的干法刻蚀工艺和湿法刻蚀工艺，去除位于所述第一器件区100T的硅化物阻挡层600。
结合参考图13和图14，去除位于所述第一器件区100T的硅化物阻挡层600后，在第一器件区100T中，对靠近所述源区140一侧的所述栅极结构200侧壁和基底100的拐角处进行清除处理，所述清除处理用于去除硅化物阻挡层600残留物。
本实施例中，在形成所述硅化物阻挡层600之后，有针对性地对第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100的拐角处进行清除处理，有利于在去除所述第一器件区100T的硅化物阻挡层600的过程中，减少为了将靠近所述源区140一侧的基底100上较厚的所述硅化物阻挡层600清除干净，而对基底100上其余区域产生过刻蚀的概率，使得形成于所述基底100上的各物理结构保持原有的高度和形貌，同时，有利于减少所述第一器件区100T靠近所述源区140一侧的基底100上的硅化物阻挡层600的残留，从而有利于第一器件区100T源区140与栅极结构200之间的基底100完全暴露，进而有利于金属硅化物层在第一器件区100T的源区140与栅极结构200之间基底100上更好地形成，通常，所述第一器件区100T的源区140与栅极结构200之间基底100中还会形成有轻掺杂区，则本发明实施例有利于所述金属硅化物层与所述轻掺杂区完全接触，并有利于使得所述金属硅化物层与轻掺杂区的边界保持一致，进而有利于提高TFET器件的分凝效果，优化了半导体器件的性能。
本实施例中，采用各向同性的刻蚀工艺进行所述清除处理。
所述各向同性的刻蚀工艺有利于将所述硅化物阻挡层600残留物去除干净。
本实施例中，所述各向同性的刻蚀工艺包括Certas刻蚀工艺或SiCoNi刻蚀工艺。
所述Certas刻蚀工艺或SiCoNi刻蚀工艺具有较好的各向同性特性，有利于去除干净所述硅化物阻挡层600残留物，且所述Certas刻蚀工艺或SiCoNi刻蚀工艺对于所述硅化物阻挡层600残留物和所述栅极结构200以及基底100具有较好的刻蚀选择比。
本实施例中，所述各向同性的刻蚀工艺为Certas刻蚀工艺，所述Certas刻蚀工艺的刻蚀气体包括HF气体。
在其他实施例中，也可以采用湿法刻蚀工艺刻蚀去除所述硅化物阻挡层残留物。
具体地，参考图13，所述清除处理的步骤包括：利用所述预设光罩形成第二掩膜层510，所述第二掩膜层510覆盖所述第一器件区100T的漏区150以及靠近所述漏区150一侧的侧墙300，露出所述第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100。
本实施例中，在进行清除处理的步骤中，利用所述预设光罩形成第二掩膜层510，覆盖所述第一器件区100T的漏区150以及靠近所述漏区150一侧的侧墙300，对无需进行清除处理的膜层起到保护作用，减小所述第一器件区100T栅极结构200靠近漏区150的底部、以及其他器件区栅极结构200底部产生内掏现象的概率，而且，采用去除位于所述第一器件区100T中且靠近所述源区140一侧的所述侧墙300的步骤中使用过的同一张预设光罩，节约了工艺成本。
本实施例中，所述第二掩膜层510的材料包括光刻胶。
参考图14，以所述第二掩膜层510为掩膜，对第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100的拐角处进行清除处理。
本实施例中，所述第二掩膜层510还覆盖所述第二器件区100C，则以所述第二掩膜层510为掩膜，有针对性地，对第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100的拐角处，进行清除处理，有利于在去除所述第二器件区100C的硅化物阻挡层600的过程中，减少对所述第二器件区100C的器件损伤的概率。
本实施例中，对第一器件区100T源区140一侧的所述栅极结构200侧壁和基底100的拐角处进行清除处理的步骤中，对第一器件区100T源区140一侧的所述侧壁层230侧壁和基底100的拐角处进行所述清除处理。
在所述清除处理的过程中，所述侧壁层230对所述栅极结构200的侧壁起到较好的保护作用。
本实施例中，在所述清除处理之后，采用湿法刻蚀工艺，去除所述第二掩膜层510。
参考图15，进行所述清除处理之后，在所述源区140和漏区150的顶面形成金属硅化物层700。
本实施例中，金属硅化物层700还形成在第一器件区100T中轻掺杂区160的顶面、以及第二器件区100C的源漏掺杂区130的顶面，从而在同一步骤中，在第一器件区100T和第二器件区100C形成金属硅化物层700，提高了形成TFET器件与MOS器件的工艺集成度和兼容性。
所述金属硅化物层700位于源区140和漏区150、以及源漏掺杂区130的顶面，用于减小源区140、漏区150以及源漏掺杂区130与对应的接触插塞(Contact，CT)之间的接触电阻。
本实施例中，金属硅化物层700还位于所述轻掺杂区160的顶面，金属硅化物层700还与轻掺杂区160相接触，从而通过金属硅化物与硅的杂质分凝作用，将TFET器件的轻掺杂区160的结界面向栅极结构200的下方推进，进而提高TFET器件的隧穿效率。
本实施例中，在形成所述金属硅化物层700的步骤中，所述金属硅化物层700还形成在所述栅极结构200的顶面。位于所述栅极结构200顶面的金属硅化物层700用于降低栅极结构200与后续栅极接触插塞之间的接触电阻，从而提升栅极结构200与栅极接触插塞之间的接触性能。
本实施例中，所述金属硅化物层7040的材料可以为镍硅化合物、钴硅化合物或钛硅化合物。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括用于形成隧穿场效应晶体管的第一器件区，所述基底上形成有栅极结构，所述栅极结构的侧壁上形成有侧墙，所述第一器件区的栅极结构一侧的基底内形成有源区，所述第一器件区的栅极结构另一侧的基底内形成有漏区，所述漏区与源区的掺杂类型不同；
去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙，露出所述第一器件区的源区与栅极结构之间的基底；
去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙之后，形成保形覆盖所述基底、栅极结构以及侧墙的硅化物阻挡层；
去除位于所述第一器件区的硅化物阻挡层；
去除位于所述第一器件区的硅化物阻挡层后，在第一器件区中，对靠近所述源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理，所述清除处理用于去除硅化物阻挡层残留物；
进行所述清除处理之后，在所述源区和漏区的顶面形成金属硅化物层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙的步骤包括：采用预设光罩形成第一掩膜层，所述第一掩膜层覆盖所述第一器件区的漏区以及靠近所述漏区一侧的侧墙，并露出所述第一器件区的源区以及靠近源区一侧的侧墙；
去除所述第一掩膜层露出的所述侧墙；
去除所述第一掩膜层；
所述清除处理的步骤包括：利用所述预设光罩形成第二掩膜层，所述第二掩膜层覆盖所述第一器件区的漏区以及靠近所述漏区一侧的侧墙，露出所述第一器件区源区一侧的所述栅极结构侧壁和基底；
以所述第二掩膜层为掩膜，对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理；
在所述清除处理之后，去除所述第二掩膜层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底还包括用于形成金属氧化物半导体场效应晶体管的第二器件区，所述第二器件区的栅极结构两侧的基底内形成有源漏掺杂区；
去除位于所述第一器件区的硅化物阻挡层的步骤中，还去除位于所述第二器件区的硅化物阻挡层；
形成所述金属硅化物层的步骤中，所述金属硅化物层还形成于所述源漏掺杂区的顶面上。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤包括：在所述基底上形成覆盖所述基底、栅极结构以及侧墙的保护材料层；
利用所述预设光罩在所述保护材料层上形成光刻胶层，所述光刻胶层露出覆盖在所述第一器件区的源区以及靠近源区一侧的侧墙上的保护材料层；
以所述光刻胶层为掩膜，去除所述光刻胶层露出的保护材料层，保留剩余的所述保护材料层作为第一掩膜层；
形成所述第一掩膜层后，去除所述光刻胶层。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述侧墙包括位于所述栅极结构侧壁且还延伸覆盖于部分基底顶面的第一子侧墙，以及位于所述第一子侧墙上的第二子侧墙；
去除位于所述第一器件区靠近所述源区一侧的所述侧墙的步骤包括：以所述第一掩膜层为掩膜，去除位于所述第一器件区靠近所述源区一侧的所述第二子侧墙；
去除位于所述第一器件区靠近所述源区一侧的所述第二子侧墙之后，在同一步骤中，去除位于所述第一器件区靠近所述源区一侧的所述第一子侧墙和所述第一掩膜层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙之后，形成所述硅化物阻挡层之前，还包括：在所述第一器件区的源区与栅极结构之间的基底内形成轻掺杂区。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构的侧壁还形成有侧壁层，所述侧墙覆盖所述侧壁层；
对第一器件区源区一侧的所述栅极结构侧壁和基底的拐角处进行清除处理的步骤中，对第一器件区源区一侧的所述侧壁层侧壁和基底的拐角处进行所述清除处理。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，采用各向同性的干法刻蚀工艺进行所述清除处理。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，采用依次进行的干法刻蚀工艺和湿法刻蚀工艺，去除位于所述第一器件区的硅化物阻挡层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，去除位于所述第一器件区中且靠近所述源区一侧的所述侧墙。
11.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤中，所述第一掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、碳氮氧化硅、氮化硼或碳氮化硼。
12.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述保护材料层的工艺包括低压化学气相沉积工艺、高深宽比沉积工艺、等离子体增强沉积工艺、高密度等离子体沉积工艺或旋涂工艺。
13.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述光刻胶层露出的保护材料层的工艺包括湿法刻蚀工艺。
14.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤中，所述第一掩膜层的材料与所述第一子侧墙的材料相同。
15.如权利要求5所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤中，所述第一掩膜层的厚度与所述第一子侧墙的厚度相同。
16.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤中，所述第一掩膜层的厚度为
至
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括多晶硅栅极结构；
在形成所述金属硅化物层的步骤中，所述金属硅化物层还形成于所述栅极结构的顶面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110556071.XA CN115377012B (zh) | 2021-05-21 | 2021-05-21 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110556071.XA CN115377012B (zh) | 2021-05-21 | 2021-05-21 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115377012A true CN115377012A (zh) | 2022-11-22 |
| CN115377012B CN115377012B (zh) | 2024-04-19 |
Family
ID=84058794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110556071.XA Active CN115377012B (zh) | 2021-05-21 | 2021-05-21 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115377012B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116825786A (zh) * | 2023-08-31 | 2023-09-29 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030078205A (ko) * | 2002-03-28 | 2003-10-08 | 삼성전자주식회사 | 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법 |
| KR20040001894A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 실리사이드 블록킹 공정을 이용한 반도체소자의 제조 방법 |
| JP2008098276A (ja) * | 2006-10-10 | 2008-04-24 | Sony Corp | 半導体装置及びその製造方法 |
| US20080290421A1 (en) * | 2007-05-25 | 2008-11-27 | Ching-Ya Wang | Contact barrier structure and manufacturing methods |
| US20090155999A1 (en) * | 2007-12-13 | 2009-06-18 | United Microelectronics Corp. | Method for fabricating metal silicide |
| CN101599459A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102543716A (zh) * | 2012-03-09 | 2012-07-04 | 上海宏力半导体制造有限公司 | 金属硅化物阻挡层的形成方法 |
| CN105374669A (zh) * | 2014-07-29 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| WO2017092407A1 (zh) * | 2015-12-03 | 2017-06-08 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
| CN110034067A (zh) * | 2018-01-12 | 2019-07-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112017961A (zh) * | 2019-05-30 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2021
- 2021-05-21 CN CN202110556071.XA patent/CN115377012B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030078205A (ko) * | 2002-03-28 | 2003-10-08 | 삼성전자주식회사 | 소오스 및 드레인 영역의 실리사이드층이 확장된 모스트랜지스터 및 그 제조방법 |
| KR20040001894A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 실리사이드 블록킹 공정을 이용한 반도체소자의 제조 방법 |
| JP2008098276A (ja) * | 2006-10-10 | 2008-04-24 | Sony Corp | 半導体装置及びその製造方法 |
| US20080290421A1 (en) * | 2007-05-25 | 2008-11-27 | Ching-Ya Wang | Contact barrier structure and manufacturing methods |
| US20090155999A1 (en) * | 2007-12-13 | 2009-06-18 | United Microelectronics Corp. | Method for fabricating metal silicide |
| CN101599459A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102543716A (zh) * | 2012-03-09 | 2012-07-04 | 上海宏力半导体制造有限公司 | 金属硅化物阻挡层的形成方法 |
| CN105374669A (zh) * | 2014-07-29 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| WO2017092407A1 (zh) * | 2015-12-03 | 2017-06-08 | 无锡华润上华科技有限公司 | 半导体器件的制造方法 |
| CN110034067A (zh) * | 2018-01-12 | 2019-07-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112017961A (zh) * | 2019-05-30 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116825786A (zh) * | 2023-08-31 | 2023-09-29 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
| CN116825786B (zh) * | 2023-08-31 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115377012B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101154665B (zh) | 半导体器件的制造方法 | |
| CN111180513B (zh) | 半导体器件及其形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN113594039B (zh) | 半导体结构及其形成方法 | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| CN110797262A (zh) | 半导体器件及其形成方法 | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| KR100487657B1 (ko) | 리세스된 게이트를 갖는 모스 트렌지스터 및 그의 제조방법 | |
| CN110648915B (zh) | 半导体器件及其形成方法 | |
| CN110534569B (zh) | 半导体器件及其形成方法 | |
| CN115377012B (zh) | 半导体结构的形成方法 | |
| CN106847697B (zh) | 鳍式场效应晶体管的形成方法 | |
| US11682725B2 (en) | Semiconductor device with isolation layer | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| CN114864399B (zh) | 半导体结构的形成方法 | |
| CN109786331B (zh) | 半导体结构及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| CN109148370B (zh) | 半导体结构及其形成方法 | |
| CN109003976B (zh) | 半导体结构及其形成方法 | |
| CN111785689A (zh) | Cmos器件及其形成方法 | |
| CN107785264B (zh) | 半导体器件的形成方法 | |
| CN113314606A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112652578A (zh) | 半导体结构的形成方法、晶体管 | |
| CN110571266A (zh) | Finfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |