CN111785689A - Cmos器件及其形成方法 - Google Patents

Cmos器件及其形成方法 Download PDF

Info

Publication number
CN111785689A
CN111785689A CN202010872435.0A CN202010872435A CN111785689A CN 111785689 A CN111785689 A CN 111785689A CN 202010872435 A CN202010872435 A CN 202010872435A CN 111785689 A CN111785689 A CN 111785689A
Authority
CN
China
Prior art keywords
well region
layer
forming
gate oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010872435.0A
Other languages
English (en)
Inventor
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010872435.0A priority Critical patent/CN111785689A/zh
Publication of CN111785689A publication Critical patent/CN111785689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种CMOS器件及其形成方法，包括：提供衬底，在衬底上形成第一阱区和第二阱区；在第一阱区和第二阱区上形成栅氧化层；在第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；形成至少覆盖所述多晶硅栅级侧壁的侧墙；以所述硬掩膜层为掩膜执行漏极轻掺杂。在漏极轻掺杂(LDD)过程中所述多晶硅栅级的顶部有所述硬掩膜层和所述保护层的保护，所述多晶硅栅级的侧壁有侧墙的保护，使多晶硅栅级避免在LDD过程中穿透，提高CMOS器件的阈值电压/漏电流(Vt/ID)一致性。

Description

CMOS器件及其形成方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种CMOS器件及其形成方法。
背景技术
随着半导体工业成为新兴工业的主流，集成电路己发展成为单一晶粒可以容纳数千万个电晶体的超大型集成电路，而CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)器件因其功耗低，集成度高，噪声低，抗辐射能力强等优点成为超大型集成电路中的主要工艺，但是传统的CMOS器件工作的电源电压较为单一，例如多数CMOS器件的电源电压为5V，无法满足电源的多样化需求。因此，相关技术中提供了工作电压不同的CMOS产品。
随着集成电路工艺的不断发展，CMOS器件的特征尺寸不断缩小，同时，多晶硅栅极层的厚度随之越来越薄。较薄多晶硅栅极层的主要目的是可以有更大的光刻或蚀刻工艺窗口。对于电源电压为5V和1.2V/1.5V的双栅工艺，为了提高5V漏极穿透电压，通常需要增加漏极轻掺杂(LDD)扩散离子注入剂量。但随着多晶硅栅极层变薄，LDD过程中容易穿透多晶硅栅极层，因此CMOS器件的阈值电压/漏电流(Vt/ID)一致性较差。
发明内容
本发明的目的在于提供一种CMOS器件的形成方法，有效保护多晶硅栅极层，使其避免在LDD过程中穿透，提高CMOS器件的阈值电压/漏电流(Vt/ID)一致性。
本发明提供一种CMOS器件的形成方法，包括：
提供衬底，在所述衬底上形成第一阱区和第二阱区；
在所述第一阱区和所述第二阱区上形成栅氧化层，位于所述第一阱区的栅氧化层厚度小于位于所述第二阱区的栅氧化层厚度；
在所述第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；
刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；
形成至少覆盖所述多晶硅栅级侧壁的侧墙；以及
以所述硬掩膜层为掩膜执行漏极轻掺杂。
进一步的，所述侧墙通过沉积薄高温氧化物膜形成。
进一步的，以所述硬掩膜层为掩膜执行源漏轻掺杂之后，还包括：
去除所述硬掩膜层。
进一步的，形成所述多晶硅栅级之后，形成至少覆盖所述多晶硅栅级侧壁的所述侧墙之前还包括：执行快速热氧化退火。
进一步的，所述快速热氧化退火工艺包括：在干燥O2环境中，退火温度范围：1000℃～1200℃，退火时间30s～60s。
进一步的，所述第一阱区上形成第一电压晶体管，所述第二阱区上形成第二电压晶体管，所述第一电压小于所述第二电压。
进一步的，所述第一电压包括：1.2V或1.5V；所述第二电压包括：5V或12V。
本发明还提供一种CMOS器件，包括：
衬底，所述衬底上形成有第一阱区和第二阱区；所述第一阱区和所述第二阱区上均形成有栅氧化层，位于所述第一阱区的栅氧化层厚度小于位于所述第二阱区的栅氧化层厚度；
所述第一阱区的栅氧化层和所述第二阱区的栅氧化层上均依次层叠形成有多晶硅栅极、保护层和硬掩膜层；
所述多晶硅栅极的侧壁形成有侧墙；
所述第一阱区和所述第二阱区均形成有轻掺杂漏区。
进一步的，所述侧墙还覆盖所述保护层的侧壁，所述侧墙的底部覆盖所述栅氧化层的两端被所述多晶硅栅极暴露出的部分。
进一步的，所述硬掩模层包括氮化硅层，所述保护层包括氧化硅层。
与现有技术相比，本发明具有如下有益效果：
本发明提供了CMOS器件及其形成方法，包括：提供衬底，在衬底上形成第一阱区和第二阱区；在第一阱区和第二阱区上形成栅氧化层；在第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；形成至少覆盖所述多晶硅栅级侧壁的侧墙；以所述硬掩膜层为掩膜执行漏极轻掺杂。在漏极轻掺杂(LDD)过程中所述多晶硅栅级的顶部有所述硬掩膜层和所述保护层的保护，所述多晶硅栅级的侧壁有侧墙的保护，使多晶硅栅级避免在LDD过程中穿透，提高CMOS器件的阈值电压/漏电流(Vt/ID)一致性。
附图说明
图1为本发明实施例的CMOS器件的形成方法流程示意图。
图2为本发明实施例的CMOS器件形成第一阱区和第二阱区后的示意图。
图3为本发明实施例的CMOS器件形成栅氧化层后的示意图。
图4为本发明实施例的CMOS器件形成侧墙后的示意图。
图5为本发明实施例的CMOS器件形成源漏区和漏极轻掺杂后的示意图。
其中，附图标记如下：
10-衬底；20-浅沟槽隔离；31-第一阱区；32-第二阱区；40-栅氧化层；50-多晶硅栅极；51-保护层；52-硬掩膜层；53-侧墙；61、63-源区；62、64-漏区；71/73-轻掺杂源区；72/74-轻掺杂漏区。
具体实施方式
基于上述研究，本发明实施例提供了一种CMOS器件及其形成方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种CMOS器件的形成方法，如图1所示，包括：
提供衬底，在所述衬底上形成第一阱区和第二阱区；
在所述第一阱区和所述第二阱区上形成栅氧化层，位于所述第一阱区的栅氧化层厚度小于位于所述第二阱区的栅氧化层厚度；
在所述第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；
刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；
形成至少覆盖所述多晶硅栅级侧壁的侧墙；以及
以所述硬掩膜层为掩膜执行漏极轻掺杂。
下面结合图2至图4介绍本发明实施例的CMOS器件的形成方法的各步骤。
如图2所示，提供衬底10，在所述衬底10上形成第一阱区31和第二阱区32。具体的，在衬底10上通过浅沟槽隔离(STI)20定义低压器件有源区和高压器件有源区；分别对低压器件有源区和高压器件有源区进行离子注入，形成第一阱区31和第二阱区32。
如图3所示，在所述第一阱区31和所述第二阱区32上形成栅氧化层40，位于所述第一阱区31的栅氧化层40a厚度小于位于所述第二阱区32的栅氧化层40b厚度。所述第一阱区31上形成低压晶体管，例如电源电压为1.2V/1.5V的晶体管。所述第二阱区32上形成高压晶体管，例如电源电压为5V/12V的晶体管。可采用热氧化生长工艺生长所述栅氧化层40。生长所述栅氧化层的温度例如为900℃至1150℃。
具体的，通过在第一阱区31和第二阱区32的表面生长栅氧化层后，刻蚀掉第一阱区31表面预定厚度的栅氧化层，使位于所述第一阱区31的栅氧化层40a厚度小于位于所述第二阱区32的栅氧化层40b厚度。刻蚀掉第一阱区31表面预定厚度的栅氧化层，可以采取湿法刻蚀的方法(刻蚀效果良好)，也可以采取干法刻蚀的方法(刻蚀速度较快)，还可以采取干法刻蚀与湿法刻蚀相结合的方法，以在确保刻蚀效果的前提下，提高对栅氧化层的刻蚀速度。位于所述第一阱区31的栅氧化层40a厚度与位于所述第二阱区32的栅氧化层40b厚度差范围例如为150埃至1000埃。使得在制造双栅氧CMOS高低压器件时，只需一次栅氧化层的生长工艺便可实现双栅氧CMOS高低压器件中两层栅氧化层之间存在厚度差的要求。优化了双栅氧CMOS高低压器件制作工艺，提高了CMOS器件的制造效率，同时，缩短了炉管作业时间，提高了炉管作业产能。
如图4和图5所示，形成覆盖所述栅氧化层40的多晶硅层；形成覆盖所述多晶硅层的保护层51；所述保护层包括氧化硅层。形成覆盖所述保护层51的硬掩膜层52；所述硬掩模层包括氮化硅层。还可形成覆盖所述硬掩膜层52和氧化硅层。依次刻蚀所述硬掩膜层52、所述保护层51和所述多晶硅层，形成多晶硅栅级50；对形成多晶硅栅级50的CMOS器件执行快速热氧化退火(RTO)，以消除CMOS器件各膜层的应力。快速热氧化退火(RTO)工艺包括：在干燥O2环境中，退火温度范围：1000℃～1200℃，退火时间30s～60s。
形成至少覆盖所述多晶硅栅级50侧壁的侧墙53，进一步的，侧墙53还覆盖保护层51的侧壁，所述侧墙53的底部分别覆盖栅氧化层40a的两端被多晶硅栅极50暴露出的部分，还覆盖栅氧化层40b的两端被多晶硅栅极50暴露出的部分。沉积薄高温氧化物膜(HTO)，并刻蚀形成所述侧墙53。
以所述硬掩膜层52为掩膜执行漏极轻掺杂(LDD)。具体的，对第一阱区31内的漏区62附近和第二阱区32内的的漏区64附近进行漏极轻掺杂，分别形成轻掺杂漏区72和74，同时还形成轻掺杂源区71/73。通过执行漏极轻掺杂(LDD)，抑制了短沟道效应和热载流子效应，降低了沟道与漏极、源极结合部位的浓度梯度，在一定程度上降低了源极漏极的电场强度。通过执行漏极轻掺杂(LDD)，使得轻掺杂漏区72和74在与多晶硅栅极50的交叠区有较轻的掺杂，可以增大LDD结的穿透电压，改善器件的沟道穿透特性，还可以减小热载流子效应，提高器件的可靠性。
通过SD(Source Drain，源极漏极)离子离子注入，在第一阱区31内多晶硅栅极两侧区域分别形成低压晶体管的源区61、漏区62，在第二阱区32内多晶硅栅极两侧区域分别形成高压晶体管的源区63、漏区64。
本实施例中，漏极轻掺杂(LDD)离子注入与SD离子注入的离子类型相同。当SD离子注入的离子为N型离子时，漏极轻掺杂(LDD)离子注入的离子为N型离子，当SD离子注入的离子为P型离子时，漏极轻掺杂(LDD)离子注入的离子为P型离子。
上述实施例中，为减少更多晶格损伤，注入的离子元素以原子序数较低的元素为宜，例如，注入的离子可以是硼离子(B+)、氟化硼离子(BF+)以及磷离子(P+)中的至少一种。
去除所述硬掩膜层52，该步骤中，栅氧化层40a和栅氧化层40b被侧墙53保护。通过沉积薄高温氧化物膜(HTO)形成的侧墙53较薄，还可在侧墙53外侧再沉积氧化硅层，或ONO层(氧化硅层-氮化硅层-氧化硅层)形成加厚的侧墙，用于保护多晶硅栅极50的侧壁。在后续工艺中，ONO层中最外层的氧化层易被消耗，剩下最内侧的氧化层和氮化硅层。
所述第一阱区31上形成低压晶体管，第一阱区31上自底部向上依次形成栅氧化层40a、多晶硅栅级50、保护层51和硬掩膜层52。所述第二阱区32上形成高压晶体管，第二阱区32上自底部向上依次形成栅氧化层40a、多晶硅栅级50、保护层51和硬掩膜层52。
后续工艺中，包括：利用PECVD法淀积介质层，采用化学机械抛光CMP工艺完成介质层平坦化加工，随后采用干法刻蚀工艺完成器件接触孔加工。采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工。所述源区及漏区可通过接触孔引出。溅射铝硅铜膜层并完成金属连线刻蚀加工。
本发明实施例的CMOS器件，如图4所示，
衬底10，所述衬底10上形成有第一阱区31和第二阱区32；所述第一阱区31和所述第二阱区32上均形成有栅氧化层，位于所述第一阱区的栅氧化层40a厚度小于位于所述第二阱区的栅氧化层厚度40b；
所述第一阱区的栅氧化层40a和所述第二阱区的栅氧化层40b上均依次层叠形成有多晶硅栅极50、保护层51和硬掩膜层52；
所述多晶硅栅极50的侧壁形成有侧墙51；
所述第一阱区31和所述第二阱区32均形成有轻掺杂漏区。
所述侧墙53还覆盖所述保护层51的侧壁，所述侧墙53的底部覆盖所述栅氧化层的两端被所述多晶硅栅极50暴露出的部分。所述硬掩模层包括氮化硅层，所述保护层包括氧化硅层。
综上所述，本发明提供了CMOS器件及其形成方法，包括：提供衬底，在衬底上形成第一阱区和第二阱区；在第一阱区和第二阱区上形成栅氧化层；在第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；形成至少覆盖所述多晶硅栅级侧壁的侧墙；以所述硬掩膜层为掩膜执行漏极轻掺杂。在漏极轻掺杂(LDD)过程中所述多晶硅栅级的顶部有所述硬掩膜层和所述保护层的保护，所述多晶硅栅级的侧壁有侧墙的保护，使多晶硅栅级避免在LDD过程中穿透，提高CMOS器件的阈值电压/漏电流(Vt/ID)一致性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种CMOS器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成第一阱区和第二阱区；
在所述第一阱区和所述第二阱区上形成栅氧化层，位于所述第一阱区的栅氧化层厚度小于位于所述第二阱区的栅氧化层厚度；
在所述第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；
刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；
形成至少覆盖所述多晶硅栅级侧壁的侧墙；以及
以所述硬掩膜层为掩膜执行漏极轻掺杂。
2.如权利要求1所述的CMOS器件的形成方法，其特征在于，所述侧墙通过沉积薄高温氧化物膜形成。
3.如权利要求1所述的CMOS器件的形成方法，其特征在于，以所述硬掩膜层为掩膜执行源漏轻掺杂之后，还包括：
去除所述硬掩膜层。
4.如权利要求1所述的CMOS器件的形成方法，其特征在于，形成所述多晶硅栅级之后，形成至少覆盖所述多晶硅栅级侧壁的所述侧墙之前还包括：执行快速热氧化退火。
5.如权利要求4所述的CMOS器件的形成方法，其特征在于，所述快速热氧化退火工艺包括：在干燥O2环境中，退火温度范围：1000℃～1200℃，退火时间30s～60s。
6.如权利要求1所述的CMOS器件的形成方法，其特征在于，所述第一阱区上形成第一电压晶体管，所述第二阱区上形成第二电压晶体管，所述第一电压小于所述第二电压。
7.如权利要求6所述的CMOS器件的形成方法，其特征在于，所述第一电压包括：1.2V或1.5V；所述第二电压包括：5V或12V。
8.一种CMOS器件，其特征在于，包括：
衬底，所述衬底上形成有第一阱区和第二阱区；所述第一阱区和所述第二阱区上均形成有栅氧化层，位于所述第一阱区的栅氧化层厚度小于位于所述第二阱区的栅氧化层厚度；
所述第一阱区的栅氧化层和所述第二阱区的栅氧化层上均依次层叠形成有多晶硅栅极、保护层和硬掩膜层；
所述多晶硅栅极的侧壁形成有侧墙；
所述第一阱区和所述第二阱区均形成有轻掺杂漏区。
9.如权利要求8所述的CMOS器件，其特征在于，所述侧墙还覆盖所述保护层的侧壁，所述侧墙的底部覆盖所述栅氧化层的两端被所述多晶硅栅极暴露出的部分。
10.如权利要求8所述的CMOS器件，其特征在于，所述硬掩模层包括氮化硅层，所述保护层包括氧化硅层。
CN202010872435.0A 2020-08-26 2020-08-26 Cmos器件及其形成方法 Pending CN111785689A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010872435.0A CN111785689A (zh) 2020-08-26 2020-08-26 Cmos器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010872435.0A CN111785689A (zh) 2020-08-26 2020-08-26 Cmos器件及其形成方法

Publications (1)

Publication Number Publication Date
CN111785689A true CN111785689A (zh) 2020-10-16

Family

ID=72762656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010872435.0A Pending CN111785689A (zh) 2020-08-26 2020-08-26 Cmos器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111785689A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097138A (zh) * 2021-03-27 2021-07-09 长江存储科技有限责任公司 半导体器件及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207027A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极形成方法
US20080299729A1 (en) * 2007-05-28 2008-12-04 Wen-Fang Lee Method of fabricating high voltage mos transistor device
CN101930922A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN102610506A (zh) * 2012-03-23 2012-07-25 上海先进半导体制造股份有限公司 Bcd工艺中双栅极氧化层的刻蚀方法
CN103681502A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN104425373A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
CN104835787A (zh) * 2014-02-08 2015-08-12 北大方正集团有限公司 双栅氧器件的制造方法和双栅氧器件
CN106876465A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 Mos器件的栅氧化层结构及工艺方法
CN109920731A (zh) * 2019-03-20 2019-06-21 上海华虹宏力半导体制造有限公司 多晶硅薄膜晶体管及其制作方法
CN110265359A (zh) * 2019-06-27 2019-09-20 长江存储科技有限责任公司 半导体器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207027A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极形成方法
US20080299729A1 (en) * 2007-05-28 2008-12-04 Wen-Fang Lee Method of fabricating high voltage mos transistor device
CN101930922A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN102610506A (zh) * 2012-03-23 2012-07-25 上海先进半导体制造股份有限公司 Bcd工艺中双栅极氧化层的刻蚀方法
CN103681502A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN104425373A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
CN104835787A (zh) * 2014-02-08 2015-08-12 北大方正集团有限公司 双栅氧器件的制造方法和双栅氧器件
CN106876465A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 Mos器件的栅氧化层结构及工艺方法
CN109920731A (zh) * 2019-03-20 2019-06-21 上海华虹宏力半导体制造有限公司 多晶硅薄膜晶体管及其制作方法
CN110265359A (zh) * 2019-06-27 2019-09-20 长江存储科技有限责任公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097138A (zh) * 2021-03-27 2021-07-09 长江存储科技有限责任公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US7399679B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US7981783B2 (en) Semiconductor device and method for fabricating the same
US7071515B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US10573645B2 (en) Integrated semiconductor device and method for manufacturing the same
US8183626B2 (en) High-voltage MOS devices having gates extending into recesses of substrates
US11075284B2 (en) Semiconductor structure and forming method thereof
CN110034067B (zh) 半导体器件及其形成方法
US8329539B2 (en) Semiconductor device having recessed gate electrode and method of fabricating the same
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
CN110265359B (zh) 半导体器件及其制造方法
US6693018B2 (en) Method for fabricating DRAM cell transistor having trench isolation structure
US7026203B2 (en) Method for forming dual gate electrodes using damascene gate process
CN111785689A (zh) Cmos器件及其形成方法
US6794714B2 (en) Transistor and method for fabricating the same
US20220029014A1 (en) Semiconductor device with isolation layer
CN115377012B (zh) 半导体结构的形成方法
CN114512405A (zh) 减小FinFET器件寄生电容的方法
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
CN113809008A (zh) 半导体结构及其形成方法
CN111785617A (zh) Ldmos的制造方法
KR20080081550A (ko) 모스펫 소자 및 그의 제조방법
CN112951765A (zh) 半导体结构及其形成方法
CN112018039A (zh) 半导体结构及其制作方法
CN113437148B (zh) 半导体结构及其形成方法
CN112951913B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201016