CN102610506A

CN102610506A - Bcd工艺中双栅极氧化层的刻蚀方法

Info

Publication number: CN102610506A
Application number: CN2012100815126A
Authority: CN
Inventors: 刘建华
Original assignee: Shanghai Advanced Semiconductor Manufacturing Co Ltd
Current assignee: Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date: 2012-03-23
Filing date: 2012-03-23
Publication date: 2012-07-25

Abstract

本发明涉及一种BCD工艺中双栅极氧化层的刻蚀方法，包括：提供一衬底，所述衬底包括并列的高压器件区和低压器件区；在所述衬底上热氧化形成高压器件区和低压器件区的栅氧化层，所述高压器件区的栅氧化层厚度大于低压器件区的栅氧化层；在所述高压器件区和低压器件区的栅氧化层上沉积多晶硅；刻蚀多晶硅形成所述高压器件区和低压器件区的栅极，停留在低压器件区的栅氧化层上；刻蚀去除所述高压器件区的栅氧化层；以所述高压器件区和低压器件区的栅极为掩膜，形成高压器件区和低压器件区的源/漏区。本发明解决了高压器件和低压器件因栅极氧化层厚度差，在同时去除中造成的低压器件有源区损伤而漏电和隔离失效或高压器件源/漏区无法形成硅化物。

Description

BCD工艺中双栅极氧化层的刻蚀方法

技术领域

本发明涉及半导体领域，特别涉及一种BCD工艺中双栅极氧化层的刻蚀方法。

背景技术

BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作Bipolar、CMOS和DMOS器件，简称为BCD工艺。BCD工艺由于综合了以上三种器件各自的优点，受到越来越多的关注的同时，也被广泛地应用。例如，BCD工艺高压驱动器件及其模块(如LDNMOS，DDDMOS，DECMOS等等)被广泛地应用于PDP驱动、LCD驱动、OLED驱动、马达驱动等领域，尤其是深亚微米(如0.18um，0.13um)BCD工艺高压器件被广泛应用于SOC(System on Chip，系统级芯片)的解决方案中。

深亚微米(如0.18um，0.13um)BCD工艺中，高压器件的栅极与漏端均是高压的，高压器件如何实现与低压CMOS(1.8V或1.3V)的兼容性是个十分重要的问题，同时深亚微米BCD工艺与0.35umBCD工艺相比也不可避免地要增加一些工艺层次。如0.18um 60V BCD(栅极与漏端工作电压均是60伏的DMOS)工艺中，60V高压DMOS的栅极氧化层的厚度与低压0.18umCMOS栅极氧化层的厚度相差近1000A。多晶硅栅极(Poly Gate)的刻蚀工艺中，刻蚀多晶硅时对栅极氧化层(Gate oxide)的选择比是很高的，但是在刻蚀栅极氧化层时对硅衬底的选择比很低，如果栅极氧化层刻蚀余量太大，就很容易对下面的硅衬底造成损伤。如按照传统的工艺方法在深亚微米(0.18um，0.13um)高压BCD工艺多晶硅栅极的刻蚀后，高压器件的有源区将剩余很厚的栅极氧化层，因为多晶硅栅极的刻蚀是停留在低压CMOS的栅极氧化层上，该刻蚀不能把高压器件的栅极氧化层刻蚀干净，否则就会损伤低压CMOS的源/漏区的衬底。同时如果高压器件的源/漏区剩余很厚的栅极氧化层而不清除干净，将对后续的离子注入，特别后续的硅合金工艺，造成极大的影响，因此，传统的BCD工艺，要不就是使得高压器件源/漏区不能形成金属硅化物，要不就是在硅合金工艺中选择性刻蚀对低压CMOS源/漏区特别是隔离结构边缘的有源区造成损伤，而造成场隔离失效或漏电甚至电路失效。

发明内容

本发明的目的是提供一种BCD工艺中双栅极氧化层的刻蚀方法，以提高低压器件与高压器件的兼容性，解决低压器件有源区损伤、漏电和隔离失效以及高压器件无法形成金属硅化物的问题。

本发明的技术解决方案是一种BCD工艺中双栅极氧化层的刻蚀方法，包括以下步骤：

提供一衬底，所述衬底包括并列的高压器件区和低压器件区；

在所述衬底的高压器件区和低压器件区上形成高压器件区的栅氧化层和低压器件区的栅氧化层，所述高压器件区的栅氧化层厚度大于低压器件区的栅氧化层；

在所述高压器件区的栅氧化层和低压器件区的栅氧化层上沉积多晶硅；

刻蚀多晶硅形成所述高压器件区和低压器件区的栅极，停留在低压器件区的栅氧化层上；

以所述高压器件区的栅极为掩膜，刻蚀去除所述高压器件区除栅极下方以外的栅氧化层；

以所述高压器件区和低压器件区的栅极作为掩膜，形成高压器件区和低压器件区的源/漏区。

作为优选：所述高压器件区的栅氧化层和低压器件区的栅氧化层的形成包括以下步骤：

在所述衬底的高压器件区和低压器件区上热氧化第一栅氧化层；

刻蚀去除低压器件区上的第一栅氧化层；

在低压器件区和高压器件区上热氧化第二栅氧化层，所述高压器件区的栅氧化层包括第一栅氧化层和第二栅氧化层，所述低压器件区的栅氧化层包括第二栅氧化层；

作为优选：所述高压器件区的栅氧化层的厚度大于1000埃。

作为优选：所述低压器件区的栅氧化层的厚度小于50埃。

作为优选：在所述衬底中形成有埋层，在所述衬底上表面形成有外延层，热氧化所述外延层以在所述外延层中形成第一栅氧化层。

作为优选：在所述衬底上热氧化第一栅氧化层步骤之前还包括：

在所述高压器件区域的衬底上形成高压器件的阱区；

在所述阱区中形成高压器件HVPMOS的漏极漂移区和高压器件LDNMOS的沟道区；

在所述衬底中形成用于隔离器件的隔离结构，。

作为优选：所述隔离结构为浅沟槽隔离结构。

作为优选：在形成所述第二栅氧化层前还包括在所述衬底中形成低压器件的阱区。

与现有技术相比，本发明在高压器件和低压器件栅极形成过程中，停留在栅极氧化层上，再刻蚀去除高压器件区上的栅极氧化层，解决了高压器件和低压器件因栅极氧化层厚度差，在同时去除过程中，高压器件区上的栅极氧化层完全去除时造成的低压器件有源区损伤而漏电和隔离失效，高压器件区上的栅极氧化层不完全去除时造成的高压器件源/漏区无法形成金属硅化物。

附图说明

图1是本发明BCD工艺中双栅极氧化层的刻蚀方法的流程图；

图2a-2m是本发明BCD工艺中双栅极氧化层的刻蚀方法中各个工艺步骤的剖面图。

具体实施方式

本发明下面将结合附图作进一步详述：

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图1示出了本发明BCD工艺中双栅极氧化层的刻蚀方法的流程图。

请参阅图1所示，本发明提供一种BCD工艺中双栅极氧化层的刻蚀方法，本实施例中高压器件以LDNMOS和HVPMOS为例，低压器件以CMOS为例，包括101至108步骤，以下结合附图2a至2m详细说明各个步骤的具体操作。

在步骤101中，如图2a所示，提供一衬底200，所述衬底200上包括并列的高压器件区I和低压器件区II，所述衬底200可以是硅衬底、锗硅衬底、第三至第五族元素化合物衬底、或绝缘体上硅衬底，或本领域技术人员公知的其它半导体材料衬底，本实施例中采用的是P型掺杂的硅衬底。此外，本实施例中，所述衬底200上还形成有外延层201，在外延层201下方的衬底200中还形成有埋层202，外延层201的掺杂类型是P型，所述埋层202的掺杂类型为N型。

在步骤102中，在所述高压器件区和低压器件区的衬底上形成高压器件区的栅氧化层和低压器件区的栅氧化层，所述高压器件区的栅氧化层厚度大于低压器件区的栅氧化层；所述高压器件区的栅氧化层和低压器件区的栅氧化层的形成包括以下步骤：

如图2e所示，在本实施例中，在所述衬底的高压器件区I和低压器件区II热氧化第一栅氧化层；即在外延层201中热氧化形成第一栅氧化层207，

需要说明的是，本实施例在所述外延层201中热氧化第一栅氧化层207步骤之前还包括：

如图2b所示，首先，通过离子注入和退火工艺，在所述高压器件区域I的外延层201中形成高压器件的阱区203，阱区203的掺杂类型为N型；

如图2c所示，接着，在高压器件的阱区203中形成HVPMOS的漏极漂移区204，漏极漂移区204的掺杂类型为P型；

如图2d所示，然后，在所述外延层201中形成隔离结构206，所有隔离结构206中有用于隔离在高压器件区I后续形成的LDNMOS和HVPMOS的隔离结构，有用于隔离在低压器件区II后续形成的PMOS和NMOS的隔离结构，也有用于隔离高压器件区I和低压器件区II的隔离结构，还有设置于高压器件区I的漂移区中的隔离结构，用于改善高压器件因高压造成的崩溃电压。所述隔离结构206可以为浅沟槽隔离结构，还可以为场氧化层；接着，在所述高压器件区域I中LDNMOS的源区部分进行离子注入，在高压器件的阱区203中形成LDNMOS的沟道区205，其它地方为漂移区。

如图2f所示，刻蚀去除低压器件区II上的第一栅氧化层207；

如图2h所示，在低压器件区II和高压器件区I上热氧化第二栅氧化层209，所述高压器件区I的栅氧化层包括第一栅氧化层207和第二栅氧化层209，所述低压器件区II的栅氧化层包括第二栅氧化层209；所述高压器件区I的栅氧化层的厚度大于1000埃，所述低压器件区II的栅氧化层的厚度小于50埃。

本实施例在热氧化形成所述第二栅氧化层209前还采用离子注入等方法，在低压器件区域II的外延层201中形成低压器件的阱区208，如图2g所示，所述阱区208可以包括P阱和N阱。

所述形成具有厚度差的高压器件区I的栅氧化层和低压器件区II的栅氧化层还可以采用其他形成方式，例如在高压器件区I和低压器件区II采用一道掩膜板工艺直接掩膜形成不同厚度的高压器件区I的栅氧化层和低压器件区II的栅氧化层，或者在高压器件区I和低压器件区II通过一道化学气相沉积或热氧化工艺形成一层较厚氧化层(实质上可以是高压器件区I的栅氧化层的厚度，例如大于1000埃)，然后再刻蚀去除低压器件区II的一定厚度的氧化层，形成预定义厚度的低压器件区II的栅氧化层(例如是保留厚度小于50埃)。

在步骤103中，在高压器件区I的栅氧化层和低压器件区II的栅氧化层上沉积多晶硅(图中未示)。

在步骤104中，如图2i所示，刻蚀多晶硅形成所述高压器件区I的栅极210a和低压器件区II的栅极210b，停留在低压器件区II的栅氧化层上。

在步骤105中，如图2j所示，涂覆光刻胶211，光刻形成窗口211a，窗口211a内暴露出高压器件区I；然后，如图2k所示，以所述高压器件区I的栅极210a为掩膜，刻蚀去除所述高压器件区I除栅极213a下方以外的栅氧化层；接着，如图21所示，去除光刻胶211。

在步骤106中，如图2m所示，以高压器件区I的栅极210a和低压器件区II的栅极210b为掩膜，形成高压器件区I的源/漏区212和低压器件区II的源/漏区213，后续采用硅化工艺形成金属硅化物降低接触电阻，所述低压器件区域的栅氧化层在后续的工艺去除，例如栅极侧墙刻蚀，金属硅化物形成前的刻蚀，以及后续的清洗工艺。

根据具体器件类型的不同，在高压器件区域中，LDNMOS的源区和漏区的掺杂类型为N型，HVPMOS的源区和漏区的掺杂类型为P型，而在低压器件区域中，PMOS的源区和漏区的掺杂类型为P型，NMOS的源区和漏区的掺杂类型为N型。

至此，本实施例完成了LDNMOS、HVPMOS以及CMOS器件的形成过程。当然，在其它具体实施例中，高压器件还可以是本领域技术人员公知的其它高压器件，而低压器件还可以是本领域技术人员公知的其它低压器件。

本发明在高压器件和低压器件栅极形成过程中，停留在栅极氧化层上，再刻蚀去除高压器件区上的栅极氧化层，解决了高压器件和低压器件因栅极氧化层厚度差，在同时去除过程中，高压器件区上的栅极氧化层完全去除时造成的低压器件有源区损伤而漏电和隔离失效，高压器件区上的栅极氧化层不完全去除时造成的高压器件源/漏区无法形成金属硅化物。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims

1.一种BCD工艺中双栅极氧化层的刻蚀方法，其特征在于，包括以下步骤：

刻蚀多晶硅形成所述高压器件区和低压器件区的栅极，停留在所述低压器件区的栅氧化层上；

2.根据权利要求1所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于：所述高压器件区的栅氧化层和低压器件区的栅氧化层的形成包括以下步骤：

刻蚀去除低压器件区上的第一栅氧化层；

在低压器件区和高压器件区上热氧化第二栅氧化层，所述高压器件区的栅氧化层包括第一栅氧化层和第二栅氧化层，所述低压器件区的栅氧化层包括第二栅氧化层。

3.根据权利要求1或2所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于：所述高压器件区的栅氧化层的厚度大于1000埃。

4.根据权利要求1或2所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于：所述低压器件区的栅氧化层的厚度小于50埃。

5.根据权利要求2所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于，在所述衬底中形成有埋层，在所述衬底上表面形成有外延层，热氧化所述外延层以在所述外延层中形成所述第一栅氧化层。

6.根据权利要求2所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于，在所述衬底上热氧化第一栅氧化层步骤之前还包括：

在所述衬底的高压器件区形成高压器件的阱区；

在所述衬底中形成用于隔离器件的隔离结构。

7.根据权利要求6所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于：所述隔离结构为浅沟槽隔离结构。

8.根据权利要求2所述的BCD工艺中双栅极氧化层的刻蚀方法，其特征在于：在热氧化形成所述第二栅氧化层前还包括在所述衬底的低压器件区中形成低压器件的阱区。