CN102254806A - Bcd工艺中双栅极氧化层的形成方法 - Google Patents

Bcd工艺中双栅极氧化层的形成方法 Download PDF

Info

Publication number
CN102254806A
CN102254806A CN2011101849799A CN201110184979A CN102254806A CN 102254806 A CN102254806 A CN 102254806A CN 2011101849799 A CN2011101849799 A CN 2011101849799A CN 201110184979 A CN201110184979 A CN 201110184979A CN 102254806 A CN102254806 A CN 102254806A
Authority
CN
China
Prior art keywords
voltage device
low
high tension
semiconductor substrate
tension apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101849799A
Other languages
English (en)
Inventor
刘建华
吴晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN2011101849799A priority Critical patent/CN102254806A/zh
Publication of CN102254806A publication Critical patent/CN102254806A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种BCD工艺中双栅极氧化层的形成方法，包括：提供半导体衬底，所述半导体衬底包括并列的高压器件区域和低压器件区域；在所述低压器件区域的半导体衬底上形成阻挡层；形成高压器件的栅氧化层，所述高压器件的栅氧化层覆盖所述高压器件区域的半导体衬底的表面；去除所述阻挡层，暴露出所述低压器件区域的表面；形成低压器件的栅氧化层，覆盖所述高压器件的栅氧化层和低压器件区域的半导体衬底的表面，所述低压器件的栅氧化层的厚度小于高压器件的栅氧化层的厚度。本发明能够避免在双栅氧化层形成工艺中对场隔离结构的刻蚀而导致的场隔离漏电问题，有利于改善整个器件的性能。

Description

BCD工艺中双栅极氧化层的形成方法
技术领域
本发明涉及BCD半导体工艺技术，尤其涉及一种BCD工艺中双栅极氧化层的形成方法。
背景技术
BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作Bipolar、CMOS和DMOS器件，简称为BCD工艺。由于BCD工艺综合了以上三种器件各自的优点，这使BCD工艺受到越来越多的关注。在BCD工艺中，高压驱动器件及其模块广泛的应用于PDP驱动、LCD驱动、OLED驱动、马达驱动等领域，是近年来的研究热点。但是，在BCD工艺中，往往需要将高压器件和低压器件集成在同一衬底上来生产，高压器件和低压器件的栅极氧化层的厚度差别很大，称为双栅极氧化层工艺。
以一具体应用为例，在60V BCD双栅极氧化层工艺中，低压器件(例如3.3V的CMOS器件)的栅氧化层厚度在
Figure BDA0000073518840000011
左右，而高压器件(例如60V的LDNMOS器件)的栅氧化层厚度却大于
Figure BDA0000073518840000012
在传统的双栅极氧化层工艺中，往往是在整个半导体衬底上形成厚的氧化层；接着通过光刻、刻蚀等工艺在高压器件的区域形成掩膜，将高压器件区域的厚氧化层保护起来，并将低压器件区域的厚氧化层刻蚀去除，而且刻蚀必须足够充分以保证低压器件区域之前形成的厚氧化层被完全去除；然后在低压器件的区域形成薄氧化层，从而在不同的区域形成不同厚度的氧化层。
但是，上述方法中，由于先前形成的厚氧化层同时覆盖了高压器件和低压器件的所有区域，在接下来刻蚀去除低压器件区域的厚氧化层时，会不可避免的对半导体衬底上的场氧化层(LOCOS)或浅沟槽隔离结构(STI)造成误刻蚀，其原因是因为厚氧化层在热生长过程中，在LOCOS或STI上几乎不生长，因而在对厚氧化层进行刻蚀时会一并对LOCOS或STI造成刻蚀而降低LOCOS或STI的高度。
对LOCOS或STI等隔离结构的刻蚀会导致隔离漏电问题，严重影响器件的性能。
发明内容
本发明要解决的技术问题是提供一种BCD工艺中双栅极氧化层的形成方法，避免对隔离结构的误刻蚀，改善器件性能。
为解决上述技术问题，本发明提供了一种BCD工艺中双栅极氧化层的形成方法，包括：
提供半导体衬底，所述半导体衬底包括并列的高压器件区域和低压器件区域；
在所述低压器件区域的半导体衬底上形成阻挡层；
形成高压器件的栅氧化层，所述高压器件的栅氧化层覆盖所述高压器件区域的半导体衬底的表面；
去除所述阻挡层，暴露出所述低压器件区域的表面；
形成低压器件的栅氧化层，覆盖所述高压器件的栅氧化层和低压器件区域的半导体衬底的表面，所述低压器件的栅氧化层的厚度小于高压器件的栅氧化层的厚度。
可选地，在所述低压器件区域的半导体衬底上形成阻挡层包括：在所述低压器件区域的半导体衬底上形成氮化硅层。
可选地，在所形成所述氮化硅层之前还在所述半导体衬底上形成氧化硅缓冲层。
可选地，所述在所述低压器件区域的半导体衬底表面上形成阻挡层包括：
在所述半导体衬底上形成氮化硅层；
对所述氮化硅层进行刻蚀，暴露出高压器件区域的表面。
可选地，所述阻挡层的厚度为900至
Figure BDA0000073518840000021
所述高压器件的栅氧化层的厚度大于
Figure BDA0000073518840000022
所述低压器件的栅氧化层的厚度为45至
Figure BDA0000073518840000023
可选地，在形成所述阻挡层之前还包括：
在所述高压器件区域的半导体衬底中形成高压器件的阱区并在高压器件的阱区中形成漏极漂移区；
对所述半导体衬底上形成隔离结构；
在所述高压器件的阱区中形成高压器件的沟道区。
可选地，在形成所述阻挡层之前还包括在所述半导体衬底上形成外延层，所述在所述高压器件区域的半导体衬底中形成高压器件的阱区包括在所述高压器件区域的外延层中形成高压器件的阱区。
可选地，在去除所述阻挡层之后，形成低压器件的栅氧化层之前还包括：在所述低压器件区域的半导体衬底中形成低压器件的阱区。
可选地，形成所述阻挡层之前还包括在所述半导体衬底上形成外延层，所述在所述低压器件区域的半导体衬底中形成低压器件的阱区包括在所述低压器件区域的外延层中形成低压器件的阱区。
可选地，在形成所述低压器件的栅氧化层之后，所述形成方法还包括：
在所述高压器件的栅氧化层上形成高压器件的栅电极，在所述低压器件的栅氧化层上形成低压器件的栅电极；
在所述高压器件区域的半导体衬底中形成高压器件的源区和漏区，在所述低压器件区域的半导体衬底中形成低压器件的源区和漏区。
与现有技术相比，本发明具有以下优点：
本发明实施例的BCD工艺中双栅极氧化层的形成方法中，首先在低压器件区域形成阻挡层；之后以该阻挡层作为保护层，仅在高压器件区域形成高压器件的栅氧化层；然后去除该阻挡层并在整个高压区域和低压区域形成低压器件的栅氧化层。由于本实施例的方法中并不涉及对高压器件或低压器件的栅氧化层的刻蚀工艺，从而避免了对隔离结构造成误刻蚀的可能性，有利于改善整个器件的性能。
附图说明
图1是本发明实施例的BCD工艺中双栅极氧化层的形成方法的流程示意图；
图2至图9是本发明实施例的BCD工艺中双栅极氧化层的形成方法的各步骤的剖面结构示意图。
具体实施方式
现有技术的BCD工艺中双栅极氧化层的形成方法中，在整个衬底上先形成高压器件的厚栅氧化层，然后将低压器件区域的厚栅氧化层去除，再形成低压器件的薄栅氧化层，在刻蚀的过程中会对裸露的隔离结构(如LOCOS、STI等)造成误刻蚀，导致隔离漏电问题。
本发明实施例的BCD工艺中双栅极氧化层的形成方法中，首先在低压器件区域形成阻挡层；之后以该阻挡层作为保护层，仅在高压器件区域形成高压器件的栅氧化层；然后去除该阻挡层并在整个高压区域和低压区域形成低压器件的栅氧化层。由于本实施例的方法中并不涉及对高压器件或低压器件的栅氧化层的刻蚀工艺，从而避免了对隔离结构造成误刻蚀的可能性，有利于改善整个器件的性能。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图1示出了本发明实施例的BCD工艺中双栅极氧化层的形成方法的流程示意图，包括：
步骤S11，提供半导体衬底，所述半导体衬底包括并列的高压器件区域和低压器件区域；
步骤S12，在所述低压器件区域的半导体衬底上形成阻挡层；
步骤S13，形成高压器件的栅氧化层，所述高压器件的栅氧化层覆盖所述高压器件区域的半导体衬底的表面；
步骤S14，去除所述阻挡层，暴露出所述低压器件区域的表面；
步骤S15，形成低压器件的栅氧化层，覆盖所述高压器件的栅氧化层和低压器件区域的半导体衬底的表面，所述低压器件的栅氧化层的厚度小于高压器件的栅氧化层的厚度。
图2至图9是本发明实施例的BCD工艺中双栅极氧化层的形成方法的各步骤的剖面结构示意图，本实施例中高压器件以60V的LDNMOS和HVPMOS为例，低压器件以3.3V的CMOS器件为例，下面结合图1和图2至图9进行详细说明。
结合图1和图2，执行步骤S11，提供半导体衬底10，所述半导体衬底10包括并列的高压器件区域I和低压器件区域II。半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底，本实施例中采用的是P型掺杂的硅衬底。
本实施例中，半导体衬底10上还形成有外延层11，具体的，外延层11的掺杂类型为P型，当然，在其他具体实施例中也可以不形成所述外延层11，而是直接在半导体衬底10上进行后续的工艺操作。此外，本实施例中在外延层11下方的半导体衬底10中还形成有埋层12，埋层12的掺杂类型为N型。
结合图1和图4至图5，在在所述低压器件区域II的半导体衬底10上形成阻挡层17。下面对该步骤进行具体描述。
首先参考图4，通过离子注入和退火等方法，在高压器件区域I的外延层11中形成高压器件的阱区13，并在高压器件的阱区13中形成HVPMOS的漏极漂移区14。具体的，本实施例中，高压器件的阱区13的掺杂类型为N型，漏极漂移区14的掺杂类型为P型。接下来，在外延层11上形成隔离结构15以作为器件的隔离，隔离结构15可以是场氧化层或浅沟槽隔离结构，本实施例中为场氧化层，其形成方法为局部氧化工艺。然后，在高压器件区域I中LDNMOS的源区部分进行离子注入，在高压器件的阱区13中形成LDNMOS的沟道区16。
之后参考图5，在低压器件区域II的外延层11上依次形成氧化硅缓冲层16和阻挡层17，其中阻挡层17的材料为氮化硅。具体的，氧化硅缓冲层16的形成方法可以是热氧化法，其厚度为
Figure BDA0000073518840000051
至
Figure BDA0000073518840000052
阻挡层17的形成方法可以是化学气相沉积(CVD)，其厚度为
Figure BDA0000073518840000053
之
Figure BDA0000073518840000054
如本领域技术人员所公知的，形成的氧化硅缓冲层16和阻挡层17初始时是覆盖整个外延层11的，之后通过光刻、刻蚀等工艺，将高压器件区域I的氧化硅缓冲层16和阻挡层17刻蚀去除，仅保留低压器件区域II的氧化硅缓冲层16和阻挡层17，如图5所示。
结合图1和图6，执行步骤S13，形成高压器件的栅氧化层18，所述高压器件的栅氧化层18覆盖所述高压器件区域I的半导体衬底10的表面，具体的，在本实施例中，高压器件的栅氧化层18覆盖高压器件区域I的外延层11的表面。
高压器件的栅氧化层18的形成方法可以是热氧化法，其厚度大于
Figure BDA0000073518840000055
由于低压器件区域II的表面形成有阻挡层17，对低压器件区域II的外延层11的表面起到了保护作用，因而在低压器件区域II中并不会形成高压器件的栅氧化层18。与现有技术类似的，高压器件的栅氧化层18也并不会形成在隔离结构15上。
结合图1和图7，执行步骤S14，去除所述阻挡层，暴露出所述低压器件区域II的表面。本实施例中，具体可以使用湿法刻蚀将以上所述的阻挡层位于其下的氧化硅缓冲层去除，从而暴露出低压器件区域II中外延层11的表面。当然，在其他具体实施例中，也可以采用本领域技术人员公知的其他方法将氧化硅缓冲层和阻挡层去除。
结合图1和图8，执行步骤S15，形成低压器件的栅氧化层20，覆盖所述高压器件的栅氧化层18和低压器件区域II的半导体衬底10的表面，所述低压器件的栅氧化层20的厚度小于高压器件的栅氧化层18的厚度。具体的，低压器件的栅氧化层20覆盖了低压器件区域II中半导体衬底10上外延层11的表面。
在形成低压器件的栅氧化层20之前，还可以采用离子注入等方法在低压器件区域II的外延层11中形成低压器件的阱区19，阱区19可以包括P阱和N阱。
低压器件的栅氧化层20的形成方法可以是热氧化法，其厚度为45至
Figure BDA0000073518840000061
需要说明的是，低压器件的栅氧化层20同时覆盖高压器件区域I中的高压器件的栅氧化层18以及低压器件区域II中的外延层11，但是由于二者的厚度差别非常大，因而低压器件的栅氧化层20对高压器件的栅氧化层18的厚度的影响基本上可以忽略，而且为了简化，图8中并未示出覆盖在高压器件的栅氧化层18上的低压器件的栅氧化层20。
至此，本实施例中分别形成了高压器件的栅氧化层18和低压器件的栅氧化层20。而且在形成过程中由于并不涉及对较厚的高压器件的栅氧化层18的刻蚀，因而避免了对隔离结构15的误刻蚀，防止了由误刻蚀造成的隔离漏电，有利于改善整个器件的性能。
之后参考图9，参照LDNMOS以及CMOS工艺，在高压器件区域I中，在高压器件的栅氧化层18上形成高压器件的栅电极21，并在外延层11中形成高压器件的源极和源区和漏区23；在低压器件区域II中，在低压器件的栅氧化层20上形成低压器件的栅电极22，并在外延层11中形成低压器件的源区和漏区24。如本领域技术人员所公知的，高压器件的栅电极21和低压器件的栅电极22的形成过程可以包括：沉积形成多晶硅层，然后对该多晶硅层以及位于多晶硅层下方的高压器件的栅氧化层18、低压器件的栅氧化层20进行刻蚀。高压器件的源区和漏区23、低压器件的源区和漏区24的形成过程可以包括离子注入、退火等。
根据具体器件类型的不同，在高压器件区域I中，LDNMOS的源区和漏区23的掺杂类型为N型，HVPMOS的源区和漏区23的掺杂类型为P型；而在低压器件区域II中，PMOS的源区和漏区24的掺杂类型为P型，而NMOS的源区和漏区24的掺杂类型为N型。
至此，本实施例中完成了LDNMOS、HVPMOS以及CMOS器件的形成过程。当然，在其他具体实施例中，高压器件还可以是本领域技术人员公知的其他高压器件，而低压器件还可以是本领域技术人员公知的其他低压器件。
本文中所提及的高压器件和低压器件是相对的，主要指的是高压器件的驱动电压高于低压器件的驱动电压，高压器件的栅氧化层厚度大于低压器件的栅氧化层厚度，而并不是对器件驱动电压的数值范围以及栅氧化层厚度的数值范围进行限定。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种BCD工艺中双栅极氧化层的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括并列的高压器件区域和低压器件区域；
在所述低压器件区域的半导体衬底上形成阻挡层；
形成高压器件的栅氧化层，所述高压器件的栅氧化层覆盖所述高压器件区域的半导体衬底的表面；
去除所述阻挡层，暴露出所述低压器件区域的表面；
形成低压器件的栅氧化层，覆盖所述高压器件的栅氧化层和低压器件区域的半导体衬底的表面，所述低压器件的栅氧化层的厚度小于高压器件的栅氧化层的厚度。
2.根据权利要求1所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，所述在所述低压器件区域的半导体衬底上形成阻挡层包括：在所述低压器件区域的半导体衬底上形成氮化硅层。
3.根据权利要求2所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，在所形成所述氮化硅层之前还在所述半导体衬底上形成氧化硅缓冲层。
4.根据权利要求2所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，所述在所述低压器件区域的半导体衬底表面上形成阻挡层包括：
在所述半导体衬底上形成氮化硅层；
对所述氮化硅层进行刻蚀，暴露出高压器件区域的表面。
5.根据权利要求1所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，所述阻挡层的厚度为900至
Figure FDA0000073518830000011
所述高压器件的栅氧化层的厚度大于
Figure FDA0000073518830000012
所述低压器件的栅氧化层的厚度为45至
Figure FDA0000073518830000013
6.根据权利要求1所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，在形成所述阻挡层之前还包括：
在所述高压器件区域的半导体衬底中形成高压器件的阱区并在高压器件的阱区中形成漏极漂移区；
对所述半导体衬底上形成隔离结构；
在所述高压器件的阱区中形成高压器件的沟道区。
7.根据权利要求6所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，在形成所述阻挡层之前还包括在所述半导体衬底上形成外延层，所述在所述高压器件区域的半导体衬底中形成高压器件的阱区包括在所述高压器件区域的外延层中形成高压器件的阱区。
8.根据权利要求1所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，在去除所述阻挡层之后，形成低压器件的栅氧化层之前还包括：在所述低压器件区域的半导体衬底中形成低压器件的阱区。
9.根据权利要求8所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，形成所述阻挡层之前还包括在所述半导体衬底上形成外延层，所述在所述低压器件区域的半导体衬底中形成低压器件的阱区包括在所述低压器件区域的外延层中形成低压器件的阱区。
10.根据权利要求1所述的BCD工艺中双栅极氧化层的形成方法，其特征在于，在形成所述低压器件的栅氧化层之后，还包括：
在所述高压器件的栅氧化层上形成高压器件的栅电极，在所述低压器件的栅氧化层上形成低压器件的栅电极；
在所述高压器件区域的半导体衬底中形成高压器件的源区和漏区，在所述低压器件区域的半导体衬底中形成低压器件的源区和漏区。
CN2011101849799A 2011-07-04 2011-07-04 Bcd工艺中双栅极氧化层的形成方法 Pending CN102254806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101849799A CN102254806A (zh) 2011-07-04 2011-07-04 Bcd工艺中双栅极氧化层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101849799A CN102254806A (zh) 2011-07-04 2011-07-04 Bcd工艺中双栅极氧化层的形成方法

Publications (1)

Publication Number Publication Date
CN102254806A true CN102254806A (zh) 2011-11-23

Family

ID=44981982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101849799A Pending CN102254806A (zh) 2011-07-04 2011-07-04 Bcd工艺中双栅极氧化层的形成方法

Country Status (1)

Country Link
CN (1) CN102254806A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610506A (zh) * 2012-03-23 2012-07-25 上海先进半导体制造股份有限公司 Bcd工艺中双栅极氧化层的刻蚀方法
CN107403751A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 局部硅氧化隔离器件的制备方法
CN113764349A (zh) * 2021-09-07 2021-12-07 长江存储科技有限责任公司 半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921947B2 (en) * 2000-12-15 2005-07-26 Renesas Technology Corp. Semiconductor device having recessed isolation insulation film
CN101552228A (zh) * 2008-04-03 2009-10-07 世界先进积体电路股份有限公司 半导体装置的制造方法
US20100201861A1 (en) * 2009-02-10 2010-08-12 Sony Corporation Charge detection device and charge detection method, solid-state imaging device and driving method thereof, and imaging device
CN102104023A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Bcd工艺中的自对准高压cmos制造工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921947B2 (en) * 2000-12-15 2005-07-26 Renesas Technology Corp. Semiconductor device having recessed isolation insulation film
CN101552228A (zh) * 2008-04-03 2009-10-07 世界先进积体电路股份有限公司 半导体装置的制造方法
US20100201861A1 (en) * 2009-02-10 2010-08-12 Sony Corporation Charge detection device and charge detection method, solid-state imaging device and driving method thereof, and imaging device
CN102104023A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Bcd工艺中的自对准高压cmos制造工艺方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610506A (zh) * 2012-03-23 2012-07-25 上海先进半导体制造股份有限公司 Bcd工艺中双栅极氧化层的刻蚀方法
CN107403751A (zh) * 2016-05-20 2017-11-28 中芯国际集成电路制造（天津）有限公司 局部硅氧化隔离器件的制备方法
CN107403751B (zh) * 2016-05-20 2020-08-28 中芯国际集成电路制造（天津）有限公司 局部硅氧化隔离器件的制备方法
CN113764349A (zh) * 2021-09-07 2021-12-07 长江存储科技有限责任公司 半导体器件的制造方法
CN113764349B (zh) * 2021-09-07 2023-09-05 长江存储科技有限责任公司 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US9711639B2 (en) Multiple shielding trench gate FET
US7998821B2 (en) Method of manufacturing complementary metal oxide semiconductor transistor
US10068808B2 (en) Semiconductor device and method for fabricating the same
US8796095B2 (en) Integrated method for forming metal gate FinFET devices
CN105990374B (zh) 集成电路和用于制造晶体管的方法
US8502326B2 (en) Gate dielectric formation for high-voltage MOS devices
US9876032B2 (en) Method of manufacturing a device with MOS transistors
US8546219B2 (en) Reducing performance variation of narrow channel devices
US9484450B2 (en) Integrated channel diode
US9362398B2 (en) Low resistance LDMOS with reduced gate charge
US9111992B2 (en) Semiconductor device including an n-well structure
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
US20090159938A1 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
CN102254806A (zh) Bcd工艺中双栅极氧化层的形成方法
CN100394583C (zh) 应变cmos的集成制作方法
CN102903639A (zh) Mos晶体管、具有应力层的衬底及其形成方法
CN102130058A (zh) Cmos晶体管及其制作方法
US20120261674A1 (en) Semiconductor device and method for forming the same
US20110193174A1 (en) Multiple Silicide Integration Structure and Method
US9041119B2 (en) Forming CMOS with close proximity stressors
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN103943622A (zh) 半导体装置结构及形成cmos集成电路结构的方法
US9059202B2 (en) Metal-oxide-semiconductor (MOS) device and method for fabricating the same
CN103681503A (zh) 半导体器件制造方法
CN102637597A (zh) 垂直pnp制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111123