CN107403751B - 局部硅氧化隔离器件的制备方法 - Google Patents
局部硅氧化隔离器件的制备方法 Download PDFInfo
- Publication number
- CN107403751B CN107403751B CN201610341787.7A CN201610341787A CN107403751B CN 107403751 B CN107403751 B CN 107403751B CN 201610341787 A CN201610341787 A CN 201610341787A CN 107403751 B CN107403751 B CN 107403751B
- Authority
- CN
- China
- Prior art keywords
- substrate
- forming
- deep well
- local silicon
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
本发明揭示了一种局部硅氧化隔离器件的制备方法,包括:提供一衬底;在所述衬底中形成局部硅氧化隔离;在具有所述局部硅氧化隔离的衬底中形成深阱;以及在所述深阱中形成扩散阱。本发明提供的局部硅氧化隔离器件的制备方法,可以有效防止器件漏电。
Description
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种局部硅氧化隔离器件的制备方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的,因此在集成电路制造中必须能够把器件隔离开来,这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离技术是集成电路制造中一项关键技术。
现有技术中形成隔离结构的方法主要有局部氧化硅(Local Oxidation ofSilicon,简称LOCOS)隔离工艺和浅沟槽隔离(Shallow Trench Isolation,简称STI)工艺。在LOCOS隔离工艺中,会在半导体衬底表面沉积一层氮化硅层,然后刻蚀去除部分所述氮化硅层以暴露部分的衬底,对暴露的部分衬底进行氧化以生成局部氧化硅,在被所述氮化硅层所覆盖的所述衬底中形成有源器件,这样,不同的所述有源器件被所述局部氧化硅所隔离。与STI工艺相比,LOCOS隔离工艺形成的起隔离作用的局部氧化硅具有更大的厚度,更好的隔离效果,所以一般被用于高压器件工艺中。
然而,现有技术形成的局部硅氧化隔离器件中,常常出现漏电现象,影响器件的性能。
发明内容
本发明的目的在于,提供一种局部硅氧化隔离器件的制备方法,可以有效防止漏电。
为解决上述技术问题,本发明提供一种局部硅氧化隔离器件的制备方法,包括:
提供一衬底;
在所述衬底中形成局部硅氧化隔离;
在具有所述局部硅氧化隔离的衬底中形成深阱;以及
在所述深阱中形成扩散阱。
进一步的,在所述深阱中形成扩散阱的步骤之后,还包括:
在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层。
进一步的,在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层的步骤之后,形成栅极,所述栅极至少位于所述栅极氧化层上。
进一步的,在所述栅极下方形成有阻挡阱区,所述阻挡阱区位于所述深阱中,所述阻挡阱区的类型与所述栅极两侧的扩散阱的类型相反。
进一步的,在所述衬底中形成局部硅氧化隔离的步骤包括:
在所述衬底上形成第一阻挡层;
在所述第一阻挡层中形成第一开口;
进行第一热氧化工艺,在所述第一开口处形成所述局部硅氧化隔离。
进一步的,在形成所述深阱之后,去除所述第一阻挡层。
进一步的,在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层的步骤包括:
在所述衬底上形成第二阻挡层;
在所述第二阻挡层中形成第二开口,所述第二开口暴露出部分所述衬底的表面;
进行第二热氧化工艺,在所述第二开口处形成所述栅极氧化层。
进一步的,在所述衬底中形成局部硅氧化隔离的步骤和在具有所述局部硅氧化隔离的衬底中形成深阱的步骤之间,还包括:
在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层。
进一步的,在所述深阱中形成扩散阱的步骤之后,形成栅极,所述栅极至少位于所述栅极氧化层上。
进一步的,在所述栅极下方形成有阻挡阱区,所述阻挡阱区位于所述深阱中,所述阻挡阱区的类型与所述栅极两侧的扩散阱的类型相反。
进一步的,在所述衬底中形成局部硅氧化隔离的步骤包括:
在所述衬底上形成第一阻挡层;
在所述第一阻挡层中形成第一开口;
进行第一热氧化工艺,在所述第一开口处形成所述局部硅氧化隔离。
进一步的,在形成栅极氧化层之前,去除所述第一阻挡层。
进一步的,在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层的步骤包括:
在所述衬底上形成第二阻挡层;
在所述第二阻挡层中形成第二开口,所述第二开口暴露出部分所述衬底的表面;
进行第二热氧化工艺,在所述第二开口处形成所述栅极氧化层。
进一步的,在形成深阱之后,在形成所述扩散阱之前,去除所述第二阻挡层。
进一步的,在具有所述局部硅氧化隔离的衬底中形成深阱的步骤包括:
在具有所述局部硅氧化隔离的衬底中形成N型深阱;
在所述N型深阱中形成P型深阱,至少部分所述扩散阱位于所述P型深阱中。
进一步的,所述扩散阱包括N型扩散阱和P型扩散阱。
进一步的,在所述深阱中形成扩散阱步骤之前,进行退火工艺。
进一步的,所述衬底为硅衬底。
所述深阱的注入元素为磷元素。
与现有技术相比,本发明提供的局部硅氧化隔离器件的制备方法具有以下优点:
在本发明提供的局部硅氧化隔离器件的制备方法中,在所述衬底中形成局部硅氧化隔离之后,再在具有所述局部硅氧化隔离的衬底中形成深阱,由于所述局部硅氧化隔离在制备所述深阱之前形成,可以有效地避免在制备所述深阱时注入元素(例如磷元素)从所述局部硅氧化隔离析出,从而避免注入元素(例如磷元素)在所述衬底与所述局部硅氧化隔离的接触面富积,防止在所述衬底的表面漏电。
附图说明
图1为本发明中第一实施例局部硅氧化隔离器件的制备方法的流程图;
图2-图11为本发明第一实施例的局部硅氧化隔离器件的制备方法在制备过程中的结构示意图;
图12-图18为本发明第二实施例的局部硅氧化隔离器件的制备方法在制备过程中的结构示意图。
具体实施方式
现有技术中的局部硅氧化隔离器件容易在衬底的表面(特别是衬底与局部硅氧化隔离的接触面)漏电,发明人对现有技术研究发现,N型注入一般采用磷元素注入,磷元素在固体氧化物中的溶解度小于在固体硅中的溶解度。如果按照先形成深阱再形成局部硅氧化隔离的步骤(即先在衬底中注入形成磷元素的深阱,进行退火后,再在所述衬底中形成局部硅氧化隔离),退火工艺并不能有效地将磷元素固定在衬底中,在形成局部硅氧化隔离时,由于磷元素在硅氧化物中的溶解度低,在氧化物形成的过程中,多余的磷元素会从氧化物中被推出来,造成衬底中的磷元素富积在与局部硅氧化隔离的接触面,从而造成漏电,器件的崩溃电压不达标。
发明人深入研究发现,如果先在所述衬底中形成局部硅氧化隔离,再在衬底中注入形成深阱,则在高温形成局部硅氧化隔离时,衬底中没有注入元素(例如磷元素),不会使得注入元素(例如磷元素)在衬底的表面富积,之后形成的深阱中,注入元素(例如磷元素)的分布均匀。
根据上述研究,发明人提出本发明,本发明的核心思想在于,提供一种局部硅氧化隔离器件的制备方法,如图1所示,包括:
步骤S11、提供一衬底;
步骤S12、在所述衬底中形成局部硅氧化隔离;
步骤S13、在具有所述局部硅氧化隔离的衬底中形成深阱;以及
步骤S14、在所述深阱中形成扩散阱。
由于所述局部硅氧化隔离在制备所述深阱之前形成,可以有效地避免在制备所述深阱时,注入元素(例如磷元素)从所述局部硅氧化隔离析出,从而避免注入元素(例如磷元素)在所述衬底与所述局部硅氧化隔离的接触面富积,防止在所述衬底的表面漏电。
发明人进一步研究发现,如果形成深阱的步骤在形成栅极氧化层的步骤之前,则形成栅极氧化层时还有可能造成注入元素(例如磷元素)向栅极氧化层析出。如果在形成深阱的步骤之前,先在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层,则在高温形成栅极氧化层时,衬底中没有注入元素(例如磷元素),不会使得注入元素(例如磷元素)在衬底的表面富积,之后形成的深阱中,可以进一步提高注入元素(例如磷元素)分布的均匀性。
下面将结合示意图对本发明的局部硅氧化隔离器件的制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
以下列举所述局部硅氧化隔离器件的制备方法的几个实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
第一实施例
请参阅图2-图11具体说明本发明的第一实施例,其中,图2-图11为本发明第一实施例的局部硅氧化隔离器件的制备方法在制备过程中的结构示意图。
首先进行步骤S11,如图2所示,提供一衬底100,在本实施例中,所述衬底100为硅衬底,即所述衬底100的材料为硅,例如所述衬底100为单晶硅或绝缘体上硅等等。
然后进行步骤S12,在所述衬底100中形成局部硅氧化隔离。较佳的,所述步骤S12包括子步骤S121~子步骤S123:
子步骤S121,如图2所示,在所述衬底100上形成第一阻挡层101,所述第一阻挡层101的材料可以为氮化硅等等,一般的,在所述衬底100和第一阻挡层101之间还会形成一氧化层,此为本领域的技术人员可以理解的,在图2中未画出;
子步骤S122,继续参考图2,在所述第一阻挡层101中形成第一开口101A,所述第一开口101A定义出局部硅氧化隔离的位置,同时定义出有源区的位置;
子步骤S123,进行第一热氧化工艺,如图3所示,在所述第一开口101A处的衬底100被氧化,从而形成所述局部硅氧化隔离110。
在步骤S12中,由于所述衬底100中并不存在注入元素,第一热氧化工艺的高温并不会对注入元素的分布产生影响。
接着进行步骤S13,如图4所示,在具有所述局部硅氧化隔离110的衬底100中形成深阱。在本实施例中,所述局部硅氧化隔离器件为高压器件,所以,需要将整个衬底100进行离子注入形成N型深阱102,从而将所述衬底100变为N型衬底。并且在需要反型的地方注入P型元素,如图5所示,在所述N型深阱102中形成P型深阱103。其中,所述N型深阱的注入元素为磷元素。在步骤S13中,剩余的所述第一阻挡层101可以继续作为离子注入的阻挡层,剩余的所述第一阻挡层101和所述局部硅氧化隔离110可以保护所述衬底100的表面不受离子注入的损伤。
随后,进行退火工艺将注入的元素固定在所述衬底100中,并去除所述第一阻挡层101,如图6所示。
接着进行步骤S14,在所述N型深阱102中形成扩散阱,在本实施例中,由于设置有所述P型深阱103,所以至少部分所述扩散阱位于所述P型深阱中。如图7所示,所述扩散阱包括N型扩散阱105和P型扩散阱104,所述N型扩散阱105和P型扩散阱104的位置根据需要进行设置,在此不做具体限制。较佳的,为了避免漏电,所述衬底100中还形成有阻挡阱区106,所述阻挡阱区106位于所述N型深阱102中。在本发明的其它实施例中,所述衬底100中还可以不设置阻挡阱区106,以减小阈值电压。
之后,在所述局部硅氧化隔离110以外的衬底100的表面形成栅极氧化层,具体包括以下步骤:
如图8所示,在所述衬底100上形成第二阻挡层111,所述第二阻挡层111的材料可以为氮化硅等等,一般的,在所述衬底100和第二阻挡层111之间还会形成一氧化层,此为本领域的技术人员可以理解的,在图8中未画出;
继续参考图8,在所述第二阻挡层111中形成第二开口111A,所述第二开口111A暴露出部分所述衬底100的表面,所述第二开口111A定义出所述栅极氧化层的位置;
如图9所示,进行第二热氧化工艺,所述第二开口111A处的所述衬底100被氧化,形成所述栅极氧化层120。
如图10所示,去除所述第二阻挡层111。之后,如图11所示,形成栅极130,所述栅极130至少位于所述栅极氧化层120上。所述栅极130下方形成有阻挡阱区106,所述阻挡阱区106的类型与所述栅极130两侧的扩散阱105的类型相反,即在本实施例中,所述阻挡阱区106的类型为P型,所述阻挡阱区106可以有效的防止漏电。
接着进行后续工艺,形成栅极侧墙、浅掺杂区107、108等等。在本实施例中,所述浅掺杂区107为P型,所述浅掺杂区108为N型。
在本实施例中,由于所述局部硅氧化隔离在制备所述N型深阱之前形成,可以有效地避免在制备所述N型深阱102时,注入元素(例如磷元素)从所述局部硅氧化隔离110析出,从而避免注入元素(例如磷元素)富积在所述衬底100与所述局部硅氧化隔离110的接触面,防止在所述衬底100的表面漏电。
第二实施例
为了避免形成栅极氧化层时造成注入元素(例如磷元素)向栅极氧化层析出,进一步提高注入元素(例如磷元素)分布的均匀性,发明人提出了本实施例,即在形成深阱的步骤之前,先在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层,则在高温形成栅极氧化层时,衬底中没有注入元素(例如磷元素),不会使得注入元素(例如磷元素)在衬底的表面富积,之后形成的深阱中。
以下请参阅图12-图18具体说明本发明第二实施例,其中,图12-图18为本发明第二实施例的局部硅氧化隔离器件的制备方法在制备过程中的结构示意图。在图12-图18中,参考标号表示与图2-图11相同的表述与第一实施方式相同的结构。
第二实施例的步骤S11和步骤S12和第一实施例的步骤S11和步骤S12相同,在此不做赘述。在本实施例中,在步骤S12之后,在形成栅极氧化层之前,去除所述第一阻挡层101,如图12所示,之后,在所述局部硅氧化隔离110以外的衬底100的表面形成栅极氧化层具体包括以下子步骤:
如图13所示,在所述衬底100上形成第二阻挡层111,所述第二阻挡层111的材料可以为氮化硅等等,一般的,在所述衬底100和第二阻挡层111之间还会形成一氧化层,此为本领域的技术人员可以理解的,在图13中未画出;
继续参考图13,在所述第二阻挡层111中形成第二开口111A,所述第二开口111A暴露出部分所述衬底100的表面,所述第二开口111A定义出所述栅极氧化层的位置;
如图14所示,进行第二热氧化工艺,所述第二开口111A处的所述衬底100被氧化,形成所述栅极氧化层120。
在形成所述栅极氧化层120的步骤中,由于所述衬底100中并不存在注入元素,第二热氧化工艺的高温并不会对注入元素的分布产生影响。
接着进行步骤S13,如图15所示,在具有所述局部硅氧化隔离110的衬底100中形成N型深阱102。在本实施例中,所述局部硅氧化隔离器件为高压器件,所以,需要将整个衬底100进行离子注入形成N型深阱102,从而将所述衬底100变为N型衬底。并且在需要反型的地方注入P型元素,如图16所示,在所述N型深阱102中形成P型深阱103。其中,所述N型深阱的注入元素为磷元素。在步骤S13中,剩余的所述第二阻挡层111可以继续作为离子注入的阻挡层,剩余的所述第二阻挡层111和所述局部硅氧化隔离110可以保护所述衬底100的表面不受离子注入的损伤。
随后,进行退火工艺将注入的元素固定在所述衬底100中,并去除所述第二阻挡层111,如图17所示。
接着进行步骤S14,在所述N型深阱102中形成扩散阱,在本实施例中,由于设置有所述P型深阱103,所以至少部分所述扩散阱位于所述P型深阱中。如图18所示,所述扩散阱包括N型扩散阱105和P型扩散阱104,所述N型扩散阱105和P型扩散阱104的位置根据需要进行设置,在此不做具体限制。较佳的,为了避免漏电,所述衬底100中还形成有阻挡阱区106,所述阻挡阱区106位于所述N型深阱102中。在本发明的其它实施例中,所述衬底100中还可以不设置阻挡阱区106,以减小阈值电压。
之后,形成栅极130、栅极侧墙、浅掺杂区107、108等等。根据本发明的上述描述,此为本领域的普通技术人员可以理解,在此不做醉书。
在本实施例中,由于所述局部硅氧化隔离在制备所述N型深阱之前形成,可以有效地避免在制备所述N型深阱102时,注入元素(例如磷元素)从所述局部硅氧化隔离110析出,从而避免注入元素(例如磷元素)富积在所述衬底100与所述局部硅氧化隔离110的接触面,防止在所述衬底100的表面漏电。
并且,在本实施例中,在形成N型深阱102的步骤之前,先在所述局部硅氧化隔离110以外的衬底100的表面形成栅极氧化层120,则在高温形成栅极氧化层120时,所述衬底100中没有注入元素(例如磷元素),不会使得注入元素(例如磷元素)在所述衬底的表面富积,之后形成的N型深阱102中,可以进一步提高注入元素(例如磷元素)分布的均匀性。
本发明的较佳实施例如上所述,本发明的上述实施例是针对局部硅氧化隔离器件中,在硅衬底中注入的磷元素会在硅衬底表面富积的问题,在本发明的其它实施例中,也可将本发明用于其它的元素的注入工艺中,只要其它元素也会有在其它衬底中的固溶度高于在氧化物中的固溶度,亦在本发明的思想范围之内。其具体实施步骤与思路和本发明的上述实施例相似,在本发明实施例的启示下,这一应用的延伸对本领域普通技术人员而言是易于理解和实现的,在此不再赘述。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种局部硅氧化隔离器件的制备方法,其特征在于,包括:
提供一衬底;
在所述衬底中形成局部硅氧化隔离;
在具有所述局部硅氧化隔离的衬底中形成深阱,所述深阱包括形成于整个所述衬底中的N型深阱以及形成于所述N型深阱中的P型深阱;以及
在所述深阱中形成扩散阱,以形成局部硅氧化隔离器件,所述局部硅氧化隔离器件为高压器件;
在所述衬底中形成局部硅氧化隔离的步骤和在具有所述局部硅氧化隔离的衬底中形成深阱的步骤之间,还包括:在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层;所述栅极氧化层的侧壁与所述局部硅氧化隔离的侧壁接触,且部分的所述扩散阱位于所述局部硅氧化隔离和所述栅极氧化层的下方的衬底中。
2.如权利要求1所述的局部硅氧化隔离器件的制备方法,其特征在于,在所述深阱中形成扩散阱的步骤之后,形成栅极,所述栅极至少位于所述栅极氧化层上。
3.如权利要求2所述的局部硅氧化隔离器件的制备方法,其特征在于,在所述栅极下方形成有阻挡阱区,所述阻挡阱区位于所述深阱中,所述阻挡阱区的类型与所述栅极两侧的扩散阱的类型相反。
4.如权利要求2所述的局部硅氧化隔离器件的制备方法,其特征在于,在所述衬底中形成局部硅氧化隔离的步骤包括:
在所述衬底上形成第一阻挡层;
在所述第一阻挡层中形成第一开口;
进行第一热氧化工艺,在所述第一开口处形成所述局部硅氧化隔离。
5.如权利要求4所述的局部硅氧化隔离器件的制备方法,其特征在于,在形成栅极氧化层之前,去除所述第一阻挡层。
6.如权利要求2所述的局部硅氧化隔离器件的制备方法,其特征在于,在所述局部硅氧化隔离以外的部分衬底的表面形成栅极氧化层的步骤包括:
在所述衬底上形成第二阻挡层;
在所述第二阻挡层中形成第二开口,所述第二开口暴露出部分所述衬底的表面;
进行第二热氧化工艺,在所述第二开口处形成所述栅极氧化层。
7.如权利要求6所述的局部硅氧化隔离器件的制备方法,其特征在于,在形成深阱之后,在形成所述扩散阱之前,去除所述第二阻挡层。
8.如权利要求1至7中任意一项所述的局部硅氧化隔离器件的制备方法,其特征在于,在具有所述局部硅氧化隔离的衬底中形成深阱的步骤包括:
在具有所述局部硅氧化隔离的衬底中形成N型深阱;
在所述N型深阱中形成P型深阱,至少部分所述扩散阱位于所述P型深阱中。
9.如权利要求8所述的局部硅氧化隔离器件的制备方法,其特征在于,所述扩散阱包括N型扩散阱和P型扩散阱。
10.如权利要求1或7所述的局部硅氧化隔离器件的制备方法,其特征在于,在所述深阱中形成扩散阱步骤之前,进行退火工艺。
11.如权利要求1或7所述的局部硅氧化隔离器件的制备方法,其特征在于,所述衬底为硅衬底。
12.如权利要求1或7所述的局部硅氧化隔离器件的制备方法,其特征在于,所述深阱的注入元素包括磷元素。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610341787.7A CN107403751B (zh) | 2016-05-20 | 2016-05-20 | 局部硅氧化隔离器件的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610341787.7A CN107403751B (zh) | 2016-05-20 | 2016-05-20 | 局部硅氧化隔离器件的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107403751A CN107403751A (zh) | 2017-11-28 |
CN107403751B true CN107403751B (zh) | 2020-08-28 |
Family
ID=60389370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610341787.7A Active CN107403751B (zh) | 2016-05-20 | 2016-05-20 | 局部硅氧化隔离器件的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107403751B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102184871A (zh) * | 2011-05-31 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
CN102254806A (zh) * | 2011-07-04 | 2011-11-23 | 上海先进半导体制造股份有限公司 | Bcd工艺中双栅极氧化层的形成方法 |
CN104681608A (zh) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 一种高隔离性的n型LDMOS器件及其制造方法 |
-
2016
- 2016-05-20 CN CN201610341787.7A patent/CN107403751B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102184871A (zh) * | 2011-05-31 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 |
CN102254806A (zh) * | 2011-07-04 | 2011-11-23 | 上海先进半导体制造股份有限公司 | Bcd工艺中双栅极氧化层的形成方法 |
CN104681608A (zh) * | 2013-12-03 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 一种高隔离性的n型LDMOS器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107403751A (zh) | 2017-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040021197A1 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween | |
KR100233286B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR0152909B1 (ko) | 반도체장치의 격리구조의 제조방법 | |
CN107403751B (zh) | 局部硅氧化隔离器件的制备方法 | |
KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
KR100386446B1 (ko) | 반도체장치의소자격리막형성방법 | |
US7172942B2 (en) | Method for manufacturing semiconductor elemental device | |
KR0179805B1 (ko) | 반도체 소자 제조방법 | |
KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20050069529A (ko) | 반도체 소자 형성 방법 | |
KR100906940B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100998958B1 (ko) | 고전압 반도체 소자 및 그의 제조 방법 | |
JPH04137730A (ja) | 半導体装置の製造方法 | |
KR101099564B1 (ko) | 바이폴라 접합 트랜지스터 및 그의 제조방법 | |
KR101077057B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 | |
KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
KR0162145B1 (ko) | 반도체 장치의 소자 분리 방법 | |
KR101030296B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성 방법 | |
KR100567032B1 (ko) | 이온 주입법을 이용한 소자 분리 방법 | |
JPH04239777A (ja) | 半導体装置の製造方法 | |
KR100444315B1 (ko) | 반도체소자의소자분리막형성방법 | |
KR20000004535A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100772115B1 (ko) | 모스펫 소자의 제조방법 | |
KR19980028823A (ko) | 반도체 소자의 격리층 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |