KR20050069529A - 반도체 소자 형성 방법 - Google Patents

반도체 소자 형성 방법 Download PDF

Info

Publication number
KR20050069529A
KR20050069529A KR1020030101671A KR20030101671A KR20050069529A KR 20050069529 A KR20050069529 A KR 20050069529A KR 1020030101671 A KR1020030101671 A KR 1020030101671A KR 20030101671 A KR20030101671 A KR 20030101671A KR 20050069529 A KR20050069529 A KR 20050069529A
Authority
KR
South Korea
Prior art keywords
forming
substrate
source
heat treatment
ion implantation
Prior art date
Application number
KR1020030101671A
Other languages
English (en)
Other versions
KR100567752B1 (ko
Inventor
신현수
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101671A priority Critical patent/KR100567752B1/ko
Priority to US11/026,714 priority patent/US7338870B2/en
Publication of KR20050069529A publication Critical patent/KR20050069529A/ko
Application granted granted Critical
Publication of KR100567752B1 publication Critical patent/KR100567752B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 제조 공정 중 플라즈마을 이용한 여러 공정은 기판에 많은 데미지를 입히게 되는데 이러한 데미지를 수소 열처리로 해소하는 반도체 소자 형성 방법에 관한 것이다.
본 발명의 반도체 소자 형성 방법은 기판상에 STI를 형성하는 단계; 상기 기판상에 게이트 및 스페이서 구조를 형성하는 단계; 상기 기판상에 소오스/드레인 이온 주입과 수소 열처리를 하는 단계; 및 상기 기판을 열처리하여 소오스/드레인의 불순물을 확산 및 정렬하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 형성 방법은 게이트 스페이서를 형성한 후, 수소 열처리함으로써, 트랜지스터의 게이트 에지부와 필드 에지부에 발생하는 누설을 억제할 수 있는 효과가 있다.

Description

반도체 소자 형성 방법{Method for fabricating semiconductor device}
본 발명은 반도체 소자 형성 방법에 관한 것으로, 보다 자세하게는 기판상에 STI(Shallow Trench Isolation, 이하 STI)을 형성하고, 게이트 및 게이트 스페이서를 형성한 후, 수소 열처리를 통해 반도체 제조 공정 중에 발생한 데미지를 해결하는 반도체 제조 방법에 관한 것이다.
종래에는, 일반적으로 반도체 소자를 분리하는 방법으로는 선택적 산화법으로 질화막을 이용하는 LOCOS(local oxidation of silicon, 이하 LOCOS) 소자 분리 방법이 이용되어 왔다. LOCOS 소자 분리 방법은 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다. 그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 차지하는 면적이 크기 때문에 소자의 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생하게 된다.
상기와 같은 문제점을 극복하기 위해 LOCOS 소자 분리 방법을 대체하는 기술로서 트렌치 소자 분리(shallow trench isolation, 이하 STI)가 있다. 트렌치 소자 분리에서는 실리콘웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 소자의 미세화에 유리하다. 현재 적용되는 STI 공정은 반도체 기판을 건식 식각하여 트렌치를 형성한 후 건식식각으로 인한 손상(damage)을 큐어링(curing)한 후, 계면 특성 및 활성영역과 소자격리영역의 모서리 라운딩 특성을 향상시키기 위해 트렌치 내부를 열산화하여 산화막을 형성하는 공정을 진행한다. 이후 산화막이 형성된 트렌치를 메우도록 반도체 기판전면에 절연막을 두껍게 증착하고 화학적 기계적 연마(chemical mechanical polishing)를 진행하여 반도체 기판을 평탄화한다. 그리고 게이트 라인을 형성하게 되면서 도1과 같이 필드(field) 지역(11)과 모트(moat) 지역(12)의 단차에 의해 여러 가지 문제들을 유발하게 된다. 필드 지역과 모트 지역의 사이 지역(13)의 폴리 잔류물(poly residue)에 의한 누설 전류(leakage current)가 발생하게 되고, 필드 지역에 보이드(void)(14) 형성 시 그 내부로 폴리가 침투하게 되어 누설 전류(leakage current)를 유발하게 되고, 도1과는 반대로 필드 지역과 모트 지역의 단차가 역전 될 경우에는 폴리 에칭 시 먼저 오픈(open)되는 지역에 모트 핏(moat pit)이 발생하게 되고, 콘택 패턴 미스-얼라인(contact pattern mis-align)시 필드 지역의 옥사이드(15) 손실(oxide loss)이 발생하여 리키지 페일(leakage fail)이 발생한다. 그밖에 더 중요한 문제는 필드 지역과 모트 지역의 단차에 의한 패턴과 에칭 공정 시 CD(critical dimension) 제어에 많은 어려움이 발생하게 된다.
그러나, 상기와 같은 종래의 반도체 소자 형성 방법은 STI 플라즈마 식각 스페이스 플라즈마 식각 및 소오스/드레인 이온 주입 공정에 의해 게이트 에지부 및 필드 에지부에 손상을 입히는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 소오스/드레인 이온 주입 공정 전, 후 또는 전/후에 수소 열처리 공정을 진행하여 트랜지스터의 게이트 에지부와 필드 에지부에 발생하는 누설을 억제할 수 있는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판상에 STI를 형성하는 단계; 상기 기판상에 게이트 및 스페이서 구조를 형성하는 단계; 상기 기판상에 소오스/드레인 이온 주입과 수소 열처리를 하는 단계; 및 상기 기판을 열처리하여 소오스/드레인의 불순물을 확산 및 정렬하는 단계를 포함하여 이루어진 반도체 소자 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2b는 본 발명에 의한 반도체 소자 형성 방법의 단면도 및 플로우 차트이다.
먼저, 도 2a는 본 발명에 의한 반도체 소자 형성 방법의 단면도이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(21)상에 절연막으로 매립된 STI(22)를 형성하고, 게이트(23) 및 스페이서(24)를 형성한 후 불순물 이온 주입 공정으로 소오스/드레인 영역(25)을 형성한다. 그리고 상기 불순물 이온 주입 공정에 의해 주입된 불순물을 열처리하여 확산 및 정렬시킨다. 상기와 같은 방법으로 반도체 소자를 형성하게 되면 상기 스페이서를 형성하기 위한 플라즈마 식각 및 소오스/드레인 이온 주입과 같은 플라즈마에 의해 기판은 데미지를 입게 된다. 이때 특히 게이트 에지부와 STI의 에지부가 가장 많은 손상을 입게 되고 이로 인해 누설 전류가 발생하게 된다. 따라서 이러한 플라즈마 손상을 막기 위해 수소 열처리 공정을 소오스/드레인 이온 주입 공정의 전에 실시하거나, 소오스/드레인 이온 주입 공정의 후에 실시하거나 소오스/드레인 이온 주입 공정의 전후 두번을 실시하여 플라즈마 손상을 회복시켜 누설 전류를 억제한다. 이때 상기 수소 열처리 공정의 조건은 600 내지 800도의 공정 온도, 5 내지 30초의 공정 시간 및 0.1 내지 100slm의 수소 가스량(gas rate)이다.
다음, 도 2b는 본 발명에 의한 반도체 소자 형성 방법의 플로우 차트이다. 도에서 보는 바와 같이 상기 서술한 공정을 간단한 플로우 차트로 나타낸 것으로, 기판상에 STI를 형성(31)하는 단계, 게이트 및 스페이서를 형성(32)하는 단계, 소오스/드레인 이온 주입공정을 먼저 실시하고 수소 열처리 공정을 하거나, 수소 열처리 공정을 먼저 실시하고 소오스/드레인 이온 주입공정을 하거나, 수소 열처리 공정을 먼저 실시하고 소오스/드레인 이온 주입 공정을 실시하고 다시 수소 열처리 공정을 실시하는 소오스/드레인 이온 주입 및 수소 열처리 공정(33)을 실시하는 단계 및 소오스/드레인 이온 주입 공정으로 주입된 불순물을 확산 및 정렬시키는 소오스/드레인 열처리 공정(34)을 나타낸다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자 형성 방법은 소오스/드레인 이온 주입 공정 전, 후 또는 전/후에 수소 열처리 공정을 진행하여 트랜지스터의 게이트 에지부와 필드 에지부에 발생하는 누설을 억제할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 반도체 소자 형성 방법의 단면도.
도 2a 내지 도 2b는 본 발명에 의한 반도체 소자 형성 방법의 단면도 및 플로우 차트.

Claims (5)

  1. 반도체 소자 형성 방법에 있어서,
    기판상에 STI를 형성하는 단계;
    상기 기판상에 게이트 및 스페이서 구조를 형성하는 단계;
    상기 기판상에 소오스/드레인 이온 주입과 수소 열처리를 하는 단계; 및
    상기 기판을 열처리하여 소오스/드레인의 불순물을 확산 및 정렬하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자 형성 방법.
  2. 제 1항에 있어서,
    상기 수소 열처리 공정 조건은 600 내지 800도의 공정 온도, 5 내지 30초의 공정 시간 및 0.1 내지 100slm의 수소 가스량임을 특징으로 하는 반도체 소자 형성 방법.
  3. 제 1항에 있어서,
    상기 소오스/드레인 이온 주입 공정을 먼저 실시하고 수소 열처리 공정을 나중에 실시하는 것을 특징으로 하는 반도체 소자 형성 방법.
  4. 제 1항에 있어서,
    상기 수소 열처리 공정을 먼저 실시하고 소오스/드레인 이온 주입 공정을 나중에 실시하는 것을 특징으로 하는 반도체 소자 형성 방법.
  5. 제 1항에 있어서,
    상기 수소 열처리 공정을 먼저 실시한 후 소오스/드레인 이온 주입 공정을 실시하고 수소 열처리 공정을 다시 한 번 더 실시하는 것을 특징으로 하는 반도체 소자 형성 방법.
KR1020030101671A 2003-12-31 2003-12-31 반도체 소자 형성 방법 KR100567752B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030101671A KR100567752B1 (ko) 2003-12-31 2003-12-31 반도체 소자 형성 방법
US11/026,714 US7338870B2 (en) 2003-12-31 2004-12-30 Methods of fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101671A KR100567752B1 (ko) 2003-12-31 2003-12-31 반도체 소자 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069529A true KR20050069529A (ko) 2005-07-05
KR100567752B1 KR100567752B1 (ko) 2006-04-05

Family

ID=34698895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101671A KR100567752B1 (ko) 2003-12-31 2003-12-31 반도체 소자 형성 방법

Country Status (2)

Country Link
US (1) US7338870B2 (ko)
KR (1) KR100567752B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4737789B2 (ja) * 1999-06-18 2011-08-03 株式会社東芝 半導体装置
US6274420B1 (en) 2000-02-23 2001-08-14 Advanced Micro Devices, Inc. Sti (shallow trench isolation) structures for minimizing leakage current through drain and source silicides
KR100490293B1 (ko) 2000-12-08 2005-05-17 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR20030002519A (ko) 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체소자의 트랜지스터 형성방법
KR100434697B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6696349B2 (en) 2001-11-13 2004-02-24 Infineon Technologies Richmond Lp STI leakage reduction
JP2004095639A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture

Also Published As

Publication number Publication date
US7338870B2 (en) 2008-03-04
US20050142776A1 (en) 2005-06-30
KR100567752B1 (ko) 2006-04-05

Similar Documents

Publication Publication Date Title
KR20030020472A (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
JPH0279445A (ja) 素子分離領域の形成方法
KR100327736B1 (ko) 반도체장치의 제조방법
KR100510379B1 (ko) 트렌치 소자 분리 형성 방법
KR100567752B1 (ko) 반도체 소자 형성 방법
KR100579850B1 (ko) 모스 전계효과 트랜지스터의 제조 방법
KR20030001941A (ko) 반도체소자의 제조방법
KR100710191B1 (ko) 반도체 소자의 제조 방법
KR100325596B1 (ko) 비소이온주입후실리콘웨이퍼의결정결함형성억제방법
KR100673100B1 (ko) 반도체소자의 소자분리방법
KR100444609B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR100414742B1 (ko) 반도체소자의소자분리절연막형성방법
KR20000004535A (ko) 반도체소자의 소자분리절연막 형성방법
KR100400918B1 (ko) 반도체소자의 제조방법
KR100348305B1 (ko) 반도체소자의 격리막 형성방법
JP2003332413A (ja) 半導体素子分離層および絶縁ゲートトランジスタの形成方法
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR20000050587A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20000003574A (ko) 반도체소자의 소자분리절연막 형성방법
KR20010056796A (ko) 비씨-에스오아이 소자의 제조방법
KR20040003769A (ko) 반도체 소자의 소자분리막 형성방법
KR20050001533A (ko) 반도체 소자의 트렌치형 소자 분리막 형성 방법
KR20030058644A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee