KR100490293B1 - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100490293B1 KR100490293B1 KR10-2000-0074643A KR20000074643A KR100490293B1 KR 100490293 B1 KR100490293 B1 KR 100490293B1 KR 20000074643 A KR20000074643 A KR 20000074643A KR 100490293 B1 KR100490293 B1 KR 100490293B1
- Authority
- KR
- South Korea
- Prior art keywords
- flash memory
- thermal oxidation
- rapid thermal
- manufacturing
- oxidation process
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 62
- 230000008569 process Effects 0.000 claims abstract description 59
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 230000014759 maintenance of location Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims 1
- 238000010405 reoxidation reaction Methods 0.000 abstract description 20
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 플래쉬 메모리 셀의 스택 게이트 구조를 형성한 후 터널 산화막 및 반도체 기판의 손상을 보상하고 전하 유지 특성을 향상시키기 위한 재산화 공정을 급속 열산화 공정으로 실시함으로써 유전체막 스마일링 현상을 억제하여 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.
Description
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 플래쉬 메모리 셀의 스택 게이트 구조를 형성한 후 터널 산화막 및 반도체 기판의 손상을 보상하고 전하 유지 특성을 향상시키기 위한 재산화 공정을 급속 열산화 공정으로 실시함으로써 유전체막 스마일링 현상을 억제하여 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
플래쉬 메모리 셀은 플로팅 게이트와 콘트롤 게이트의 적층 게이트를 구조를 갖는데, 일반적인 플래쉬 메모리 셀의 제조 공정을 설명하면 다음과 같다.
반도체 기판 상부에 터널 산화막 및 제 1 폴리실리콘막을 형성한 후 이들이 소정 영역을 식각한다. 전체 구조 상부에 하부 산화막, 질화막 및 상부 산화막으로 이루어진 유전체막, 제 2 폴리실리콘막, 텅스텐 실리사이드막 및 절연막을 형성한 후 이들 막과 상기 제 1 폴리실리콘막 및 터널 산화막을 순차적으로 식각하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성한다. 그리고, 불순물 이온 주입 공정을 실시하여 소오스 및 드레인 영역을 형성한다.
상기와 같은 공정에서 스택 게이트를 형성한 후 재산화(reoxidation) 공정을 실시하는데, 재산화 공정은 건식 열공정으로 실시한다. 이 재산화 공정은 스택 게이트를 형성하기 위한 식각 공정에서 터널 산화막의 측면 손상을 보상하고, 플라즈마 식각에 의한 반도체 기판의 손상을 보상하며, 후속 공정인 소오스 및 드레인 영역을 형성하기 위한 이온 주입 공정을 실시할 때 반도체 기판의 손상을 어느 정도 완화시키는 장벽 역할을 한다. 또한, 재산화 공정은 플래쉬 메모리 소자의 고유 특성중 하나인 전하 유지(charge retention) 특성을 향상시키기 위해 실시한다. 재산화 공정 뿐만 아니라 전하 유지 특성을 향상시키기 위해서는 이후 소오스 및 드레인 영역의 열처리 공정을 실시한다. 이러한 재산화 공정시 측면이 산화되면서 최종적으로 네가티브 프로파일을 갖게 된다. 재산화 공정에 의해 텅스텐 실리사이드막의 Rs가 증가되며, 또한 유전체막으로 산화되면서 발생되는 측면의 유전체막 두께 변화(유전체막 스마일링(smiling) 현상)에 의해 셀비(cell ratio)가 감소된다. 이는 유전체막 캐패시턴스 값을 저하시켜 소자의 전기적인 특성을 악화시키는 원인이 된다. 즉, 프로그램 및 소거 특성을 비롯하여 전하 유지 특성 및 신뢰성이 저하된다.
[표 1]은 기존의 재산화와 소오스 및 드레인 영역의 열처리 공정을 실시한 후 발생하는 유전체막 스마일링 현상에 의한 두께 변화를 나타낸 것이다. 재산화 공정은 100Å 타겟으로 산소 분위기에서 고온 열처리 조건으로 진행되었으며, 소오스 및 드레인의 열처리 공정은 50Å 타겟으로 같은 조건에서 진행되었다. 비정질 성장 상태에서는 유전체막 두께가 일정하지만, 후속 공정을 진행함에 따라 부분에 따라 두께가 크게 달라진다. 특히, 중앙 부분보다 가장자리 부분에서 두께가 증가한다. 뿐만 아니라 터널 산화막도 중앙 부분에 비해 가장자리 부분에서 두께가 크게 증가한다. 이런 현상들은 소자의 신뢰성 및 전기적 특성을 열화시킨다.
| 비정질 성장 | 재산화 100Å소오스 및 드레인 열처리 50Å | |||
| 층 두께(Å) | A | B | C | |
| 터널 산화막 | 79.0 | 148.0 | 86.0 | 105.0 |
| 제 1 폴리실리콘막 | 611.0 | 610.0 | ||
| 하부 산화막 | 41.0 | 129.0 | 126.0 | 93.0 |
| 질화막 | 58.0 | 57.0 | 50.0 | 45.0 |
| 상부 산화막 | 41.0 | 102.0 | 40.0 | 124.0 |
본 발명의 목적은 플래쉬 메모리 소자의 전하 유지 특성을 포함한 소자의 전기적 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 급속 열산화 공정에 의해 재산화 공정을 실시함으로써 유전체막의 스마일링 현상을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명은 건식 열산화 공정으로 실시하는 재산화 공정을 수소 분위기의 급속 열산화 공정으로 대체하여 터널 산화막 및 유전체막의 스마일링 현상을 억제함으로써 프로파일의 개선을 통하여 커플링비를 증가시켜 소자의 전기적 특성을 향상시킬 뿐만 아니라 전하 유지 특성 및 신뢰성도 향상시킬 수 있다.
재산화 공정과 소오스 및 드레인 영역의 열처리 공정 이후 발생하는 유전체막 및 터널 산화막의 스마일링 현상은 장시간 공정을 실시함으로써(6시간의 재산화 공정과 4시간의 소오스 및 드레인 영역 열처리 공정) 유전체막 측면쪽으로 산소가 침투하여 반응함으로써 가장자리 부분의 두께가 증가하기 때문에 발생한다.
이러한 스마일링 현상이 발생을 방지하기 위해 본 발명에서는 급속 열산화 공정을 실시하는데, 공정 시간이 상대적으로 짧기 때문에 장시간에 걸친 반응로 열산화 공정으로 인한 유전체막 스마일링 현상이 발생하지 않는다. 뿐만 아니라 수소 분위기에서 실시함으로써 전하 유지 특성 및 신뢰성도 향상시킨다.
본 발명에 따른 플래쉬 메모리 소자의 제조 방법은 플래쉬 메모리 소자의 스택 게이트 구조를 형성한 후 터널 산화막의 손상을 보상하고, 전하 유지 특성을 향상시키기 위해 실시하는 재산화 공정을 급속 열산화 공정으로 실시하는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명하기로 한다.
본 발명에 따른 플래쉬 메모리 소자의 제조 방법은 스택 게이트 구조를 형성한 후 재산화 공정을 수소 분위기의 급속 열산화 공정으로 실시함으로써 유전체막의 스마일링 현상을 억제하는 동시에 스택 게이트 형성을 위한 식각에 의한 터널 산화막의 측면 손상을 회복하고, 플라즈마 식각에 의해 손상된 반도체 기판을 회복하며, 전하 유지 특성을 향상시킨다.
본 발명에 따른 급속 열산화 공정은 먼저, 수소와 산소의 혼합 가스 분위기에서 실시하고 이어서 수소 분위기에서 열처리 공정을 실시한다. 즉, 급속 열산화 공정은 5∼10slpm의 질소 가스, 0.1∼10slpm의 수소 가스 및 0.1∼10slpm의 산소 가스를 사용하여 850∼1050℃의 온도와 120Torr 미만의 압력에서 10초∼10분동안 실시한다. 그리고, 수소 분위기에서의 열처리 공정은 온도는 10초∼120초동안 실시한다. 이때, 성장되는 산화막의 두께는 100Å 미만이다. 또한, 이때의 온도 상승률 및 하강율은 각각 5∼100℃/초로 한다.
상기와 같은 급속 열산화 공정은 일반적인 건식 열산화 공정과는 달리 급속 열처리를 이용하기 때문에 전체적인 공정 시간이 줄어들 뿐만 아니라 수소 분위기에서 열처리 공정을 실시하기 때문에 자기정렬 식각 공정을 실시할 때 파괴된 댕글링 본드들을 보호함으로써 전하 유지 특성 및 신뢰성을 개선시킬 수 있다.
뿐만 아니라 프로파일에 문제가 되는 유전체막의 스마일링 현상도 급속 열산화 공정을 실시하면서 최소화될 수 있으며, 기존의 반응로 재산화 공정에서의 열산화와 같은 효과를 준다. 즉, 급속 열산화 공정은 산소 가스의 총확산 거리가 기존 반응로에서 진행하는 경우보다 짧아서 유전체막 스마일링 측면에서는 개선된 프로파일을 확보하여 커플링비의 증가를 기대할 수 있다.
본 발명에 따른 급속 열산화 공정은 DRAM에서 워드라인 Rs 감소를 위해 금속 게이트를 도입할 때 LDD 구조의 접합 영역을 산화하는 공정으로 적용함으로써 열역학적으로 텅스텐은 산화되지 않고 하부 폴리실리콘만 산화되는 범위에서 진행된다. 즉, 금속 게이트 전극을 형성할 때 급속 열산화 공정은 선택 산화 공정을 대체할 수 있다.
상술한 바와 같이 플래쉬 메모리 소자의 재산화 공정을 급속 열산화 공정으로 실시함으로써 유전체막 스마일링 현상을 개선할 수 있어 양호한 프로파일을 얻을 수 있고, 이에 따라 커플링비를 증가시킬 수 있어 소자의 전기적 특성을 향상시킬 수 있다. 또한 텅스텐 실리사이드막의 산화를 억제할 수 있어 Rs 증가를 억제할 수 있다. 그리고, 급속 열산화 공정을 수소 분위기에서 실시함으로써 댕글링 본드를 보호하여 전하 유지 특성 및 신뢰성을 향상시킬 수 있다.
Claims (4)
- 반도체 기판상에 터널 산화막, 플로팅 게이트, 게이트간 절연막, 제어 게이트로 구성되는 스택 게이트를 형성하는 단계;상기 터널 산화막의 손상을 보상하고 전하 유지특성을 향상시키 위한 급속 열산화 공정을 실시하는 단계;수소 가스 분위기에서 열처리 공정을 실시하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 급속 열산화 공정은 5 내지 10slpm의 질소 가스, 0.1 내지 10slpm의 수소 가스 및 0.1 내지 10slpm의 산소 가스를 사용하여 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 급속 열산화 공정은 850 내지 1050℃의 온도와 120Torr 미만의 압력에서 10초 내지 10분동안 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1항에 있어서, 상기 수소 가스 분위기에서 열치리 공정을 실시하는 단계를 10초 내지 120초간 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0074643A KR100490293B1 (ko) | 2000-12-08 | 2000-12-08 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0074643A KR100490293B1 (ko) | 2000-12-08 | 2000-12-08 | 플래쉬 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020045259A KR20020045259A (ko) | 2002-06-19 |
| KR100490293B1 true KR100490293B1 (ko) | 2005-05-17 |
Family
ID=27680547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0074643A KR100490293B1 (ko) | 2000-12-08 | 2000-12-08 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100490293B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567752B1 (ko) | 2003-12-31 | 2006-04-05 | 동부아남반도체 주식회사 | 반도체 소자 형성 방법 |
| US8692302B2 (en) | 2007-03-16 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor white pixel performance |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057674A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electronics Corp | 半導体記憶装置の製造方法 |
| US6043124A (en) * | 1998-03-13 | 2000-03-28 | Texas Instruments-Acer Incorporated | Method for forming high density nonvolatile memories with high capacitive-coupling ratio |
| KR20000035980A (ko) * | 1996-09-05 | 2000-06-26 | 토토라노 제이. 빈센트 | 초박 산소 질화물 형성 방법 |
| US6153486A (en) * | 1999-12-07 | 2000-11-28 | Advanced Micro Devices, Inc. | Method for establishing shallow junction in semiconductor device to minimize junction capacitance |
| KR20010003787A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 플래쉬 메모리 소자의 제조 방법 |
-
2000
- 2000-12-08 KR KR10-2000-0074643A patent/KR100490293B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057674A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electronics Corp | 半導体記憶装置の製造方法 |
| KR20000035980A (ko) * | 1996-09-05 | 2000-06-26 | 토토라노 제이. 빈센트 | 초박 산소 질화물 형성 방법 |
| US6043124A (en) * | 1998-03-13 | 2000-03-28 | Texas Instruments-Acer Incorporated | Method for forming high density nonvolatile memories with high capacitive-coupling ratio |
| KR20010003787A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 플래쉬 메모리 소자의 제조 방법 |
| US6153486A (en) * | 1999-12-07 | 2000-11-28 | Advanced Micro Devices, Inc. | Method for establishing shallow junction in semiconductor device to minimize junction capacitance |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020045259A (ko) | 2002-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7371669B2 (en) | Method of forming a gate of a semiconductor device | |
| US6617624B2 (en) | Metal gate electrode stack with a passivating metal nitride layer | |
| US7585725B2 (en) | Use of dilute steam ambient for improvement of flash devices | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US6444555B2 (en) | Method for establishing ultra-thin gate insulator using anneal in ammonia | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| US6893981B2 (en) | Method of manufacturing a semiconductor device by RTA process in nitrogen atmosphere | |
| US6759296B2 (en) | Method of manufacturing a flash memory cell | |
| KR100469775B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6207542B1 (en) | Method for establishing ultra-thin gate insulator using oxidized nitride film | |
| KR100716640B1 (ko) | 반도체 소자의 게이트 절연막 및 그 형성방법 | |
| KR100490293B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100444492B1 (ko) | 반도체소자의 제조 방법 | |
| US6107131A (en) | Method of fabricating interpoly dielectric layer of embedded dynamic random access memory | |
| KR20040037957A (ko) | 게이트 전극 형성 방법, 게이트 전극을 포함하는 반도체장치의 형성 방법 및 기판의 산화 방법. | |
| US20080150047A1 (en) | Gate insulating layer in a semiconductor device and method of forming the same | |
| KR20040059931A (ko) | 반도체소자의 듀얼 게이트 산화막 제조방법 | |
| KR20030046207A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100672154B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040035088A (ko) | 스페이서를 갖는 게이트 전극의 형성 방법. | |
| KR20060097188A (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR20050007636A (ko) | 반도체 소자의 제조방법 | |
| KR20040009636A (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR20080000922A (ko) | 반도체 소자의 게이트 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |