KR20010003787A - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20010003787A KR20010003787A KR1019990024222A KR19990024222A KR20010003787A KR 20010003787 A KR20010003787 A KR 20010003787A KR 1019990024222 A KR1019990024222 A KR 1019990024222A KR 19990024222 A KR19990024222 A KR 19990024222A KR 20010003787 A KR20010003787 A KR 20010003787A
- Authority
- KR
- South Korea
- Prior art keywords
- flash memory
- oxide film
- source
- memory device
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 플래쉬 메모리 셀의 게이트를 패터닝한 후, 어닐링 공정을 실시하고 건식 산화 공정을 실시하므로써, 터널 산화막의 에지 부분이 과도 산화되는 것을 방지할 수 있고, 소자의 소거 동작 속도를 개선하여 소자의 신뢰성 및 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법이 개시된다.
Description
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 플래쉬 메모리 셀 형성 후 어닐링 공정을 실시한 다음 산화 공정을 실시하므로써 터널 산화막의 에지 부분의 두께가 불균일하게 형성되는 것을 방지할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 플래쉬 메모리 셀은 소자분리 공정이 형성된 반도체 기판에 소오스 및 드레인 영역 형성을 위한 이온 주입 공정을 실시한 후 터널 산화막, 플로팅 게이트용 폴리실리콘층, 유전체막 및 콘트롤 게이트용 폴리실리콘층을 순차적으로 형성하고 패터닝한 다음, 산화 공정 및 어닐링 공정에 의해 소오스 및 드레인 영역의 불순물 이온을 확산시키므로써 형성된다.
이와 같은 공정 과정에서 소오스 및 드레인 영역을 어닐링하는 목적은 더블 도프트 드레인(double doped drain; DDD) 접합 영역을 더욱 그레이드(grade) 접합으로 만들기 위한 것이다. 그런데, 플래쉬 메모리 셀의 터널 산화막은 게이트 패터닝을 위한 식각 공정시 어텍(attack)을 받기 때문에, 게이트 패터닝 공정 후 건식 산화 분위기의 소오스/드레인 어닐링 공정을 실시하여 어텍받은 터널 산화막을 리커버시키고 셀의 누설전류 특성을 향상시켜야 한다.
종래에는 소오스/드레인을 건식 산화한 후 어닐링을 실시하였으며, 이에 의해 터널 산화막의 어텍 부분을 회복시키는 효과를 얻을 수 있다. 그러나 어닐링 전에 건식 산화 공정을 먼저 실시하였기 때문에, 터널 산화막의 에지 부분의 산화율이 높아 터널 산화막이 불균일한 두께를 갖게 되며, 이에 따라 소자 동작시 소거 시간이 증가하고 소자의 수율이 저하되는 문제점이 있다.
따라서, 본 발명은 플래쉬 메모리 소자 제조시 게이트 패터닝 후 어닐링 공정을 실시한 후 건식 산화 공정을 실시하므로써 터널 산화막의 에지 부분이 과도하게 산화되는 것을 방지하면서 소자의 소거 시간을 단축시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 제조 방법은 하부구조가 형성된 반도체 기판에 소오스/드레인 이온주입 공정을 실시하여 소오스 및 드레인 영역을 정의하는 단계와, 전체구조 상에 터널 산화막을 성장시키고, 플로팅 게이트용 폴리실리콘, 유전체막 및 콘트롤 게이트용 폴리실리콘층 순차적으로 형성한 후 패터닝공정을 실시하여, 플로팅 게이트와 콘트롤 게이트가 적층구조를 이루는 플래쉬 메모리 셀이 형성되는 단계와, 상기 소오스 및 드레인 영역에 어닐링 공정을 실시하고, 이로 인하여 전체구조 상에 열산화막이 형성되는 단계와, 상기 전체구조 상에 건식식각 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1c는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
＜도면의 주요 부분에 대한 부호 설명＞
11 : 반도체 기판 12 : 소오스
13 : 드레인 14 : 터널 산화막
15 : 플로팅 게이트 16 : 유전체막
17 : 콘트롤 게이트 18 : 열산화막
19 : 산화막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 1c는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(11)에 소오스/드레인 형성용 마스크를 이용한 이온 주입 공정을 실시하여 소오스(12) 및 드레인(13)을 형성한다. 이후, 전체구조 상부에 터널 산화막(14), 플로팅 게이트용 폴리실리콘층, 유전체막(16) 및 콘트롤 게이트용 폴리실리콘층을 순차적으로 형성한 후 패터닝하여 플로팅 게이트(15)와 콘트롤 게이트(16)가 적cmd(stack) 구조로 형성된 플래쉬 메모리 셀을 형성한다. 이와 같은 게이트 패터닝 형성시, 터널 산화막(13)은 그 에지 부분에서 식각율이 높아 과도하게 식각되게 된다.
도 1b는 소오스(12) 및 드레인(13)에 주입된 불순물 이온을 확산시키기 위하여 어닐링을 실시한 상태를 나타내는 소자의 단면도이다. 여기에서, 어닐링 공정은 급속 열처리(RTP)로 500 내지 1000℃의 온도에서 1분 내지 100분 정도 실시하며, 이로인해 형성되는 열산화막(18)의 두께는 10 내지 300Å이 되도록 한다.
도 1c는 건식 산화를 실시하여 전체 구조 상에 산화막(19)이 형성된 상태를 나타내는 소자의 단면도이다. 건식 산화 공정은 500 내지 1000℃의 온도에서 1분 내지 100분 정도 실시한다.
이상에서 설명한 바와 같이, 게이트 패터닝 후 어닐링을 실시한 다음 건식 산화 공정을 실시하게 되면, 터널 산화막의 에지 포인트의 두께가 증가하는 현상(라운딩 효과)을 방지할 수 있다. 이에 따라 플로팅 게이트(15)에 존재하는 전하들이 터널 산화막(13)을 통해 소오스(12)쪽으로 빠져나가는 것이 용이하여 소자의 소거 동작 속도가 향상되는 효과를 가져올 수 있다.
상술한 바와 같이 본 발명에 의하면, 게이트를 패터닝하고 어닐링을 실시한 후 건식 산화 공정을 실시하므로써, 터널 산화막의 에지 부분이 과도하게 산화되는 것을 방지할 수 있어 균일한 두께를 갖는 터널 산화막을 얻을 수 있다. 이에 의해 플로팅 게이트에 저장되어 있는 전하가 소오스 쪽으로 유출되는 동작이 용이하게 진행되어 소자의 소거 동작 속도를 향상시킬 수 있다. 또한, 건식 산화 공정 전 실시하는 어닐링 공정에 의해 터널 산화막의 라운딩 효과를 방지할 수 있기 때문에 셀의 누설전류 특성을 개선할 수 있어, 소자의 신뢰성 및 수율을 향상시킬 수 있는 탁월한 효과가 있다.
Claims (5)
- 하부구조가 형성된 반도체 기판에 소오스/드레인 이온주입 공정을 실시하여 소오스 및 드레인 영역을 정의하는 단계와,전체구조 상에 터널 산화막을 성장시키고, 플로팅 게이트용 폴리실리콘, 유전체막 및 콘트롤 게이트용 폴리실리콘층 순차적으로 형성한 후 패터닝공정을 실시하여, 플로팅 게이트와 콘트롤 게이트가 적층구조를 이루는 플래쉬 메모리 셀이 형성되는 단계와,상기 소오스 및 드레인 영역에 어닐링 공정을 실시하고, 이로 인하여 전체구조 상에 열산화막이 형성되는 단계와,상기 전체구조 상에 건식식각 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 어닐링 공정은 급속 열처리로 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 어닐링 공정은 500 내지 1000℃의 온도에서 1분 내지 100분 동안 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 열산화막은 10 내지 300Å의 두께로 형성되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 건식 산화 공정은 500 내지 1000℃의 온도범위에서 1분 내지 100분 동안 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0024222A KR100538885B1 (ko) | 1999-06-25 | 1999-06-25 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0024222A KR100538885B1 (ko) | 1999-06-25 | 1999-06-25 | 플래쉬 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003787A true KR20010003787A (ko) | 2001-01-15 |
| KR100538885B1 KR100538885B1 (ko) | 2005-12-23 |
Family
ID=19595295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0024222A KR100538885B1 (ko) | 1999-06-25 | 1999-06-25 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100538885B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456702B1 (ko) * | 2002-12-05 | 2004-11-10 | 삼성전자주식회사 | 플로팅 게이트를 갖는 비휘발성 기억 셀들 및 그 형성방법 |
| KR100490293B1 (ko) * | 2000-12-08 | 2005-05-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100699830B1 (ko) * | 2004-12-16 | 2007-03-27 | 삼성전자주식회사 | 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법 |
| US7608509B2 (en) | 2005-08-01 | 2009-10-27 | Samsung Electronics Co., Ltd. | Method of manufacturing a flash memory device having compensation members formed on edge portions of a tunnel oxide layer |
| KR101055757B1 (ko) * | 2004-07-12 | 2011-08-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
-
1999
- 1999-06-25 KR KR10-1999-0024222A patent/KR100538885B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490293B1 (ko) * | 2000-12-08 | 2005-05-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100456702B1 (ko) * | 2002-12-05 | 2004-11-10 | 삼성전자주식회사 | 플로팅 게이트를 갖는 비휘발성 기억 셀들 및 그 형성방법 |
| KR101055757B1 (ko) * | 2004-07-12 | 2011-08-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
| KR100699830B1 (ko) * | 2004-12-16 | 2007-03-27 | 삼성전자주식회사 | 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법 |
| US7608509B2 (en) | 2005-08-01 | 2009-10-27 | Samsung Electronics Co., Ltd. | Method of manufacturing a flash memory device having compensation members formed on edge portions of a tunnel oxide layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100538885B1 (ko) | 2005-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6468864B1 (en) | Method of fabricating silicon nitride read only memory | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| KR100538885B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100415517B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20010083626A (ko) | 트랜지스터 형성방법 | |
| KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100313941B1 (ko) | 반도체 소자의 제조방법 | |
| JP3139306B2 (ja) | 拡散層の形成方法 | |
| KR20010037867A (ko) | 메탈 게이트를 채용한 트랜지스터 제조방법 | |
| KR20030001912A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100423576B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100359771B1 (ko) | 이이피롬 제조 방법 | |
| JPH0778979A (ja) | 半導体装置の製造方法 | |
| KR20010004992A (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR100800777B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000044855A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100335777B1 (ko) | 플래쉬이이피롬셀제조방법 | |
| KR0170338B1 (ko) | 반도체 장치의 게이트 패턴 형성방법 | |
| KR100743996B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JPS61154078A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR20010066382A (ko) | 듀얼 게이트절연막을 갖는 반도체장치의 제조방법 | |
| KR19990020383A (ko) | 플래쉬 이이피롬 셀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |