KR100313941B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100313941B1 KR100313941B1 KR1019990013013A KR19990013013A KR100313941B1 KR 100313941 B1 KR100313941 B1 KR 100313941B1 KR 1019990013013 A KR1019990013013 A KR 1019990013013A KR 19990013013 A KR19990013013 A KR 19990013013A KR 100313941 B1 KR100313941 B1 KR 100313941B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor substrate
- forming
- gate
- cobalt
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 32
- 239000010941 cobalt Substances 0.000 claims abstract description 32
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 12
- -1 nitrogen ions Chemical class 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 4
- 229910001429 cobalt ion Inorganic materials 0.000 description 3
- XLJKHNWPARRRJB-UHFFFAOYSA-N cobalt(2+) Chemical compound [Co+2] XLJKHNWPARRRJB-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- KSPMJHKUXSQDSZ-UHFFFAOYSA-N [N].[N] Chemical compound [N].[N] KSPMJHKUXSQDSZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 원주(Columnar) 구조의 폴리 실리콘 및 질소(Nitrogen) 이온을 주입하여 실리사이드의 고온 열안정성 및 게이트 절연막의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판상에 게이트 절연막을 개재하여 원주 구조를 갖는 폴리 실리콘을 형성하는 단계와, 상기 폴리 실리콘 및 게이트 절연막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측면에 측벽 스페이서를 형성하는 단계와, 상기 게이트 전극에 게이트 도핑 및 질소 이온을 주입하는 단계와, 상기 게이트 전극을 포함한 반도체 기판의 전면에 코발트막을 형성하는 단계와, 상기 코발트막과 게이트 전극 및 반도체 기판의 계면에 코발트 실리사이드를 형성하는 단계와, 상기 게이트 전극 및 반도체 기판과 반응하지 않은 코발트막을 제거하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 실리사이드(Silicide)의 고온 열안정성을 향상시키는데 적당한 반도체 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 게이트 절연막(12)을 형성하고, 상기 게이트 절연막(12)상에 게이트 전극용 폴리 실리콘을 형성한다.
이어, 사진석판술 및 식각공정으로 상기 폴리 실리콘 및 게이트 절연막(12)을 선택적으로 제거하여 게이트 전극(13)을 형성한다.
도 1b에 도시한 바와 같이, 상기 게이트 전극(13)을 포함한 반도체 기판(11)의 전면에 절연막을 형성한 후, 에치백 공정을 실시하여 상기 게이트 전극(13)의 양측면에 측벽 스페이서(14)를 형성한다.
한편, 도면에는 도시하지 않았지만 측벽 스페이서(14)를 형성하기 전에 게이트 전극(13) 양측의 반도체 기판(11) 표면내에 LDD(Lighty Doped Drain)영역을 형성하고, 상기 측벽 스페이서(14)를 형성한 후에 LDD 영역과 연결되는 소오스/드레인 불순물 영역을 형성한다.
도 1c에 도시한 바와 같이, 상기 게이트 전극(13)을 포함한 반도체 기판(11)의 전면에 코발트(Cobalt)막을 형성한 후 열처리공정을 실시하여 상기 게이트 전극(13) 및 반도체 기판(11)의 계면에 코발트 실리사이드(15)를 형성한다.
이어, 상기 게이트 전극(13) 및 반도체 기판(11)과 반응하지 않는 코발트막을 제거한다.
그러나 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이있었다.
첫째, 게이트 폴리 실리콘을 형성하고 코발트 실리사이드를 형성함으로써 고온 열처리에 의해 폴리 실리콘의 그레인 바운드리 이동(Grain boundary migration)과 코발트 실리사이드 그레인 성장(grain growth) 때문에 저항의 변화가 발생하여 고온 열안정성이 떨어진다.
둘째, 게이트 폴리 실리콘의 그레인 바운드리를 따라서 코발트 이온이 확산되어 게이트 절연막의 신뢰성을 저하시킨다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 원주(Columnar) 구조의 폴리 실리콘을 이용하여 게이트 도핑 효율을 높이고 질소(Nitrogen) 이온을 주입하여 실리사이드의 고온 열안정성 및 게이트 절연막의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 절연막
23 : 게이트 전극 24 : 측벽 스페이서
25 : 코발트 실리사이드
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연막을 개재하여 원주 구조를 갖는 폴리 실리콘을 형성하는 단계와, 상기 폴리 실리콘 및 게이트 절연막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 양측면에 측벽 스페이서를 형성하는 단계와, 상기 게이트 전극에 게이트 도핑 및 질소 이온을 주입하는 단계와, 상기 게이트 전극을 포함한 반도체 기판의 전면에 코발트막을 형성하는 단계와, 상기 코발트막과 게이트 전극 및 반도체 기판의 계면에 코발트 실리사이드를 형성하는 단계와, 상기 게이트 전극 및 반도체 기판과 반응하지 않은 코발트막을 제거하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 게이트 절연막(22)을 형성하고, 상기 게이트 절연막(22)상에 원주(Columnar)구조를 갖는 폴리 실리콘을 형성한다.
이어, 사진석판술 및 식각공정을 이용하여 상기 폴리 실리콘 및 게이트 절연막(22)을 선택적으로 제거하여 게이트 전극(23)을 형성한다.
그리고 상기 게이트 전극(23)을 포함한 반도체 기판(21)의 전면에 절연막을 형성한 후 에치백 공정을 실시하여 상기 게이트 전극(23)의 양측면에 측벽 스페이서(24)를 형성한다.
한편, 도면에는 도시하지 않았지만 측벽 스페이서(24)를 형성하기 전에 게이트 전극(23) 양측의 반도체 기판(21) 표면내에 LDD(Lighty Doped Drain)영역을 형성하고, 상기 측벽 스페이서(24)를 형성한 후에 LDD 영역과 연결되는 소오스/드레인 불순물 영역을 형성한다.
도 2b에 도시한 바와 같이, 상기 게이트 전극(23)의 표면에 게이트 도핑(Gate Doping) 및 질소(Nitrogen)이온을 주입한다.
여기서 상기 질소 이온 주입공정은 그레인 바운드리 성장(grain boundarymigration)과 이후 코발트 이온이 게이트 절연막(22)으로의 확산(diffusion)을 억제할 수 있도록 도즈(dose)는 1E15㎠이상으로 하고 에너지(energy)는 30~100keV로 실시한다.
한편, 상기 게이트 도핑은 프리 도핑(Predoping)과 측벽 스페이서(24)형성이후 소오스/드레인 불순물 영역 형성시 동시에 도핑을 사용할 수 있다.
도 2c에 도시한 바와 같이, 상기 게이트 전극(23)을 포함한 반도체 기판(21)의 전면에 코발트(Cobalt)막을 형성한 후 열처리공정을 실시하여 상기 코발트막과 게이트 전극(23) 및 반도체 기판(21)의 계면에 코발트 실리사이드(25)를 형성한다.
한편, 상기 질소 이온은 코발트막을 형성한 후 1차 열처리공정을 진행한 후에 질소 이온을 주입할 수 있다.
이어, 상기 게이트 전극(23) 및 반도체 기판(21)과 반응하지 않는 코발트막을 제거한다.
한편, 상기 코발트 실리사이드(25)를 형성할 때 약 500℃의 온도에서 1차 열처리하여 코발트막과 반도체 기판(21) 및 게이트 전극(23)과 반응시킨 후 약 700~800℃의 온도에서 2차 열처리하여 코발트 실리사이드(25)를 형성한다.
그 이유는 상기 코발트 실리사이드(25)를 형성하기 위하여 고온에서 열처리 공정을 실시하면 코발트 실리사이드(25)가 원하지 않는 부분인 측벽 스페이서(24)에도 형성되기 때문에 저온에서 1차 열처리한 후 고온에서 2차 열처리를 실시하여 낮은 저항을 갖는 코발트 실리사이드(25)를 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 원주 구조를 갖는 폴리 실리콘을 형성하고 패터닝한 후 게이트 도핑함으로써 그레인 바운드리의 길이가 감소하여 게이트 도핑 효율을 증대시킬 수 있다.
둘째, 실리사이드 형성시 질소 이온을 주입함으로써 후속 열처리에 의한 그레인 바운드리 성장을 질소 이온이 억제하여 실리사이드 게이트의 고온 열안정성을 개선할 수 있다.
셋째, 질소에 의하여 코발트 이온이 게이트 절연막으로의 확산을 억제하여 GOI(Gate Oxide Integrity)를 개선하여 소자 신뢰성을 향상시킬 수 있다.
Claims (4)
- 반도체 기판상에 게이트 절연막을 개재하여 원주 구조를 갖는 폴리 실리콘을 형성하는 단계;상기 폴리 실리콘 및 게이트 절연막을 선택적으로 제거하여 게이트 전극을 형성하는 단계;상기 게이트 전극의 양측면에 측벽 스페이서를 형성하는 단계;상기 게이트 전극에 게이트 도핑 및 질소 이온을 주입하는 단계;상기 게이트 전극을 포함한 반도체 기판의 전면에 코발트막을 형성하는 단계;상기 코발트막과 게이트 전극 및 반도체 기판의 계면에 코발트 실리사이드를 형성하는 단계;상기 게이트 전극 및 반도체 기판과 반응하지 않은 코발트막을 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 질소 이온은 도즈를 1E15㎠이상으로 하고 에너지를 30~100keV로 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 코발트 실리사이드는 약 500℃의 온도에서 1차 열처리하여 코발트막과 반도체 기판 및 게이트 전극과 반응시킨 후 약 700~800℃의 온도에서 2차 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 게이트 도핑은 프리 도핑 또는 측벽 스페이서 형성이후 소오스/드레인 불순물 영역 형성시 동시에 도핑하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013013A KR100313941B1 (ko) | 1999-04-13 | 1999-04-13 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013013A KR100313941B1 (ko) | 1999-04-13 | 1999-04-13 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000066133A KR20000066133A (ko) | 2000-11-15 |
| KR100313941B1 true KR100313941B1 (ko) | 2001-11-17 |
Family
ID=19579790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990013013A KR100313941B1 (ko) | 1999-04-13 | 1999-04-13 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313941B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004811B1 (ko) * | 2003-07-25 | 2011-01-04 | 매그나칩 반도체 유한회사 | 트랜지스터 제조 방법 |
-
1999
- 1999-04-13 KR KR1019990013013A patent/KR100313941B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000066133A (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10178104A (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100313941B1 (ko) | 반도체 소자의 제조방법 | |
| KR100538885B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100475538B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990026126A (ko) | 얕은 접합의 소오스/드레인을 갖는 모스트랜지스터 및 그것의 제조방법 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| KR100422326B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010065154A (ko) | 이중게이트 구조의 트랜지스터 제조방법 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR20030001942A (ko) | 반도체소자 및 그 제조방법 | |
| KR100313090B1 (ko) | 반도체장치의 소오스/드레인 형성방법 | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 | |
| KR0140784B1 (ko) | 모스펫 제조방법 | |
| KR100679812B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR20010058484A (ko) | 모스형 트랜지스터의 제조방법 | |
| KR20050114989A (ko) | 반도체 소자의 모스 트랜지스터 제조 방법 | |
| KR20050009931A (ko) | 반도체 소자의 제조 방법 | |
| KR20020017809A (ko) | 반도체소자의 제조 방법 | |
| KR20050011435A (ko) | 반도체 소자 제조방법 | |
| KR20040095907A (ko) | 반도체소자 및 그의 제조방법 | |
| KR20050028598A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |