KR100444315B1 - 반도체소자의소자분리막형성방법 - Google Patents
반도체소자의소자분리막형성방법 Download PDFInfo
- Publication number
- KR100444315B1 KR100444315B1 KR1019970028740A KR19970028740A KR100444315B1 KR 100444315 B1 KR100444315 B1 KR 100444315B1 KR 1019970028740 A KR1019970028740 A KR 1019970028740A KR 19970028740 A KR19970028740 A KR 19970028740A KR 100444315 B1 KR100444315 B1 KR 100444315B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride
- layer
- forming
- oxide film
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 소자분리막을 형성하는 공정에서 질화막을 두껍게 증착하여 소자분리막을 반도체기판 내부로 깊게 형성시켜 소자들 간의 절연을 안정적으로 하고, 상기 소자분리막 상부에 유동성이 큰 절연물을 코팅 또는 증착한 후, 상기 소자분리막이 활성영역보다 높게 형성될때까지 건식식각공정으로 식각한 다음, 상기 질화막을 제거함으로써 후속 세정공정시 상기 소자분리막이 식각되어 상기 활성영역과 단차가 발생하는 것을 방지하여 후속공정으로 형성되는 게이트 산화막의 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 소자분리막을 반도체기판 내부로 깊게 형성시켜 소자간에 안정된 절연을 하며, 활성영역과 소자분리막간의 단차가 없어져서 후속공정을 용이하게 하고 반도체소자의 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 커패시터 등과 같은 소자들이 형성되는 활성영역과, 상기 소자들의 동작이 서로 방해되지 않도록 활성 영역들을 분리하는 소자분리 영역으로 구성되어 있다.
최근 반도체소자의 고집적화 추세에 따라 반도체소자에서 많은 면적을 차지하는 소자분리 영역의 면적을 감소시키려는 노력이 꾸준히 진행되고 있다.
이러한 소자분리 영역의 제조방법으로는 질화막 패턴을 마스크로 하여 반도체기판을 열산화시키는 통상의 로코스(local oxidation of silicon : 이하 LOCOS 라 함) 방법이나 반도체기판에 트렌치를 형성하고 이를 절연물질로 매립하는 트렌치분리 등의 방법이 사용되고 있으며, 그 중 LOCOS 방법은 비교적 공정이 간단하여 널리 사용되지만 소자분리 면적이 크고, 경계면에 버즈빅(bird's beak)이 생성되어 기판 스트레스(stress)에 의한 격자 결함이 발생되는 단점이 있다.
이하, 첨부된 도면을 참고로 하여 상세히 설명하기로 한다.
도 1 은 종래기술에 따른 반도체소자의 소자분리막 형성방법을 나타낸 단면도이다.
상기 LOCOS 필드산화막의 제조방법을 살펴보면 다음과 같다.
먼저, 반도체기판(101)의 표면을 열산화시켜 패드산화막(도시안됨)을 형성하고 상기 패드산화막 상부에 질화막(도시안됨)을 형성한 다음, 상기 반도체기판(101)의 소자분리 영역으로 예정된 부분을 노출시키는 질화막 패턴(도시안됨)을 형성한 후, 상기 질화막 패턴을 열산화 마스크로 하여 반도체기판(101)을 소정 두께 열산화시킴으로써 열산화막으로 형성되는 소자분리막(102)을 형성한다.
그 후, 상기 구조 표면에 게이트 산화막(103)을 증착한다. (도 1)
이러한 종래의 LOCOS 필드산화막은 활성영역과 필드산화막 사이의 반도체기판 경계부분에 산소가 측면 침투하여 버즈빅이라는 경사면이 형성된다.
상기 버즈빅에 의해 반도체기판에 스트레스가 인가되어 격자 결함이 발생되므로 누설전류가 증가되어 소자동작의 신뢰성이 떨어지고, 활성영역의 면적이 감소되어 소자의 고집적화가 어려워지는 문제점이 있다.
상기와 같은 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 소자분리 산화막의 상부가 활성영역보다 더 아래로 내려간 위치, 즉 턱짐부분 ( moat ) 에 형성되어 후속 게이트 산화막 형성공정에 영향을 미치는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 소자분리막을 반도체기판 내부에 깊이 형성시켜 소자들을 안정적으로 절연시키고, 활성영역과 소자분리막간의 단차 발생을 방지함으로써 후속공정을 용이하게 하고 그에 따른 반도체소자의 신뢰성 및 특성을 향상시키는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 8 은 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
1, 101 : 반도체기판 13 : 패드산화막
14 : 제1질화막 15 : 제2질화막 스페이서
17 : 열산화막 19 : 불순물이온
21 : 절연막 23,103 : 게이트 산화막
102 : 소자분리막
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성방법은,
반도체기판의 소자분리영역을 노출시키는 패드산화막 패턴과 제1질화막 패턴을 형성하는 공정과,
상기 패드산화막 패턴과 제1질화막 패턴 측벽에 제2질화막 스페이서를 형성하는 공정과,
상기 노출된 반도체기판을 열산화시켜 열산화막을 형성하는 공정과,
상기 제2질화막 스페이서 사이에 절연막을 형성하여 상기 열산화막과 절연막으로 형성되는 소자분리막을 형성하는 공정과,
전체표면상부에 불순물 이온을 주입하는 공정과,
상기 소자분리막을 건식식각공정으로 제거하되, 상기 제1질화막 및 제2질화막 스페이서도 일정 두께 식각하는 공정과,
상기 제1질화막 및 제2질화막 스페이서를 습식식각공정으로 제거하는 공정과,
전체표면상부에 게이트 산화막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 2 내지 도 10 은 본 발명에 의한 반도체소자의 소자분리막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13)을 형성한다.
다음, 상기 패드산화막(13) 상부에 제1질화막(14)을 충분히 두껍게 형성한다.
여기서, 상기 제1질화막(14)을 두껍게 형성하는 이유는 후속 소자분리 산화막 형성시 활성영역으로 버즈 빅(bird's beak)이 크게 형성되는 것을 방지하기 위한 것이다. (도 2)
그 다음, 소자분리마스크(도시안됨)를 이용한 사진식각공정으로 상기 반도체기판(11)이 드러날 때까지 소자분리영역의 상기 제1질화막(14) 및 패드산화막(13)을 식각한다.
이어서, 상기 패드산화막(13)을 습식식각공정으로 식각하여 노출된 부분으로부터의 일정 부분 제거한다.
그리고, 상기 구조 전표면에 제2질화막(도시안됨)을 증착한다.
이때, 상기 제2질화막은 상기 패드산화막(13)이 제거된 부분을 매립하는 형태로 형성된 것이다.
다음, 상기 제2질화막을 전면식각하여 상기 제1질화막(14) 및 패드산화막(13)의 측벽에 제2질화막 스페이서(15)를 형성한다. (도 3)
그 다음, 상기 노출된 반도체기판(11)을 산화시켜 열산화막(17)을 성장시킨다.
이때, 상기 열산화막(17)은 상기 제1질화막(14)이 두껍게 형성되었기 때문에 활성영역부분으로 많이 침투되어 들어가지 못하므로 버즈 빅의 크기가 작게 형성되어 진다. (도 4)
그 후, 상기 제1질화막(14) 및 패드산화막(13) 사이의 열산화막(17) 상부에 절연막(21)을 형성한다.
이때, 상기 절연막(21)은 에스.오.지.(spin on glass, 이하 SOG 라 함) 와 같이 유동성이 큰 절연물질로 형성한 것이다.
그 다음, 전체 표면 상부에 Ar+, B+등의 불순물 이온(19)을 이온주입시킨다.
이때, 상기 이온주입공정은 상기 절연막(21)의 내식성을 증대시키고, SOG 내의 수분함유량을 감소시킨다. (도 5)
또는, 상기 열산화막(17)은 습식식각공정을 실시하여 전부 제거하거나(도 6), 상기 열산화막(17)을 습식식각공정으로 일부분을 제거한 상태에서 상기 절연막(21)을 증착한 후, 이온주입공정을 실시할 수도 있다. (도 7)
그리고, 활성영역보다 높게 형성되어 있는 상기 열산화막(17) 및 절연막(21)이 이루어지는 소자분리막이 상기 활성영역보다 조금 높게 될때까지 상기 열산화막(17)을 식각하는 동시에 상기 제1질화막(14) 및 제2질화막 스페이서(15)를 일정 두께 식각한다. (도 8)
다음, 상기 제1질화막(14) 및 제2질화막 스페이서(15)를 습식식각공정으로 제거한다.
이때, 상기 소자분리막은 상기 활성영역보다 약간 높게 형성되어 있다.
왜냐하면, 상기 소자분리막은 후속 공정시 여러가지 세정공정에 의해 일부 식각되어지며, 상기 소자분리막(21)의 가장자리는 각이 없어져 게이트 산화막의 스트레스 취약부분이 제거된다.
그 다음, 상기 패드산화막(13)을 제거하고, 세정공정을 실시한다.
이어서, 상기 구조 상부에 CVD 방법을 사용하여 게이트 산화막(23)을 증착한다. (도 9)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 소자분리영역에 열산화막을 형성하는 공정에서 질화막을 두껍게 증착하여 열산화막을 반도체기판 내부로 깊게 형성시킴으로써 소자들 간의 절연을 안정적으로 하고, 상기 소자분리막 상부에 유동성이 큰 절연물을 코팅 또는 증착하여 상기 열산화막 및 절연물로 형성된 소자분리막을 형성한 후, 상기 소자분리막이 활성영역보다 높게 형성될 때까지 건식식각공정으로 식각한 다음, 상기 질화막을 제거함으로써 후속 세정공정시 상기 소자분리막이 식각되어 상기 활성영역과 단차가 발생하는 것을 방지하며 후속공정으로 형성되는 게이트 산화막의 신뢰성을 향상시키는 이점이 있다.
Claims (5)
- 반도체기판의 소자분리영역을 노출시키는 패드산화막 패턴과 제1질화막 패턴을 형성하는 공정과,상기 패드산화막 패턴과 제1질화막 패턴 측벽에 제2질화막 스페이서를 형성하는 공정과,상기 노출된 반도체기판을 열산화시켜 열산화막을 형성하는 공정과,상기 제2질화막 스페이서 사이에 절연막을 형성하여 상기 열산화막과 절연막으로 형성되는 소자분리막을 형성하는 공정과,전체표면상부에 불순물 이온을 주입하는 공정과,상기 소자분리막을 건식식각공정으로 제거하되, 상기 제1질화막 및 제2질화막 스페이서도 일정 두께 식각하는 공정과,상기 제1질화막 및 제2질화막 스페이서를 습식식각공정으로 제거하는 공정과,전체표면상부에 게이트 산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.
- 청구항 1 에 있어서,상기 절연막은 SOG 인 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 청구항 1 에 있어서,상기 절연막은 상기 열산화막을 모두 제거한 다음에 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 청구항 1 에 있어서,상기 절연막은 상기 열산화막을 일부 제거한 다음에 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 청구항 1 에 있어서,상기 불순물 이온 주입 공정은 Ar+또는 B+의 불순물을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028740A KR100444315B1 (ko) | 1997-06-28 | 1997-06-28 | 반도체소자의소자분리막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028740A KR100444315B1 (ko) | 1997-06-28 | 1997-06-28 | 반도체소자의소자분리막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004613A KR19990004613A (ko) | 1999-01-15 |
| KR100444315B1 true KR100444315B1 (ko) | 2004-11-09 |
Family
ID=37362224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970028740A KR100444315B1 (ko) | 1997-06-28 | 1997-06-28 | 반도체소자의소자분리막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100444315B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842675A (en) * | 1986-07-07 | 1989-06-27 | Texas Instruments Incorporated | Integrated circuit isolation process |
| KR920003464A (ko) * | 1990-07-10 | 1992-02-29 | 문정환 | 반도체소자의 격리영역 축소방법 |
| KR950012684A (ko) * | 1993-10-26 | 1995-05-16 | 문정환 | 반도체 소자의 분리영역 및 그 형성방법 |
| US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
| KR970018356A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반도체장치의 소자 분리방법 |
| KR0176153B1 (ko) * | 1995-05-30 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리막 및 그 형성방법 |
-
1997
- 1997-06-28 KR KR1019970028740A patent/KR100444315B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842675A (en) * | 1986-07-07 | 1989-06-27 | Texas Instruments Incorporated | Integrated circuit isolation process |
| KR920003464A (ko) * | 1990-07-10 | 1992-02-29 | 문정환 | 반도체소자의 격리영역 축소방법 |
| KR950012684A (ko) * | 1993-10-26 | 1995-05-16 | 문정환 | 반도체 소자의 분리영역 및 그 형성방법 |
| US5445989A (en) * | 1994-08-23 | 1995-08-29 | United Microelectronics Corp. | Method of forming device isolation regions |
| KR0176153B1 (ko) * | 1995-05-30 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리막 및 그 형성방법 |
| KR970018356A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반도체장치의 소자 분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990004613A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11111710A (ja) | 半導体装置およびその製造方法 | |
| KR100444315B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR100448087B1 (ko) | 트랜지스터의스페이서제조방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR930011460B1 (ko) | 반도체 장치의 소자분리 영역 형성방법 | |
| KR930005237B1 (ko) | 반도체장치의 소자분리막 제조방법 | |
| KR19990057360A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| KR100328707B1 (ko) | 반도체장치의 소자격리 방법 | |
| KR100245087B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR19980038880A (ko) | 반도체 디바이스의 소자 분리막 형성 방법 | |
| KR19990042453A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR950007422B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR0147427B1 (ko) | 미세 반도체 소자의 소자분리막 형성 방법 | |
| KR19980060504A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100668837B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
| KR0167674B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20040003769A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |