KR100328707B1 - 반도체장치의 소자격리 방법 - Google Patents
반도체장치의 소자격리 방법 Download PDFInfo
- Publication number
- KR100328707B1 KR100328707B1 KR1019990025123A KR19990025123A KR100328707B1 KR 100328707 B1 KR100328707 B1 KR 100328707B1 KR 1019990025123 A KR1019990025123 A KR 1019990025123A KR 19990025123 A KR19990025123 A KR 19990025123A KR 100328707 B1 KR100328707 B1 KR 100328707B1
- Authority
- KR
- South Korea
- Prior art keywords
- field
- substrate
- oxide film
- field insulating
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 87
- 150000004767 nitrides Chemical class 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000010354 integration Effects 0.000 description 5
- 210000003323 beak Anatomy 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체장치의 소자격리 방법에 관한 것으로서, 특히, 소자격리를 위하여 LOCOS(Local Oxidation of Silicon)방법으로 제 1 절연층을 형성하여 수평방향의 격리를 한 다음 제 1 절연층의 모서리 부분에서 기판의 수직방향으로 깁숙히 트렌치 형태의 제 2 절연층을 형성하여 기판의 식각량을 줄여 기판의 손상을 최대한 방지하며 효과적으로 소자격리를 할 수 있도록 한 반도체장치의 절연층 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 소자격리방법은 활성영역과 필드영역이 정의된 반도체기판의 필드영역 표면에 제 1 필드절연막을 형성하는 단계와, 제 1 필드영역의 모서리 부위를 제거하여 필드영역의 반도체기판 표면을 노출시키는 단계와, 노출된 필드영역의 반도체기판을 소정 깊이 까지 제거하여 트렌치를 형성하는 단계와, 트렌치를 매립하고 제 1 필드절연막과 연결되는 제 2 필드절연막을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체장치의 소자격리 방법에 관한 것으로서, 특히, 소자격리를 위하여 LOCOS(Local Oxidation of Silicon)방법으로 제 1 절연층을 형성하여 수평방향의 격리를 한 다음 제 1 절연층의 모서리 부분에서 기판의 수직방향으로 깊숙히 트렌치 형태의 제 2 절연층을 형성하여 기판의 식각량을 줄여 기판의 손상을 최대한 방지하며 효과적으로 소자격리를 할 수 있도록 한 반도체장치의 절연층 형성방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 필드영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적으로 반도체장치는 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 격리하였다. LOCOS 방법은 활성영역을 한정하는 산화마스크인 질화막과 반도체기판의 열적 특성이 다르기 때문에 발생하는 스트레스를 해소하기 위하여 질화막과 반도체기판 사이에 박막의 버퍼산화막(buffer oxide)을 형성하고 산화시켜 필드영역으로 이용되는 필드산화막를 형성한다.
종래 기술에 따른 소자격리방법은 다음과 같다.
제 1 도전형 반도체기판 상에 열산화 방법으로 버퍼산화막을 형성하고, 이 버퍼산화막 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 마스크층을 형성한다. 그리고, 포토리쏘그래피(photolithography) 방법으로 버퍼산화막의 일부 표면이 노출되도록 포토레지스트패턴을 형성한 다음 식각하여 마스크층 및 버퍼산화막을 선택적으로 제거하여 필드영역과 활성영역을 한정한다.
그리고 채널저지용 이온주입을 제 1 도전형 불순물로 기판 전면에 실시하여 노출된 버퍼산화막 표면 하부의 기판내에 채널저지이온매몰층을 형성한다.
그 다음, 포토레지스트패턴을 제거한 다음, 노출된 버퍼산화막 표면 즉, 노출된 필드영역을 산화하여 소정 두께의 필드산화막을 형성한다. 이 때, 반도체기판의 활성영역은 마스크층에 의해 산화되지 않지만 산화공정시 산소원자가 노출된 버퍼산화막을 통하여 개방부위에 인접한 마스크층 하부에까지 일부 침투하여 버즈 비크(bird's beak)가 형성되어 소자의 집적도 확보 및 필드절연막의 절연성 확보에 부정적 역할을 하게 된다.
그리고, 마스크층을 제거한다. 이때 필드산화막의 하부에는 여전히 채널저지이온매몰층이 형성되어 있다. 이후 도면에 표시되지는 아니하였지만 버퍼산화막을 제거하여 소자의 활성영역을 노출시킨다.
그러나, 상술한 종래의 반도체장치의 소자격리방법은 소자의 집적도가 증가함에 따라 필드절연막의 두께도 감소하게 되는데 확실한 소자격리를 위하여 최소한의 필드절연막의 두께를 확보하려면 필드절연막의 폭(버즈 비크를 포함)이 길어지게 되어 소자의 집적도 확보에 불리하게 되어 고집적화가 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 소자격리를 위한 절연막의 두께를 최소화함과 동시에 기판 또는 반도체층의 수직적 방향으로 별도의 절연층을 형성하여 효과적 소자격리와 소자의 고집적도를 확보하는 반도체장치의 소자격리방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명에 따른 반도체장치의 소자격리방법은 활성영역과 필드영역이 정의된 반도체기판의 필드영역 표면에 제 1 필드절연막을 형성하는 단계와, 제 1 필드영역의 모서리 부위를 제거하여 필드영역의 반도체기판 표면을 노출시키는 단계와, 노출된 필드영역의 반도체기판을 소정 깊이 까지 제거하여 트렌치를 형성하는 단계와, 트렌치를 매립하고 제 1 필드절연막과 연결되는 제 2 필드절연막을 형성하는 단계를 포함하여 이루어진다.
도 1 내지 도 9는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정단면도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1 내지 도 9는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정단면도이다.
도 1을 참조하면, 반도체기판인 실리콘기판(1) 상에 열산화 방법으로 버퍼용 제 1 산화막(2)을 형성하고, 이 버퍼용 제 1 산화막(2) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 산화정지층인 제 1 질화막(3)을 형성한다.
그 다음, 제 1 질화막(3)상에 제 2 산화막(4)을 증착하여 형성한다. 이때 제 2 산화막(4)은 CVD 공정으로 증착한다.
그리고 제 2 산화막(4)의 전면에 포토레지스트를 도포한 다음 포토리쏘그래피(photolithography) 방법으로 제 2 산화막(4)의 일부 표면이 노출되도록 포토레지스트패턴(도시안함)을 형성한 다음 이로 부터 보호되지 아니하는 부위의 제 2 산화막(4)을 건식식각하여 산화정지층인 제 1 질화막(3)의 일부 표면을 노출시킨다. 이때 노출되는 부위의 하단 기판(1) 부위가 필드영역이 되며 나머지 부위가 활성영역으로 한정된다.
포토레지스트패턴(도시안함)을 제거한 다음 잔류한 제 2 산화막(4)을 식각방지막으로 이용하여 산화정지층인 제 1 질화막(3)을 비등방성 건식식각으로 제거한다. 따라서 버퍼용 제 1 산화막(2)의 일부 표면이 노출된다. 이때, 포토레지스트패턴을 제거하지 않고 식각마스크로 이용한 다음 제 1 질화막(3) 식각 후 제거할 수 있다.
도 2를 참조하면, 노출된 제 1 산화막(2) 표면을 포함하는 잔류한 제 2 산화막(4)의 표면에 제 2 질화막(5)을 CVD법으로 얇게 증착하여 형성한다. 이때, 제 2 질화막(5)은 식각정지용 버퍼막이다.
그리고, 제 2 질화막(5) 위에 제 3 산화막(6)을 CVD법으로 증착하여 형성한다. 이때, 제 3 산화막(6)의 증착 두께는 LOCOS공정으로 형성하는 제 1 필드절연막 형성을 위한 윈도우 부분을 개방시키기 적당한 두께로 한다.
도 3을 참조하면, 제 2 질화막(5)의 표면을 식각정지층으로 이용하는 에치백공정을 제 3 산화막(6)에 실시하여 잔류한 제 3 산화막(6)으로 이루어진 측벽 스페이서(6-1)를 형성한다.
따라서, 필드영역 상부의 제 2 질화막(5)과, 잔류한 제 2 산화막(4) 표면에 잔류하는 제 2 질화막(5)의 표면이 노출되었다.
도 4를 참조하면, 표면이 노출된 제 2 질화막(5)을 에치백하여 제거한다. 따라서, 잔류한 제 2 산화막(4) 표면과 버퍼용 제 1 산화막(2)의 일부 표면이 노출된다. 이때, 노출된 제 1 산화막(2) 부위가 제 1 필드절연막이 형성될 부위이다. 따라서, 측벽스페이서(6-1) 하부에만 제 2 질화막(5)이 잔류하게 된다.
도 5를 참조하면, 기판의 전면에 산소분위기에서 열산화공정(thermal oxidation)을 실시하여 노출된 제 1 산화막(2)에 산화막을 성장시켜 제 1 필드절연막(21)을 형성한다. 이때, 측벽산화막이 위치한 하부에도 산소원자가 침투하여 산화막 성장이 일어나 버즈 비크가 발생한다. 이 때, 반도체기판의 활성영역은 잔류한 제 1 질화막(3)에 의해 산화되지 않는다.
그리고, 측벽 스페이서(6-1)를 제거하여 그 하부에 위치한 잔류한 제 2 질화막(5)을 노출시킨다.
도 6을 참조하면, 마지막으로 잔류한 제 2 질화막(5)을 습식식각으로 제거하여 버즈 비크 부위를 포함한 산화막인 제 1 필드절연막(21) 상부 표면을 전부 노출시킨다. 이때, 잔류한 제 2 산화막(4)이 위치하는 부위가 소자 활성영역이고 제 1 필드절연막(21) 노출 부위가 소자격리 영역인 필드영역이다.
도 7을 참조하면, 버즈 비크 형성부위의 기판(1) 표면이 노출되도록 기판의 전면에 에치백을 실시하여 버즈 비크를 이루는 산화막을 제거한다. 이때, 기판(1) 표면이 식각정지층이고 잔류한 제 2 산화막(4)의 일부도 제거된다.
따라서, 제 1 필드절연막(21)은 버즈 비크 부위와 상부 표면이 일부 제거되어 전체적으로 부피가 축소된 제 1 필드절연막(21)으로 잔류한다.
그리고 노출된 기판(1) 표면에 제1질화막(3)과 제1산화막(2), 제2산화막(4)에 대하여 식각선택비가 큰 식각방법으로 식각을 실시하여 노출된 기판 부위를 깊숙히 식각하여 트렌치(trench)(10)를 형성한다.
도 8을 참조하면, 트렌치(10)를 충분히 매립하도록 잔류한 제 2 산화막(4)의 표면을 포함하는 기판의 전면에 제 4 산화막(7)을 충분한 두께로 형성한다. 이때, 제 4 산화막(7)은 제 2 산화막(4)과 동일한 물질로 형성하는 것이 이후 제거용 식각시 유리하다.
도 9를 참조하면, 기판의 전면에 에치백을 실시하여 트렌치를 매립하는 제 4 산화막(7)을 제외한 나머지 제 4 산화막(7)과 잔류한 제 2 산화막(4)을 제거한다. 이때, 잔류한 제 1 질화막(3)이 식각정지층으로 이용된다. 따라서, 트렌치 부위에 잔류한 제 4 산화막(7)으로 이루어진 제 2 필드절연막(7-1)이 형성되었다.
그리고, 잔류한 제 1 질화막(3)과 제 1 산화막(2)을 제거하여 기판의 활성영역 부위를 노출시킨다.
따라서, 기판(1)의 활성영역과 필드영역은 수평방향 격리용 잔류한 제 1 필드절연막(21)과 수직방향 격리용 제 2 필드절연막(7-1)으로 구성된 소자격리막(21,7-1)으로 충분히 격리되었다.
따라서, 본 발명은 필드절연막을 LOCOS방식과 트렌치방식을 적절히 혼합하여 형성하므로서 활성영역을 최대한 확보할 수 있으므로 소자의 고집적화를 가능하게 하며, 또한 기판 깊숙히 수직방향으로도 소자격리가 가능하므로 누설전류를 감소시키는 등 소자의 신뢰성을 크게 향상시키는 장점이 있다.
Claims (5)
- 활성영역과 필드영역이 정의된 반도체기판의 상기 필드영역 표면에 제 1 필드절연막을 형성하는 단계와,상기 제 1 필드영역의 모서리 부위를 제거하여 상기 필드영역의 상기 반도체기판 표면을 노출시키는 단계와,노출된 상기 필드영역의 상기 반도체기판을 소정 깊이 까지 제거하여 트렌치를 형성하는 단계와,상기 트렌치를 매립하고 상기 제 1 필드절연막과 연결되는 제 2 필드절연막을 형성하는 단계로 이루어진 반도체장치의 소자격리 방법.
- 청구항 1에 있어서, 상기 제 1 필드절연막은 로칼 옥시데이션 오브 실리콘 형성법으로 형성하는 것이 특징인 반도체장치의 소자격리 방법.
- 청구항 1에 있어서, 상기 제 1 필드절연막은 열산화방법으로 산화막을 성장시켜 형성하고 상기 제 2 필드절연막은 화학기상증착법으로 상기 트렌치를 충분히 매립하도록 형성한 후 에치백하여 형성하는 것이 특징인 반도체장치의 소자격리 방법.
- 청구항 1에 있어서, 상기 제 1 필드절연막과 상기 제 2 필드절연막 형성시 상기 활성영역은 식각방지층으로 보호되어 있는 것이 특징인 반도체장치의 소자격리 방법.
- 청구항 1에 있어서, 상기 필드영역은 상기 제 1 및 제 2 필드절연막이 형성된 부위의 상기 반도체기판 부위인 것이 특징인 반도체장치의 소자격리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025123A KR100328707B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체장치의 소자격리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025123A KR100328707B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체장치의 소자격리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004454A KR20010004454A (ko) | 2001-01-15 |
| KR100328707B1 true KR100328707B1 (ko) | 2002-03-20 |
Family
ID=19596660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025123A KR100328707B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체장치의 소자격리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100328707B1 (ko) |
-
1999
- 1999-06-29 KR KR1019990025123A patent/KR100328707B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004454A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100328707B1 (ko) | 반도체장치의 소자격리 방법 | |
| KR930000197B1 (ko) | 필드산화막 형성방법 | |
| KR100242526B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
| KR20000044885A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100309810B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR0124482B1 (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| KR20030049783A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR0179790B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010003615A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100444315B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| KR20000043906A (ko) | 반도체 소자의 제조 방법 | |
| KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100577011B1 (ko) | 반도체소자의 제조방법 | |
| KR100249021B1 (ko) | 반도체장치의 소자격리방법 | |
| KR0147427B1 (ko) | 미세 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |