KR100309810B1 - 반도체소자의소자분리막형성방법 - Google Patents
반도체소자의소자분리막형성방법 Download PDFInfo
- Publication number
- KR100309810B1 KR100309810B1 KR1019980060336A KR19980060336A KR100309810B1 KR 100309810 B1 KR100309810 B1 KR 100309810B1 KR 1019980060336 A KR1019980060336 A KR 1019980060336A KR 19980060336 A KR19980060336 A KR 19980060336A KR 100309810 B1 KR100309810 B1 KR 100309810B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- nitride
- forming
- field oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, NSLOCOS 공정으로 1차 필드 산화막을 성장시킨 후 제거하고, 1차 필드 산화막이 제거되어 언더컷이 발생된 질화막 스페이서 하부를 제 2 질화막으로 매립하여 보상한 후 2차 필드 산화막을 성장시켜 버즈빅에 의한 소자의 열화를 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법이 제공된다.
Description
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 NSLOCOS 공정으로 1차 필드 산화막을 성장시킨 후 제거하고, 1차 필드 산화막이 제거되어 언더컷이 발생된 질화막 스페이서 하부를 제 2 질화막으로 매립한 후 2차 필드 산화막을 성장시켜 소자 분리막을 형성함으로써 소자의 열화를 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
종래의 소자 분리막 형성 방법을 도 1(a) 및 도 1(b)에 도시되어 있는 NSLOCOS(nitride spacer local oxidation of silicon) 방법을 예로 설명하면 다음과 같다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12) 및 질화막(13)을 순차적으로 형성한다. 활성 영역 및 필드 영역을 분리하기 위한 마스크를 이용한 리소그라피 및 식각 공정으로 질화막(13) 및 패드 산화막(12)을 선택적으로 식각한다. 잔류되는 질화막(13) 및 패드 산화막(12)은 활성 영역이 폐쇄되고, 필드 영역이 개방되도록 형성한다. 잔류된 질화막(13) 및 패드 산화막(12) 측벽에 질화막 스페이서(14)를 형성한 후 산화 공정을 실시하여 반도체 기판(11)상에 필드 산화막(15)을 형성한다.
도 1(b)를 참조하면, 질화막 스페이서(14), 질화막(13) 및 패드 산화막(12)을 제거하여 필드 산화막(15)의 형성을 완료한다.
그런데, 상기와 같은 공정으로 형성되는 필드 산화막은 버즈빅(bird's beak)(A)의 발생으로 인해 활성 영역이 감소되고, 이후 이온 주입 공정시 버즈빅 부분의 이온 주입 깊이의 감소와 콘택 형성시 필드 산화막과의 스페이스 부족으로 인한 누설 전류의 문제를 유발한다. 그리고, 반도체 소자의 고집적화에 따라 필드 산화막의 폭이 좁아지면서 기판 아래쪽으로의 산화막 두께가 얇아지는 문제로 셀과 셀간의 전류 누설 문제가 발생하게 된다.
따라서, 본 발명은 상기와 같은 종래의 소자 분리막을 적용하였을 경우 반도체 소자의 특성이 열화되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 활성 영역 및 필드 영역이 확정된 반도체 기판의 활성 영역 상부에 산화 방지막을 형성한 후 상기 산화 방지막 측벽에 질화막 스페이서를 형성하는 단계와, 1차 산화 공정을 실시하여 필드 영역의 반도체 기판상에 1차 필드 산화막을 성장시키는 단계와, 습식 식각 공정으로 상기 1차 필드 산화막을 제거하는 단계와, 전체 구조 상부에 질화막을 형성한 후 전면 식각하는 단계와, 2차 산화 공정을 실시하여 2차 필드 산화막을 성장시키는 단계와, 상기 질화막, 질화막 스페이서, 산화 방지막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 및 도 1(b)는 종래의 NSLOCOS 공정에 의한 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(f)는 본 발명에 따른 소자 분리막 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 및 21 : 반도체 기판 12 및 22 : 패드 산화막
13 : 질화막 14 및 24 : 질화막 스페이서
15 : 필드 산화막 23 : 제 1 질화막
25 : 1차 필드 산화막 26 : 제 2 질화막
27 : 2차 필드 산화막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(f)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(21) 상부에 패드 산화막(22) 및 제 1 질화막(23)을 순차적으로 형성한다. 활성 영역 및 필드 영역을 분리하기 위한 마스크를 이용한 리소그라피 및 식각 공정으로 제 1 질화막(23) 및 패드 산화막(22)을 선택적으로 식각한다. 잔류되는 제 1 질화막(23) 및 패드 산화막(22)은 활성 영역이 폐쇄되고, 필드 영역이 개방되도록 형성한다. 전체 구조 상부에 질화막을 증착한 후 전면 식각 공정을 실시하여 잔류된 제 1 질화막(23) 및 패드 산화막(22) 측벽에 질화막 스페이서(24)를 형성한다. 산화 공정을 실시하여 반도체 기판(21)상에 1차 필드 산화막(25)을 형성한다.
도 2(b)를 참조하면, 습식 식각 공정을 실시하여 1차 필드 산화막(25)을 제거한다. 1차 필드 산화막(25)을 제거함에 따라 질화막 스페이서(24) 하부의 1차 필드 산화막(25)이 제거된 부분에 언더컷이 발생된다.
도 2(c)를 참조하면, 전체 구조 상부에 CVD 방법을 이용하여 제 2 질화막(26)을 형성한다. 이에 의해 질화막 스페이서(24) 하부의 언더컷 부분에도 제 2 질화막(26)이 증착된다. 제 2 질화막(26)은 질화막 스페이서(24)를 형성하기 위해 증착한 질화막과 비슷한 두께로 증착한다.
도 2(d)를 참조하면, 건식 식각 공정을 실시하여 제 2 질화막(26)을 전면 식각한다. 제 2 질화막(26)을 건식 식각 공정으로 전면 식각하면 질화막 스페이서(24)상에 미세한 두께의 제 2 질화막(26)이 잔류하게 된다. 또한, 언더컷 부분도 제 2 질화막(26)에 의해 완전히 매립되어 보상된다.
도 2(e)는 2차 산화 공정을 실시하여 2차 필드 산화막(27)을 성장시킨 상태의 단면도이다.
도 2(f)는 제 2 질화막(26), 질화막 스페이서(24), 제 1 질화막(23) 및 패드 산화막(22)을 제거하여 2차 필드 산화막(27)만을 잔류시킴으로써 소자 분리막 형성 공정을 완료한 상태의 단면도이다.
상기와 같은 공정에 의해 형성되는 소자 분리막은 종래의 방법으로 형성되는 소자 분리막보다 두배 정도 깊이로 형성되며, 종래의 방법으로 형성되는 소자 분리막과 동일한 두께로 형성된다.
상술한 바와 같이 본 발명에 의하면 1차 필드 산화막을 성장시킨 후 제거하고, 2차 필드 산화막을 성장시킴으로써 버즈빅으로 인한 소자의 열화를 방지할 수 있어 이후 공정에서의 소자의 신뢰도를 향상시킬 수 있다.
Claims (2)
- 활성 영역 및 필드 영역이 확정된 반도체 기판의 활성 영역 상부에 산화 방지막을 형성한 후 상기 산화 방지막 측벽에 질화막 스페이서를 형성하는 단계와,1차 산화 공정을 실시하여 필드 영역의 반도체 기판상에 1차 필드 산화막을 성장시키는 단계와,습식 식각 공정으로 상기 1차 필드 산화막을 제거하는 단계와,전체 구조 상부에 질화막을 형성한 후 전면 식각하는 단계와,2차 산화 공정을 실시하여 2차 필드 산화막을 성장시키는 단계와,상기 질화막, 질화막 스페이서, 산화 방지막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서, 상기 산화 방지막은 패드 산화막 및 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060336A KR100309810B1 (ko) | 1998-12-29 | 1998-12-29 | 반도체소자의소자분리막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060336A KR100309810B1 (ko) | 1998-12-29 | 1998-12-29 | 반도체소자의소자분리막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043898A KR20000043898A (ko) | 2000-07-15 |
| KR100309810B1 true KR100309810B1 (ko) | 2001-11-15 |
Family
ID=19567154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980060336A KR100309810B1 (ko) | 1998-12-29 | 1998-12-29 | 반도체소자의소자분리막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100309810B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100779398B1 (ko) * | 2001-06-26 | 2007-11-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
-
1998
- 1998-12-29 KR KR1019980060336A patent/KR100309810B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043898A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960016502B1 (ko) | 집적 회로 분리 방법 | |
| US5747377A (en) | Process for forming shallow trench isolation | |
| KR20050068748A (ko) | 반도체 소자 분리막 형성 방법 | |
| KR100950749B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100309810B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100317041B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100422950B1 (ko) | 소자분리막 형성 방법 | |
| KR100506453B1 (ko) | 반도체소자의 제조방법 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| KR100389911B1 (ko) | 트렌치 소자 분리 방법 | |
| KR100328707B1 (ko) | 반도체장치의 소자격리 방법 | |
| KR0179790B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR20010003615A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100343132B1 (ko) | 반도체장치의소자분리방법 | |
| KR100541698B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR100209599B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR960015595B1 (ko) | 반도체 장치의 소자격리 방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| KR0147427B1 (ko) | 미세 반도체 소자의 소자분리막 형성 방법 | |
| KR20020052677A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20010027434A (ko) | 에스오아이 반도체 소자 분리 방법 | |
| KR19990041569A (ko) | 반도체장치의 소자격리방법 | |
| KR19980034230A (ko) | 반도체 소자의 격리층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |