KR100422950B1 - 소자분리막 형성 방법 - Google Patents

소자분리막 형성 방법 Download PDF

Info

Publication number
KR100422950B1
KR100422950B1 KR10-2001-0089198A KR20010089198A KR100422950B1 KR 100422950 B1 KR100422950 B1 KR 100422950B1 KR 20010089198 A KR20010089198 A KR 20010089198A KR 100422950 B1 KR100422950 B1 KR 100422950B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
forming
film
oxidation process
Prior art date
Application number
KR10-2001-0089198A
Other languages
English (en)
Other versions
KR20030058672A (ko
Inventor
김현수
차태호
임관용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0089198A priority Critical patent/KR100422950B1/ko
Publication of KR20030058672A publication Critical patent/KR20030058672A/ko
Application granted granted Critical
Publication of KR100422950B1 publication Critical patent/KR100422950B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자분리막 형성 방법에 관한 것으로, 특히 저온이고 습식 분위기의 산화 공정에 의해 STI(Shallow Trench Isolation) 트렌치(Trench)의 바텀 코너(Bottom coner)를 라운딩(Rounding)화하고 고온이고 건식 분위기의 산화 공정에 의해 STI 트렌치의 탑(Top) 코너를 라운딩화하므로, 종래의 STI 트렌치의 탑 코너와 STI 트렌치의 바텀 코너의 스트레스(Stress) 및 전계를 저하시켜 누설 전류를 방지하고 소자의 리프레쉬(Refresh) 시간을 증가시키므로 소자의 특성, 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

소자분리막 형성 방법{Method for forming a isolation film}
본 발명은 소자분리막 형성 방법에 관한 것으로, 특히 저온이고 습식 분위기의 산화 공정에 의해 STI(Shallow Trench Isolation) 트렌치(Trench)의 바텀 코너(Bottom coner)를 라운딩(Rounding)화하고 고온이고 건식 분위기의 산화 공정에 의해 STI 트렌치의 탑(Top) 코너를 라운딩화하여 소자의 특성, 수율 및 신뢰성을 향상시키는 소자분리막 형성 방법에 관한 것이다.
반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 되는데 그 중에서 소자 분리가 문제된다.
소자 분리 기술에는 크게 로코스(LOCOS)방법과 기판을 깍아 낸 다음에 CVD산화막으로 채운뒤에 평탄화하는 STI 방법이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 소자분리막 형성 방법을 도시한 단면도이다.
도 1a를 참조하면, STI 방법에 있어서, 소자분리 영역이 정의된 반도체 기판(11)상에 패드(Pad) 산화막(12), 질화막(13) 및 감광막(14)을 순차적으로 형성한 다음, 상기 감광막(14)을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막(14)을 마스크로 상기 질화막(13), 패드 산화막(12) 및 반도체 기판(11)을 선택 식각하여 STI 트렌치를 형성한다.
도 1b를 참조하면, 상기 감광막(14)을 제거한 다음, 상기 STI 트렌치를 포함한 전면에 소자분리 산화막(15)을 형성한다.
도 1c를 참조하면, 상기 소자분리 산화막(15)을 상기 STI 트렌치내에만 남도록 평탄화 시킨다.
도 1d를 참조하면, 상기 반도체 기판(11)상에 형성된 질화막(13) 및 패드 산화막(12)을 제거한다.
그러나, 종래의 소자분리막 형성 방법은 STI 트렌치의 탑 코너 및 바텀 코너가 각이지므로 다음과 같은 이유에 의해 소자의 특성, 수율 및 신뢰성이 저하되는 문제점이 있었다.
첫째, 상기 STI 트렌치의 탑 코너가 각이지므로 INWE(Iiverse Narrow Width Effect)가 증가하여 문턱전압이 변화되고 스트레스(Stress)의 증가로 누설 전류가 증가한다.
둘째, 상기 STI 트렌치의 바텀 코너가 각이지므로 과도한 스트레스로 기이한 격자 결함에 의해 누설 전류가 발생되고 소자의 리프레쉬(Refresh) 시간이 줄어든다.
본 발명은 상기의 문제점을 해결하기 위해 안츨한 것으로 저온이고 습식 분위기의 산화 공정에 의해 STI 트렌치의 바텀 코너를 라운딩화하고 고온이고 건식 분위기의 산화 공정에 의해 STI 트렌치의 탑 코너를 라운딩화하므로, 종래의 STI 트렌치의 탑 코너와 STI 트렌치의 바텀 코너의 스트레스 및 전계를 저하시키는 소자분리막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 소자분리막 형성 방법을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 소자분리막 형성 방법을 도시한 단면도.
도 3은 본 발명의 STI 트렌치의 바텀 코너가 라운딩된 형태를 나타낸 사진도.
도 4는 본 발명의 STI 트렌치에 고밀도 플라즈마 산화막이 형성된 형태를 나타낸 사진도.
도 5는 본 발명의 STI 트렌치의 탑 코너가 라운딩된 형태를 나타낸 사진도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31: 반도체 기판 12, 32: 패드 산화막
13, 33: 질화막 14: 감광막
15, 41: 소자분리 산화막 35: 제 1 열산화막
37: 고밀도 플라즈마 산화막 39: 제 2 열산화막
이상의 목적을 달성하기 위한 본 발명은 기판 상에 소자분리 영역을 노출시키는 절연막을 형성하는 단계, 상기 절연막을 마스크로 상기 기판을 식각하여 트랜치를 형성하는 단계, 저온, 습식 분위기의 열 산화 공정으로 상기 트랜치 내면에 제 1 산화막을 성장시켜 상기 트렌치의 바텀 코너를 라운딩화하는 단계, 상기 트렌치의 중간 부위까지 매립하는 고밀도 플라즈마(Plasma) 산화막을 상기 제 1 산화막 상에 형성하는 단계, 고온, 건식 분위기의 열 산화 공정으로 상기 고밀도 플라즈마 산화막 상의 트랜치 내벽에 제 2 산화막을 성장시켜 상기 트렌치의 탑 코너를 라운딩화하는 단계 및 전면에 제 3 산화막을 형성하여 상기 트렌치를 갭필하고, 상기 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법을 제공하는 것과,
상기 제 1 산화막을 750 ∼ 950℃의 온도 하에 습식 분위기의 열 산화 공정에 의해 30 ∼ 150Å의 두께로 성장시키는 것과,
상기 고밀도 플라즈마 산화막을 200 ∼ 2000Å의 두께로 형성하는 것과,
상기 제 2 산화막을 950 ∼ 1050℃의 온도 하에 건식 분위기의 열 산화 공정에 의해 30 ∼ 150Å의 두께로 성장시키는 것과,
상기 제 3 산화막을 고밀도 플라즈마 산화막 또는 O3-TEOS 산화막으로 형성하는 것을 특징으로 한다.
본 발명의 원리는 저온이고 습식 분위기의 산화 공정에 의해 STI 트렌치의 바텀 코너를 라운딩화하고 고온이고 건식 분위기의 산화 공정에 의해 STI 트렌치의 탑 코너를 라운딩화하므로, 종래의 STI 트렌치의 탑 코너와 STI 트렌치의 바텀 코너의 스트레스 및 전계를 저하시켜 누설 전류를 방지하고 소자의 리프레쉬 시간을 증가시키는 발명이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 소자분리막 형성 방법을 도시한 단면도이다.
그리고, 도 3은 본 발명의 STI 트렌치의 바텀 코너가 라운딩된 형태를 나타낸 사진도이고, 도 4는 본 발명의 STI 트렌치에 고밀도 플라즈마 산화막이 형성된 형태를 나타낸 사진도이며, 도 5는 본 발명의 STI 트렌치의 탑 코너가 라운딩된 형태를 나타낸 사진도이다.
도 2a를 참조하면, STI 방법에 있어서, 소자분리 영역이 정의된 반도체 기판(31)상에 패드 산화막(32), 질화막(33) 및 감광막(도시하지 않음)을 순차적으로 형성한 다음, 상기 감광막을 상기 소자분리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 질화막(33), 패드 산화막(32) 및 반도체 기판(31)을 선택 식각하여 STI 트렌치를 형성하고, 상기 감광막을 제거한다.
도 2b 및 도 3을 참조하면, 750 ∼ 950℃의 온도 하에 습식 분위기의 열 산화 공정으로 상기 STI 트렌치의 내면에 30 ∼ 150Å 두께의 제 1 열산화막(35)을 성장시킨다. 이때, 상기 제 1 열산화막(35)의 성장 공정 시 상기 STI 트렌치의 바텀 코너가 라운딩(A)된다.
도 2c 및 도 4를 참조하면, 상기 제 1 열산화막(35)을 포함한 전면에 200 ∼ 2000Å 두께의 고밀도 플라즈마 산화막(37)을 형성한다. 이때, 고밀도 플라즈마 산화막(37)은 상기 STI 트렌치의 바텀에서부터 증착이 되고 상기 STI 트렌치의 측면에는 거의 증착되지 않는 특성(B)을 갖는다.
도 2d 및 도 5를 참조하면, 상기 STI 트렌치 측면의 고밀도 플라즈마 산화막(37)을 습식 식각 공정에 의해 제거한다.
그리고, 950 ∼ 1050℃의 온도 하에 건식 분위기의 열 산화 공정으로 상기 고밀도 플라즈마 산화막(37) 상의 노출된 STI 트렌치의 내벽에 30 ∼ 150Å 두께의 제 2 열산화막(39)을 성장시킨다. 이때, 상기 제 2 열산화막(39)의 성장 공정 시 상기 STI 트렌치의 탑 코너가 라운딩(D)된다.
도 2e를 참조하면, 상기 제 2 열산화막(39)을 포함한 전면에 소자분리 산화막(41)을 형성한다. 이때, 상기 소자분리 산화막(41)을 고밀도 플라즈마 산화막 또는 O3-TEOS(Tetra Ethyl Ortho Silicate) 산화막으로 형성한다.
도 2f를 참조하면, 상기 소자분리 산화막(41)을 상기 STI 트렌치 내에만 남도록 평탄화 시킨다.
그리고, 상기 반도체 기판(31)상에 형성된 질화막(33) 및 패드 산화막(32)을제거한다.
여기서, 상술한 본 발명의 소자분리막 형성 방법에 있어서, 상기 제 1 열산화막(35)을 포함한 전면에 200 ∼ 2000Å 두께의 고밀도 플라즈마 산화막(37)을 형성한 다음, 상기 STI 트렌치 측면의 고밀도 플라즈마 산화막(37)을 습식 식각 공정에 의해 제거하는 공정을 하지 않고 상기 제 2 열산화막(39)의 성장 공정을 진행할 수 있다.
본 발명의 소자분리막 형성 방법은 저온이고 습식 분위기의 산화 공정에 의해 STI 트렌치의 바텀 코너를 라운딩화하고 고온이고 건식 분위기의 산화 공정에 의해 STI 트렌치의 탑 코너를 라운딩화하므로, 종래의 STI 트렌치의 탑 코너와 STI 트렌치의 바텀 코너의 스트레스 및 전계를 저하시켜 누설 전류를 방지하고 소자의 리프레쉬 시간을 증가시키므로 소자의 특성, 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (5)

  1. 기판 상에 소자분리 영역을 노출시키는 절연막을 형성하는 단계;
    상기 절연막을 마스크로 상기 기판을 식각하여 트랜치를 형성하는 단계;
    저온, 습식 분위기의 열 산화 공정으로 상기 트랜치 내면에 제 1 산화막을 성장시켜 상기 트렌치의 바텀 코너를 라운딩화하는 단계;
    상기 트렌치의 중간 부위까지 매립하는 고밀도 플라즈마 산화막을 상기 제 1 산화막 상에 형성하는 단계;
    고온, 건식 분위기의 열 산화 공정으로 상기 고밀도 플라즈마 산화막 상의 트랜치 내벽에 제 2 산화막을 성장시켜 상기 트렌치의 탑 코너를 라운딩화하는 단계;
    전면에 제 3 산화막을 형성하여 상기 트렌치를 갭필하고, 상기 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 산화막을 750 ∼ 950℃의 온도 하에 습식 분위기의 열 산화 공정에 의해 30 ∼ 150Å의 두께로 성장시킴을 특징으로 하는 소자분리막 형성 방법.
  3. 제 1 항에 있어서,
    상기 고밀도 플라즈마 산화막을 200 ∼ 2000Å의 두께로 형성함을 특징으로하는 소자분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 산화막을 950 ∼ 1050℃의 온도 하에 건식 분위기의 열 산화 공정에 의해 30 ∼ 150Å의 두께로 성장시킴을 특징으로 하는 소자분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 3 산화막을 고밀도 플라즈마 산화막 또는 O3-TEOS 산화막으로 형성함을 특징으로 하는 소자분리막 형성 방법.
KR10-2001-0089198A 2001-12-31 2001-12-31 소자분리막 형성 방법 KR100422950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089198A KR100422950B1 (ko) 2001-12-31 2001-12-31 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0089198A KR100422950B1 (ko) 2001-12-31 2001-12-31 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20030058672A KR20030058672A (ko) 2003-07-07
KR100422950B1 true KR100422950B1 (ko) 2004-03-12

Family

ID=32216566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0089198A KR100422950B1 (ko) 2001-12-31 2001-12-31 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100422950B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867860B (zh) * 2014-02-20 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构的制作方法
CN105448820B (zh) * 2014-09-02 2018-07-20 中芯国际集成电路制造(上海)有限公司 形成有源区的方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080831A (ko) * 1998-04-22 1999-11-15 윤종용 트렌치 격리 형성 방법
KR20000027703A (ko) * 1998-10-29 2000-05-15 김규현 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
JP2000269318A (ja) * 1999-03-12 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
KR20010008610A (ko) * 1999-07-02 2001-02-05 김영환 반도체 소자의 분리막 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990080831A (ko) * 1998-04-22 1999-11-15 윤종용 트렌치 격리 형성 방법
KR20000027703A (ko) * 1998-10-29 2000-05-15 김규현 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
JP2000269318A (ja) * 1999-03-12 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
KR20010008610A (ko) * 1999-07-02 2001-02-05 김영환 반도체 소자의 분리막 형성방법

Also Published As

Publication number Publication date
KR20030058672A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
JP2004311487A (ja) 半導体装置の製造方法
KR20030006542A (ko) 반도체 장치 및 그 제조방법
KR20030051018A (ko) 반도체 소자의 소자 분리막 형성방법
KR100422950B1 (ko) 소자분리막 형성 방법
KR100317041B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR20080084256A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR101025731B1 (ko) 라이너질화막을 포함하는 반도체소자의 소자분리막 및 그제조 방법
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
KR100588642B1 (ko) 트렌치 코너 라운딩 향상 방법
JP2009158916A (ja) 半導体素子のトレンチ形成方法
KR100389911B1 (ko) 트렌치 소자 분리 방법
KR100618810B1 (ko) 보더리스 콘택 플러그를 구비하는 반도체 소자의 제조방법
KR100277435B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100429555B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100468712B1 (ko) 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법
KR20000044658A (ko) 반도체 소자의 소자분리막 형성 방법
KR20040001137A (ko) 소자 분리막 형성 방법
KR100373710B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법
KR100439105B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20050042685A (ko) 반도체 소자의 필드산화막 형성방법
KR20030057886A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030000951A (ko) 반도체장치의 소자분리막 형성방법
KR20050063338A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040001903A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee