CN104867860B - 一种浅沟槽隔离结构的制作方法 - Google Patents

一种浅沟槽隔离结构的制作方法 Download PDF

Info

Publication number
CN104867860B
CN104867860B CN201410058168.8A CN201410058168A CN104867860B CN 104867860 B CN104867860 B CN 104867860B CN 201410058168 A CN201410058168 A CN 201410058168A CN 104867860 B CN104867860 B CN 104867860B
Authority
CN
China
Prior art keywords
groove
preparation
isolation structure
thermal oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410058168.8A
Other languages
English (en)
Other versions
CN104867860A (zh
Inventor
张庆勇
周儒领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410058168.8A priority Critical patent/CN104867860B/zh
Publication of CN104867860A publication Critical patent/CN104867860A/zh
Application granted granted Critical
Publication of CN104867860B publication Critical patent/CN104867860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明提供一种浅沟槽隔离结构的制作方法，包括步骤：1）于半导体衬底表面形成具有刻蚀窗口的阻挡层；2）于所述半导体衬底内部形成沟槽；3）通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；4）于所述沟槽底部形成保护层；5）将所述保护层以上的热氧化物层减薄至第二厚度；6）去除所述保护层；7）于所述沟槽内形成至少充满所述沟槽的绝缘介质。本发明在保证沟槽顶部转角圆角化实现的同时，并不对半导体衬底造成任何损伤的情况下，大大提高了采用高密度等离子体化学气相淀积工艺于沟槽内填充绝缘介质的质量，从而避免了半导体器件漏电流等缺陷的产生，提高了半导体器件的质量。本发明步骤简单易行，适用于工业生产。

Description

一种浅沟槽隔离结构的制作方法
技术领域
本发明涉及一种半导体器件结构的制作方法，特别是涉及一种浅沟槽隔离结构的制作方法。
背景技术
随着半导体工艺进入深亚微米时代，0.13微米以下的元件例如CMOS器件中，NMOS晶体管和PMOS晶体管之间的隔离均采用STI(浅沟槽隔离)工艺形成。
传统的STI的制作方法通常包括下列步骤：首先，提供半导体衬底，在半导体衬底上形成刻蚀阻挡层；接着，在所述刻蚀阻挡层上形成光掩膜图形，使得所述刻蚀阻挡层的部分区域被暴露；对刻蚀阻挡层及刻蚀阻挡层下层的半导体衬底进行刻蚀，在所述刻蚀阻挡层和所述半导体衬底中形成沟槽；接着，向所述沟槽内填充绝缘介质，形成STI。这种传统的STI的制作方法较简单，但对于小特征尺寸的半导体器件来说，传统工艺所制作的STI的往往会具有绝缘介质填充效果不佳、漏电流增大、尤其是沟槽顶部尖角导致电学性能恶化严重等严重缺陷，因此，对传统的STI的制作方法进行改进已是势在必行。
现有的一种STI的改进工艺步骤如下：
步骤一，采用光刻工艺于半导体衬底内部形成沟槽；
步骤二，采用热氧化工艺对所述沟槽的侧壁及底部进行氧化，获得一层较厚的热氧化层，以使所述沟槽顶部转角圆角化；
步骤三，采用化学气相淀积工艺于所述沟槽内填充绝缘介质材料，至少将所述沟槽填满；
步骤四，去除多余的绝缘介质材料、步骤一的光刻掩膜，并进行平坦化工艺以完成STI的制作工艺。
以上工艺虽解决了由于沟槽顶部尖角导致半导体器件的电学性能恶化，但是，由于这种工艺需要在沟槽侧壁生长一层非常厚的热氧化层，使本来宽度就非常小的沟槽更加狭窄，在进行绝缘介质填充时，由于填充入口和通道过小，绝缘介质的填充比较困难，最终导致绝缘介质中孔洞等缺陷的产生，从而导致半导体器件漏电等情况的发生。
鉴于以上所述，本发明提供一种可以有效解决现有STI的制作方法中，绝缘介质填充困难而导致半导体器件电学性能下降等问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构的制作方法，用于解决现有技术中STI制作工艺中，绝缘介质填充困难而导致半导体器件电学性能下降等问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤：
1）提供一半导体衬底，于所述半导体衬底表面形成具有刻蚀窗口的阻挡层；
2）刻蚀所述半导体衬底以于所述半导体衬底内部形成沟槽；
3）通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；
4）于所述沟槽底部形成保护层；
5）将所述保护层以上的热氧化物层减薄至第二厚度；
6）去除所述保护层；
7）于所述沟槽内形成至少充满所述沟槽的绝缘介质。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述阻挡层为氮化硅硬掩膜层。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述沟槽截面的形状为倒梯形。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述沟槽截面的最大宽度为不大于1000埃，所述沟槽的深宽比为不小于4:1。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤2）与步骤3）之间还包括步骤：去除所述刻蚀窗口两侧的阻挡层的一部分。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述第一厚度为不小于300埃。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤3）包括以下步骤：
3-1）进行第一次热氧化，于所述沟槽底部及侧壁形成热氧化物薄膜，其中，所述沟槽侧壁的热氧化物薄膜的厚度为50～150埃；
3-2）去除所述热氧化物薄膜；
3-3）进行第二次热氧化，于所述沟槽底部及侧壁形成热氧化物层，以使所述沟槽顶部的转角圆角化，其中，所述沟槽侧壁的热氧化物层的厚度不小于300埃。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述保护层的厚度为200～500埃。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，所述保护层为抗反射材料层。
进一步地，步骤4）包括以下步骤：
4-1）采用旋涂工艺于所述沟槽内填充抗反射材料；
4-2）采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述沟槽内的部分抗反射材料，保留所述沟槽底部的抗反射材料形成抗反射材料层；
步骤6）采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述抗反射材料层。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤5）采用湿法腐蚀工艺减薄所述保护层以上的热氧化物层，减薄至第二厚度为50～150埃。
作为本发明的浅沟槽隔离结构的制作方法的一种优选方案，步骤7）采用高密度等离子体化学气相淀积工艺于所述沟槽内形成至少充满所述沟槽的绝缘介质。
如上所述，本发明提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤：1）提供一半导体衬底，于所述半导体衬底表面形成具有刻蚀窗口的阻挡层；2）刻蚀所述半导体衬底以于所述半导体衬底内部形成沟槽；3）通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；4）于所述沟槽底部形成保护层；5）将所述保护层以上的热氧化物层减薄至第二厚度；6）去除所述保护层；7）于所述沟槽内形成至少充满所述沟槽的绝缘介质。本发明在保证沟槽顶部转角实现圆角化的同时，并不对半导体衬底造成任何损伤的情况下，大大提高了采用高密度等离子体化学气相淀积工艺于沟槽内填充绝缘介质的质量，从而避免了半导体器件漏电流等缺陷的产生，提高了半导体器件的质量。本发明步骤简单易行，适用于工业生产。
附图说明
图1显示为本发明沟的浅槽隔离结构的制作方法步骤1）所呈现的结构示意图。
图2显示为本发明沟的浅槽隔离结构的制作方法步骤2）所呈现的结构示意图。
图3～图6显示为本发明沟的浅槽隔离结构的制作方法步骤3）所呈现的结构示意图。
图7～图8显示为本发明沟的浅槽隔离结构的制作方法步骤4）所呈现的结构示意图。
图9显示为本发明沟的浅槽隔离结构的制作方法步骤5）所呈现的结构示意图。
图10显示为本发明沟的浅槽隔离结构的制作方法步骤6）所呈现的结构示意图。
图11显示为本发明沟的浅槽隔离结构的制作方法步骤7）所呈现的结构示意图。
元件标号说明
101 半导体衬底
102 阻挡层
103 刻蚀窗口
104 沟槽
105 热氧化物薄膜
106 热氧化物层
107 圆角
108 保护层
109 绝缘介质
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图11所示，本实施例提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤：
如图1所示，首先进行步骤1），提供一半导体衬底101，于所述半导体衬底101表面形成具有刻蚀窗口103的阻挡层102。
在本实施例中，所述半导体衬底101为硅衬底，所述阻挡层102为氮化硅硬掩膜层。
具体地，先于所述硅衬底表面沉积一层氮化硅层，然后依据所需浅沟槽隔离结构的位置，通过光刻工艺于所述氮化硅层中开出多个刻蚀窗口103。当然，在沉积所述氮化硅层之前，也可以先在所述硅衬底表面热氧化出一层二氧化硅层作为保护层。当然，也可以采用其他预期的半导体衬底101及其他预期的阻挡层102，并不限于此处所列举的一种或几种。
如图2所示，然后进行步骤2），刻蚀所述半导体衬底101以于所述半导体衬底101内部形成沟槽104。
具体地，以上述的阻挡层102为掩膜，采用如ICP刻蚀等干法刻蚀工艺于所述半导体衬底101内部刻蚀出间隔排列的多个沟槽104，所述沟槽104，在本实施例中，其截面的形状为倒梯形。
为了保证器件的集成度和隔离效果，所述沟槽104截面的最大宽度为不大于1000埃，且所述沟槽104的深宽比为不小于4:1。
如图3～图6所示，接着进行步骤3），通过热氧化工艺于所述沟槽104底部及侧壁形成第一厚度的热氧化物层106。
作为示例，所述热氧化物层106为二氧化硅层，所述第一厚度为所述沟槽侧壁的热氧化层的厚度，其数值为不小于300埃。
如图3所示，为了进一步保证所述沟槽104顶部转角处的圆角化，步骤2）与步骤3）之间还包括步骤：采用HPO3磷酸溶液去除所述刻蚀窗口103两侧的阻挡层102的一部分，去除了该部分阻挡层后，将位于所述沟槽104顶部转角处的半导体衬底101露出，使其更加容易被氧化，以便实现圆角化。
具体地，去除所述刻蚀窗口103两侧的阻挡层102的一部分后，本步骤包括以下步骤：
如图4所示，首先进行步骤3-1），进行第一次热氧化，于所述沟槽104底部及侧壁形成热氧化物薄膜105，其中，所述沟槽104侧壁的热氧化物薄膜105的厚度为50～150埃。
在本实施例中，将具有沟槽104的半导体衬底101置于高温炉管中，于900～1100℃温度下进行氧化，于所述沟槽104底部及侧壁形成热氧化物薄膜105，直至所述沟槽104侧壁的热氧化物薄膜105的厚度为100埃左右，该步骤可以将带有毛刺、孔洞等缺陷的沟槽104侧壁与底部进行氧化，以获得表面性能良好的沟槽104。
如图5所示，然后进行步骤3-2），去除所述热氧化物薄膜105。
在本实施例中，采用HF氢氟酸溶液进行湿法腐蚀以去除所述热氧化物薄膜105。
如图6所示，最后进行步骤3-3），进行第二次热氧化，于所述沟槽104底部及侧壁形成热氧化物层106，以使所述沟槽104顶部的转角圆角化形成圆角107，其中，所述沟槽104侧壁的热氧化物层106的厚度不小于300埃。
具体地，于900～1100℃温度下进行氧化，于所述沟槽104底部及侧壁形成热氧化物层106，直至所述沟槽104侧壁的热氧化物层106的厚度为300埃以上，以使所述沟槽104顶部的转角圆角化。
如图7～图8所示，然后进行步骤4），于所述沟槽104底部形成保护层108。
根据热氧化原理，一般来说，所述沟槽104底部的热氧化层较薄，所述保护层108，其作用是用于保护所述沟槽104底部的热氧化层以及所述热氧化物层106下方的半导体衬底101不被腐蚀，同时，所述保护层108不宜太厚，以免影响后续对所述沟槽104侧壁热氧化物层106的腐蚀，鉴于以上原因，在本实施例中，所述保护层108的厚度为200～500埃，优选为300埃。
在一具体的实施过程中，所述保护层108为抗反射材料层，且步骤4）包括以下步骤：
如图7所示，首先进行步骤4-1），采用旋涂工艺于所述沟槽104内填充抗反射材料。
如图8所示，然后进行步骤4-2），采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述沟槽104内的部分抗反射材料，保留所述沟槽104底部的抗反射材料形成抗反射材料层。
如图9所示，接着进行步骤5），将所述保护层108以上的热氧化物层减薄至第二厚度。
作为示例，以HF氢氟酸为腐蚀液，采用湿法腐蚀工艺减薄所述保护层108以上的热氧化物层106，减薄至第二厚度为50～150埃，具体为100埃。
如图10所示，然后进行步骤6），去除所述保护层108。
作为示例，由于在本实施例中所述保护层108为抗反射材料层，故本步骤可采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述抗反射材料层。当然，所述保护层108的材料选择只要满足耐HF溶液腐蚀又较容易通过其他手段去除即可，并不限于此处所举的抗反射材料。
如图11所示，最后进行步骤7），于所述沟槽104内形成至少充满所述沟槽104的绝缘介质109。
作为示例，采用高密度等离子体化学气相淀积工艺于所述沟槽104内形成至少充满所述沟槽104的绝缘介质109，在本实施例中，所述绝缘介质109为二氧化硅。
如上所述，本发明提供一种浅沟槽隔离结构的制作方法，至少包括以下步骤：1）提供一半导体衬底，于所述半导体衬底表面形成具有刻蚀窗口的阻挡层；2）刻蚀所述半导体衬底以于所述半导体衬底内部形成沟槽；3）通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；4）于所述沟槽底部形成保护层；5）将所述保护层以上的热氧化物层减薄至第二厚度；6）去除所述保护层；7）于所述沟槽内形成至少充满所述沟槽的绝缘介质。本发明在保证沟槽顶部转角圆角化实现的同时，并不对半导体衬底造成任何损伤的情况下，大大提高了采用高密度等离子体化学气相淀积工艺于沟槽内填充绝缘介质的质量，从而避免了半导体器件漏电流等缺陷的产生，提高了半导体器件的质量。本发明步骤简单易行，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种浅沟槽隔离结构的制作方法，其特征在于，至少包括以下步骤：
1）提供一半导体衬底，于所述半导体衬底表面形成具有刻蚀窗口的阻挡层；
2）刻蚀所述半导体衬底以于所述半导体衬底内部形成沟槽；
3）通过热氧化工艺于所述沟槽底部及侧壁形成第一厚度的热氧化物层；
4）于所述沟槽底部形成保护层；
5）将所述保护层以上的热氧化物层减薄至第二厚度；
6）去除所述保护层；
7）于所述沟槽内形成至少充满所述沟槽的绝缘介质。
2.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述阻挡层为氮化硅硬掩膜层。
3.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述沟槽截面的形状为倒梯形。
4.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述沟槽截面的最大宽度为不大于1000埃，所述沟槽的深宽比为不小于4:1。
5.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：步骤2）与步骤3）之间还包括步骤：去除所述刻蚀窗口两侧的阻挡层的一部分。
6.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述第一厚度为不小于300埃。
7.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：步骤3）包括以下步骤：
3-1）进行第一次热氧化，于所述沟槽底部及侧壁形成热氧化物薄膜，其中，所述沟槽侧壁的热氧化物薄膜的厚度为50～150埃；
3-2）去除所述热氧化物薄膜；
3-3）进行第二次热氧化，于所述沟槽底部及侧壁形成热氧化物层，以使所述沟槽顶部的转角圆角化，其中，所述沟槽侧壁的热氧化物层的厚度为不小于300埃。
8.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述保护层的厚度为200～500埃。
9.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述保护层为抗反射材料层。
10.根据权利要求9所述的浅沟槽隔离结构的制作方法，其特征在于：
步骤4）包括以下步骤：
4-1）采用旋涂工艺于所述沟槽内填充抗反射材料；
4-2）采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述沟槽内的部分抗反射材料，保留所述沟槽底部的抗反射材料形成抗反射材料层；
步骤6）采用干法刻蚀工艺或灰化-湿法清洗工艺去除所述抗反射材料层。
11.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：步骤5）采用湿法腐蚀工艺减薄所述保护层以上的热氧化物层，减薄至第二厚度为50～150埃。
12.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：步骤7）采用高密度等离子体化学气相淀积工艺于所述沟槽内形成至少充满所述沟槽的绝缘介质。
CN201410058168.8A 2014-02-20 2014-02-20 一种浅沟槽隔离结构的制作方法 Active CN104867860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410058168.8A CN104867860B (zh) 2014-02-20 2014-02-20 一种浅沟槽隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410058168.8A CN104867860B (zh) 2014-02-20 2014-02-20 一种浅沟槽隔离结构的制作方法

Publications (2)

Publication Number Publication Date
CN104867860A CN104867860A (zh) 2015-08-26
CN104867860B true CN104867860B (zh) 2017-10-20

Family

ID=53913610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410058168.8A Active CN104867860B (zh) 2014-02-20 2014-02-20 一种浅沟槽隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN104867860B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354785A (zh) * 2018-12-24 2020-06-30 夏泰鑫半导体(青岛)有限公司 形成氧化物结构的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267410A (ja) * 2000-03-21 2001-09-28 Nec Corp 半導体装置の製造方法
US6555442B1 (en) * 2002-01-08 2003-04-29 Taiwan Semiconductor Manufacturing Company Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
KR20030058672A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 소자분리막 형성 방법
CN1610968A (zh) * 2001-12-27 2005-04-27 先进微装置公司 用于形成具有改进角部圆角化的浅槽隔离结构的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267410A (ja) * 2000-03-21 2001-09-28 Nec Corp 半導体装置の製造方法
CN1610968A (zh) * 2001-12-27 2005-04-27 先进微装置公司 用于形成具有改进角部圆角化的浅槽隔离结构的方法
KR20030058672A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 소자분리막 형성 방법
US6555442B1 (en) * 2002-01-08 2003-04-29 Taiwan Semiconductor Manufacturing Company Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer

Also Published As

Publication number Publication date
CN104867860A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
WO2014115600A1 (ja) 半導体装置の製造方法
CN101459115A (zh) 浅沟槽隔离结构的制造方法
TW201409611A (zh) 溝渠絕緣製程
CN104835774A (zh) 一种半导体器件的制备方法
CN108735750A (zh) 存储器结构及其制造方法
CN104867860B (zh) 一种浅沟槽隔离结构的制作方法
CN208738211U (zh) 半导体结构
CN104134628A (zh) 一种浅沟槽隔离结构的制造方法
CN102956535B (zh) 半导体器件及其制造方法
US9437674B2 (en) Insulating trench forming method
TWI570837B (zh) 溝槽隔離結構的製造方法
US8633113B2 (en) Method for fabricating a bottom oxide layer in a trench
US20180006112A1 (en) Three-dimensional transisor
CN103839868A (zh) 浅沟槽隔离结构的制作方法
CN104299938B (zh) 浅沟槽隔离结构的形成方法
CN107871706A (zh) 浅沟槽隔离结构及其制作方法
CN209045527U (zh) 浅沟槽隔离结构
CN104637881A (zh) 浅沟槽隔离结构的形成方法
KR101035595B1 (ko) 반도체장치의 트렌치 갭필 방법
CN106549029B (zh) 形成图像传感器器件中的多晶硅栅极结构的方法
CN106504984B (zh) 半导体器件的制备方法
CN103681449A (zh) 形成浅沟槽隔离区的方法
CN105336697A (zh) 一种制造快闪存储器的方法
CN104979205B (zh) 晶体管的形成方法
CN103137543A (zh) 实现浅沟槽隔离的工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant