CN104637881A - 浅沟槽隔离结构的形成方法 - Google Patents
浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN104637881A CN104637881A CN201310567204.9A CN201310567204A CN104637881A CN 104637881 A CN104637881 A CN 104637881A CN 201310567204 A CN201310567204 A CN 201310567204A CN 104637881 A CN104637881 A CN 104637881A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- isolation structure
- fleet plough
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种浅沟槽隔离结构的形成方法,先在沟槽内形成氧化层,所述氧化层包括在所述沟槽内壁氧化生长的第一氧化层以及在所述第一氧化层上沉积的第二氧化层,然后对氧化层执行氮化工艺,如此,一方面利用氧化工艺获得较佳的圆角效果,确保NMOS阈值电压稳定,取得良好的窄沟道效应;另一方面控制有源区损失并且在应力控制方面效果理想,获得较佳的器件性能。
Description
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种浅沟槽隔离结构的形成方法。
背景技术
随着半导体工艺进入深亚微米时代,0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。随着半导体器件特征尺寸的不断减小,用于器件隔离的浅沟槽隔离结构的尺寸也变小,相应的,用于形成浅沟槽隔离结构的隔离沟槽的深宽比变大。
传统的STI的形成方法通常包括以下步骤:首先,提供半导体衬底,在半导体衬底上形成刻蚀阻挡层;接着,在所述刻蚀阻挡层上形成光掩模图形,使得所述刻蚀阻挡层的部分区域被暴露;对刻蚀阻挡层及刻蚀阻挡层下层的半导体衬底进行刻蚀,在所述刻蚀阻挡层和所述半导体衬底中形成沟槽;接着,向所述沟槽内填充绝缘介质,形成浅沟槽隔离结构。
虽然STI技术在批量生产中已得到广泛的应用,但如何改善STI的形貌以获得理想的漏电特性,良好的窄沟道效应仍有许多工作要做。通过实践证明,STI的顶角形状对于器件的整体性能有很大的影响,比如MOS管的双峰效应、反窄沟效应等。在目前使用的STI成形工艺中,为了获得良好的STI形状,需要进行特殊的处理,比如需要使用特殊的STI沟槽内衬氧化层(Liner Oxidation)工艺来获得理想的STI形状。然而,如何获得较佳的STI形状并且兼顾其他器件性能实为一重要课题。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的形成方法,在获得较佳的STI形状并且兼顾其他器件性能。
为解决上述技术问题,本发明提供一种浅沟槽隔离结构的形成方法,包括:
提供半导体衬底,所述半导体衬底中形成有若干隔离沟槽;
在所述沟槽内形成氧化层,所述氧化层包括在所述沟槽内壁氧化生长的第一氧化层以及在所述第一氧化层上沉积的第二氧化层;
对所述氧化层执行氮化工艺,使部分氧化层转化为氮氧化层;以及
在所述沟槽内填充介质层,形成浅沟槽隔离结构。
可选的,所述氧化工艺是原位蒸汽产生氧化工艺、湿氧化工艺或快速热氧化工艺。
可选的,所述沉积工艺是低压化学气相沉积。
可选的,所述第一氧化层的厚度是5~100埃,所述第二氧化层的厚度是10~100埃。
可选的,所述氮化工艺是去耦等离子氮化物工艺。
可选的,对所述氧化层执行氮化工艺之后,在所述沟槽内填充介质层之前,执行退火工艺。
可选的,在所述半导体衬底内形成若干隔离沟槽的方法包括:
在半导体衬底上形成刻蚀停止层和硬掩膜层;
刻蚀所述硬掩膜层和刻蚀停止层,形成贯穿所述硬掩膜层和刻蚀停止层厚度的开口,所述开口的形状与隔离沟槽的形状对应;以及
以所述硬掩膜层和刻蚀停止层为掩模,沿开口刻蚀所述半导体衬底,形成若干隔离沟槽。
可选的,所述刻蚀停止层为氧化硅,所述硬掩膜层为氮化硅。
可选的,在所述沟槽内填充介质层之后,利用化学机械研磨工艺平坦化所述介质层。
与现有技术相比,本发明先在沟槽内形成氧化层,然后对氧化层执行氮化工艺,如此,一方面利用氧化工艺获得较佳的圆角效果,确保NMOS阈值电压稳定,取得良好的窄沟道效应;另一方面控制有源区损失,并且在应力控制方面效果理想,获得较佳的器件性能。
附图说明
图1是本发明实施例的浅沟槽隔离结构的形成方法的流程示意图;
图2至图5是本发明实施例的浅沟槽隔离结构的形成方法过程中的器件截面示意图。
具体实施方式
正如背景技术所述,STI沟槽内衬氧化层制作工艺对于器件的性能是至关重要的。经本申请发明人研究发现,STI liner工艺在CMOS晶体管工艺中具有如下作用:1、STI圆角化(corner rounding)以及缺陷修复,此步骤中氧化工艺的效果较佳;2、在STI氧化退火工艺中的有源区损失(AA loss)控制,此步骤中硅的氮化物(氮化硅或者氮氧化硅)的效果优于氧化硅;3、STI氧化层的压力效应(stress effect)控制;4、掺杂物的损失控制,实现最佳的有源区与内衬氧化层界面控制。具体地说,ISSG等氧化工艺对于圆角化工艺具有较佳的效果,确保NMOS阈值电压稳定,取得良好的窄沟道效应,然而,氧化工艺在STI退火中有源区损失较多,对于有源区图形控制以及高纵深比工艺(High Aspect RatioProcess,HARP)填充是一个挑战,并且,氧化层从硅转变为氧化硅的过程中具有压应力,这对于NMOS晶体管而言是不利的。氮化工艺在控制有源区损失以及NMOS性能方面效果较佳,但是,由于不佳的Si/SiN界面导致控制掺杂物损失方面效果不好,并且,STI圆角化的效果不如氧化工艺理想。
为此,本发明提供一种新的浅沟槽隔离结构的形成方法,先在沟槽内形成氧化层,然后对氧化层执行氮化工艺,如此,一方面利用氧化工艺获得较佳的圆角效果,确保NMOS阈值电压稳定,取得良好的窄沟道效应;另一方面控制有源区损失并且在应力控制方面效果理想,获得较佳的器件性能。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是实例,其在此不应限制本发明保护的范围。
参考图1,为本发明浅沟槽隔离结构的形成方法一个实施方式的流程示意图,包括:
步骤S100:提供半导体衬底,所述半导体衬底中形成有若干隔离沟槽;
步骤S110:在所述沟槽内形成氧化层,所述氧化层包括在所述沟槽内壁氧化生长的第一氧化层以及在所述第一氧化层上沉积的第二氧化层;
步骤S120:对所述氧化层执行氮化工艺,使部分氧化层转化为氮氧化层;
步骤S130:在所述沟槽内填充介质层,形成浅沟槽隔离结构。
图2~图5示出了本发明浅沟槽隔离结构的形成方法一个实施例中所形成浅沟槽隔离结构的剖面结构示意图,参考图2~图5,通过具体实施例对本发明浅沟槽隔离结构的形成方法做进一步说明。
参考图2,提供半导体衬底201,所述半导体衬底201中形成有若干隔离沟槽203。具体地,所述半导体衬底201的材料可以为硅、锗硅或者绝缘体上硅(SOI)。本实施例中,所述半导体衬底201的材料为硅。在半导体衬底201中形成若干隔离沟槽203的方法包括:提供半导体衬底201;在所述半导体衬底201上形成刻蚀停止层(pad oxide)202和硬掩膜层204;刻蚀所述硬掩膜层204和刻蚀停止层202,形成贯穿所述硬掩膜层204和刻蚀停止层202厚度的开口,所述开口的形状与隔离沟槽的形状对应;以所述硬掩膜层204和刻蚀停止层202为掩模,沿开口刻蚀所述半导体衬底201,形成隔离沟槽203。所述硬掩膜层204为氮化硅,所述刻蚀停止层202为氧化硅(pad oxide)。形成所述刻蚀停止层202和硬掩膜层204的方法可为化学气相沉积(CVD,Chemical Vapor Deposition)工艺。刻蚀所述半导体衬底201的方法可为干法刻蚀,所述干法刻蚀的刻蚀气体为Cl2、HBr和O2的混合气体或者He和CO4的混合气体,压强为10mTorr~30mTorr,其具体刻蚀方法为本领域技术人员所熟知,在此不做赘述。
接着,在所述沟槽203内形成氧化层。在本实施例中,所述氧化层包括氧化生长的第一氧化层205和沉积形成的第二氧化层207。具体地说,先在所述沟槽203内壁生长第一氧化层205,所述第一氧化层205覆盖所述沟槽203的侧壁和底壁,可采用原位蒸汽产生(In Situ Steam Generated,ISSG)氧化工艺、湿氧化(wet oxidation)、快速热氧化(RTO)工艺生长所述第一氧化层205。然后,在所述第一氧化层205上沉积第二氧化层207,同时,所述硬掩膜层204上也覆盖了第二氧化层,如图3所示。所述第一氧化层205的厚度例如是5~100埃。所述第二氧化层207的厚度例如是10~100埃。如此,第一氧化层205的厚度可以相对较薄减少硅耗尽(Si consumption),然后再沉积第二氧化层用以调整后续氮化的氧化层的厚度。在其它实施例中,也可以直接在沟槽203内生长氧化层,然后即可执行氮化工艺。
参考图4,对所述第二氧化层207执行氮化工艺。例如可采用去耦等离子氮化物(decoupled plasma nitridation,DPN)工艺,使部分或全部的第二氧化层207转化为氮氧化硅207’。本实施例中将第二氧化层207全部转化为氮氧化硅207’,可以理解的是,本发明并不限定转化为氮氧化硅的氧化层的厚度,只要表面的氧化层被氮化即可实现本发明的目的。如此,即可利用氧化工艺获得较佳的圆角效果,确保NMOS阈值电压稳定,取得良好的窄沟道效应,并可有效的控制有源区损失并且在应力控制方面效果理想,获得较佳的器件性能。
较佳的,执行氮化工艺后执行退火工艺,使第一氧化层207稳定化和致密化,修复氮化工艺形成的缺陷。
参考图5,在所述沟槽内填充介质层209,所述介质层209填满底部和侧壁形成有氮氧化硅的隔离沟槽,所述介质层209的材质为氧化硅。
随后,可平坦化所述介质层209,至暴露出所述硬掩膜层204。本实施例中,通过化学机械研磨工艺平坦化所述介质层209。
然后,利用热磷酸去除所述硬掩膜层204,形成浅沟槽隔离结构207b。可根据具体器件要求选择是否去除刻蚀停止层202。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (10)
1.一种浅沟槽隔离结构的形成方法,包括:
提供半导体衬底,所述半导体衬底中形成有若干隔离沟槽;
在所述沟槽内形成氧化层,所述氧化层包括在所述沟槽内壁氧化生长的第一氧化层以及在所述第一氧化层上沉积的第二氧化层;
对所述氧化层执行氮化工艺,使部分氧化层转化为氮氧化层;以及
在所述沟槽内填充介质层,形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述氧化工艺是原位蒸汽产生氧化工艺、湿氧化工艺或快速热氧化工艺。
3.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述沉积工艺是低压化学气相沉积。
4.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述第一氧化层的厚度是5~100埃,所述第二氧化层的厚度是10~100埃。
5.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述氮化工艺是去耦等离子氮化物工艺。
6.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,对所述氧化层执行氮化工艺之后,在所述沟槽内填充介质层之前,执行退火工艺。
7.如权利要求1至6中任意一项所述的浅沟槽隔离结构的形成方法,其特征在于,在所述半导体衬底内形成若干隔离沟槽的方法包括:
在半导体衬底上形成刻蚀停止层和硬掩膜层;
刻蚀所述硬掩膜层和刻蚀停止层,形成贯穿所述硬掩膜层和刻蚀停止层厚度的开口,所述开口的形状与隔离沟槽的形状对应;以及
以所述硬掩膜层和刻蚀停止层为掩模,沿开口刻蚀所述半导体衬底,形成若干隔离沟槽。
8.如权利要求7所述的浅沟槽隔离结构的形成方法,其特征在于,所述刻蚀停止层为氧化硅。
9.如权利要求7所述的浅沟槽隔离结构的形成方法,其特征在于,所述硬掩膜层为氮化硅。
10.如权利要求7所述的浅沟槽隔离结构的形成方法,其特征在于,在所述沟槽内填充介质层之后,利用化学机械研磨工艺平坦化所述介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310567204.9A CN104637881A (zh) | 2013-11-14 | 2013-11-14 | 浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310567204.9A CN104637881A (zh) | 2013-11-14 | 2013-11-14 | 浅沟槽隔离结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104637881A true CN104637881A (zh) | 2015-05-20 |
Family
ID=53216465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310567204.9A Pending CN104637881A (zh) | 2013-11-14 | 2013-11-14 | 浅沟槽隔离结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104637881A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107706090A (zh) * | 2017-09-22 | 2018-02-16 | 德淮半导体有限公司 | 浅沟槽隔离结构、半导体结构及其制备方法 |
CN107887322A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
US11114331B2 (en) | 2019-05-03 | 2021-09-07 | United Microelectronics Corp. | Method for fabricating shallow trench isolation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
US20020004282A1 (en) * | 2000-07-10 | 2002-01-10 | Hong Soo-Jin | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace |
CN1430259A (zh) * | 2002-01-04 | 2003-07-16 | 矽统科技股份有限公司 | 浅沟隔离制程的含有氮元素的氧化硅衬层的制造方法 |
US20050020027A1 (en) * | 2003-07-24 | 2005-01-27 | Jae-Eun Lim | Method for manufacturing shallow trench isolation in semiconductor device |
US20080242045A1 (en) * | 2007-03-27 | 2008-10-02 | Hynix Semiconductor Inc. | Method for fabricating trench dielectric layer in semiconductor device |
-
2013
- 2013-11-14 CN CN201310567204.9A patent/CN104637881A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5985735A (en) * | 1995-09-29 | 1999-11-16 | Intel Corporation | Trench isolation process using nitrogen preconditioning to reduce crystal defects |
US20020004282A1 (en) * | 2000-07-10 | 2002-01-10 | Hong Soo-Jin | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace |
CN1430259A (zh) * | 2002-01-04 | 2003-07-16 | 矽统科技股份有限公司 | 浅沟隔离制程的含有氮元素的氧化硅衬层的制造方法 |
US20050020027A1 (en) * | 2003-07-24 | 2005-01-27 | Jae-Eun Lim | Method for manufacturing shallow trench isolation in semiconductor device |
US20080242045A1 (en) * | 2007-03-27 | 2008-10-02 | Hynix Semiconductor Inc. | Method for fabricating trench dielectric layer in semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887322A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
CN107706090A (zh) * | 2017-09-22 | 2018-02-16 | 德淮半导体有限公司 | 浅沟槽隔离结构、半导体结构及其制备方法 |
US11114331B2 (en) | 2019-05-03 | 2021-09-07 | United Microelectronics Corp. | Method for fabricating shallow trench isolation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536772B2 (en) | Fin structure of semiconductor device | |
US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
US8673738B2 (en) | Shallow trench isolation structures | |
CN103985711A (zh) | 具有减少的寄生电容量的FinFET及其制造方法 | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
JP2003273206A (ja) | 半導体装置とその製造方法 | |
KR20070066484A (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
CN103578988A (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
CN105655284A (zh) | 沟槽隔离结构的形成方法 | |
US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
CN104332410B (zh) | 一种鳍式场效应晶体管的制造方法 | |
US20070259499A1 (en) | Method for manufacturing semiconductor device having recess gate | |
CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
CN110648915B (zh) | 半导体器件及其形成方法 | |
KR20070000758A (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
CN108573862B (zh) | 半导体结构及其形成方法 | |
KR100683490B1 (ko) | 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법 | |
US20180006112A1 (en) | Three-dimensional transisor | |
KR100875170B1 (ko) | 반도체 소자의 리세스 게이트 및 그의 형성 방법 | |
CN105826232A (zh) | 半导体结构的形成方法 | |
CN103545243B (zh) | 一种浅沟槽隔离结构的形成方法 | |
CN102437041B (zh) | 一种形成高介电常数k和t型金属栅极的形成方法 | |
CN103531471B (zh) | 一种mosfet及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150520 |