CN107887322A - 隔离结构的形成方法及半导体器件的形成方法 - Google Patents
隔离结构的形成方法及半导体器件的形成方法 Download PDFInfo
- Publication number
- CN107887322A CN107887322A CN201610875360.5A CN201610875360A CN107887322A CN 107887322 A CN107887322 A CN 107887322A CN 201610875360 A CN201610875360 A CN 201610875360A CN 107887322 A CN107887322 A CN 107887322A
- Authority
- CN
- China
- Prior art keywords
- forming method
- groove
- isolation structure
- layer
- isolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 126
- 238000002955 isolation Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 132
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 84
- 230000003647 oxidation Effects 0.000 claims abstract description 67
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000008569 process Effects 0.000 claims abstract description 43
- 238000005121 nitriding Methods 0.000 claims abstract description 34
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种隔离结构的形成方法及半导体器件的形成方法，包括：首先，于隔离区的半导体衬底中形成隔离沟槽；接着，至少对所述隔离沟槽靠近有源区一侧的侧壁执行氮化工艺和氧化工艺以形成一氮氧化层。由于所述氮氧化层相对氧化层为拉应力膜，因此其可有效改善NMOS晶体管的沟道载流子的迁移率，从而可使具有NMOS晶体管的半导体器件的性能大大提高。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种隔离结构的形成方法以及半导体器件的形成方法。
背景技术
在半导体集成电路的制造过程中，通常采用隔离结构使形成在衬底上的各个元件之间相互隔离。随着半导体技术的不断发展，浅沟槽隔离(Shallow Trench Isolation，STI)技术由于其所形成的隔离结构的隔离效果好、制作工艺简单及表面平坦化好等优点而成为半导体器件的主要隔离技术。
图1a‐1c为现有的隔离结构的形成方法的步骤示意图，即，目前形成浅沟槽隔离结构的方法通常包括：
首先，参考图1a所示，于硅衬底10中形成沟槽11；
然后，参考图1b所示，于所述沟槽11的侧壁和底部上形成衬底氧化层12；
最后，参考图1c所示，于所述衬底氧化层12上形成一填充所述沟槽11的绝缘介质层13，以形成所述隔离结构。
通过所述衬底氧化层12可有效改善沟槽11与后续填充于所述沟槽11内的绝缘介质层13之间的界面特性。然而，由于所形成的衬底氧化层12具有压缩应力，其可提高PMOS晶体管的形成，但是对于NMOS晶体管而言是极为不利的，其会对NMOS晶体管的沟道区域施加压应力，从而导致N型沟道的载流子迁移率下降，进而影响所述NMOS晶体管的性能。
发明内容
本发明的目的在于提供一种隔离结构的形成方法及半导体器件的形成方法，以解决现有的隔离结构中由于形成有压应力膜而导致NMOS晶体管的沟道载流子迁移率下降的问题。
为解决上述技术问题，本发明提供一种隔离结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上具有源区和隔离区，于所述隔离区上形成隔离沟槽；
至少对所述隔离沟槽靠近有源区一侧的部分侧壁依次执行氮化工艺和氧化工艺，以形成氮氧化层；
在所述隔离沟槽中填充绝缘介质层。
可选的，在隔离结构的形成方法中，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的部分侧壁中掺杂氮离子。
可选的，在隔离结构的形成方法中，通过倾斜离子注入的方式实现所述氮化工艺。
可选的，在在隔离结构的形成方法中，所述倾斜离子注入的倾斜角度为2°～60°。
可选的，在隔离结构的形成方法中，所述离子注入的注入能量为100eV～5000eV。
可选的，在隔离结构的形成方法中，所述离子注入的注入剂量为e13atoms/cm3～e16atoms/cm3。
可选的，所述隔离沟槽的形成方法包括：
于所述半导体衬底上形成图形化的第一掩膜层，所述图形化的第一掩膜层暴露出需形成隔离沟槽的区域；
利用所述第一掩膜层为掩膜蚀刻位于隔离区的半导体衬底，以形成所述隔离沟槽。
可选的，在隔离结构的形成方法中，所述第一掩膜层的材质为氮化硅。
可选的，所述隔离结构的形成方法还包括：在填充绝缘介质层之后，采用化学机械研磨工艺平坦化所述绝缘介质层。
可选的，在隔离结构的形成方法中，所述氧化工艺为湿氧化工艺或快速热氧化工艺。
可选的，在隔离结构的形成方法中，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁中掺杂氮离子。
可选的，在隔离结构的形成方法中，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁以及底壁中掺杂氮离子。
可选的，在隔离结构的形成方法中，通过在所述隔离沟槽的不同方向上采用多次倾斜离子注入的方式实现氮化工艺。
本发明的又一目的在于，提供一种半导体器件的形成方法，包括：
提供一半导体衬底，所述半导体衬底包括用于形成PMOS晶体管的PMOS区以及用于形成NMOS晶体管的NMOS区，所述PMOS区与所述NMOS区中均形成有有源区和隔离区，所述PMOS区的隔离区中形成有第一沟槽，所述NMOS区的隔离区中形成有第二沟槽；
于所述半导体衬底上形成图形化的第二掩膜层，所述图形化的第二掩膜层覆盖所述PMOS区并暴露出所述NMOS区；
至少对所述第二沟槽靠近有源区一侧的侧壁执行氮化工艺以形成一氮离子掺杂层，并采用氧化工艺使所述氮离子掺杂层转变为氮氧化层；
在所述第二沟槽中填充绝缘介质层。
可选的，在半导体器件的形成方法中，所述氮化工艺为通过离子注入的方式于所述第二沟槽的部分侧壁中掺杂氮离子。
可选的，在半导体器件的形成方法中，通过一次倾斜离子注入的方式实现所述氮化工艺。
可选的，在半导体器件的形成方法中，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁中掺杂氮离子。
可选的，在半导体器件的形成方法中，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁以及底壁中掺杂氮离子。
可选的，通过在所述隔离沟槽的不同方向上采用多次倾斜离子注入的方式实现氮化工艺。
可选的，所述第二掩膜层的材质为非晶碳、多晶硅、二氧化硅或光刻胶。
在本发明提供的隔离结构的形成方法中，通过对隔离沟槽靠近有源区一侧的部分侧壁执行氮化工艺并采用氧化工艺以形成一氮氧化层，由于所述氮氧化层具有拉应力，因此其可有效改善隔离沟槽内的应力环境，进而提高NMOS晶体管的沟道载流子的迁移率。并且，本发明中直接将沟槽侧壁上的部分半导体衬底转化为氮氧化层，使所形成的氮氧化层更靠近有源区，从而可对NMOS晶体管中的载流子沟道施加更大的拉应力，进而可更为有效的提高N型沟道的载流子迁移率，以利于提高NMOS晶体管的性能。
进而，本发明还提供了一种具有PMOS晶体管和NMOS晶体管的半导体器件的形成的方法，其在对NMOS区执行氮化工艺以便在后续形成氮氧化层时，对PMOS区进行遮蔽，如此可避免在PMOS区的第一沟槽中形成氮氧化层而对PMOS晶体管的载流子迁移率造成影响。即，通过在NMOS晶体管的隔离结构中形成具有拉应力的氮氧化层，以及在PMOS晶体管的隔离结构中仍形成具有压应力的氧化层，从而使最终所形成的半导体器件的性能大大提高。
附图说明
图1a‐图1c为现有的浅沟槽隔离结构的形成方法的步骤示意图
图2为本发明实施例一中的隔离结构的形成方法的流程示意图；
图3a‐3f为本发明实施例一中的隔离结构的形成方法的步骤示意图；
图4为本发明实施例二中的半导体器件的形成方法的流程示意图；
图5a‐5d为本发明实施例二中的半导体器件的形成方法的步骤示意图。
具体实施方式
如背景技术所述，现有的隔离结构的形成方法中，通常在所形成的沟槽的侧壁和底部上生长一衬底氧化层，用于改善所述沟槽与后续填充于沟槽内的绝缘介质层之间的界面特性。然而，由于所形成的衬底氧化层为压应力膜，其会对N型沟道的载流子迁移率造成影响。
为此，本发明提供了一种隔离结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上具有源区和隔离区，于所述隔离区上形成隔离沟槽；
至少对所述隔离沟槽靠近有源区一侧的部分侧壁依次执行氮化工艺和氧化工艺以形成氮氧化层；
在所述隔离沟槽中填充绝缘介质层。
在本发明提供的隔离结构的形成方法中，通过对隔离沟槽的部分侧壁执行氮化工艺并采用氧化工艺以形成一相对氧化层为拉应力膜的氮氧化层，即，采用具有拉应力的氮氧化层取代具有压应力的氧化层，可有效改善隔离沟槽内的应力环境，进而提高NMOS晶体管的沟道载流子的迁移率。并且，采用所述氮氧化层作为衬底层仍能够改善隔离沟槽与填充于所述隔离沟槽内的绝缘介质层之间的界面特性。
以下结合附图和具体实施例对本发明提出的隔离结构的形成方法及半导体器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
<实施例一>
图2为本发明实施例一中的隔离结构的形成方法的流程示意图，如图2所示，本实施例中，所述隔离结构的形成方法包括：
步骤S11，提供一半导体衬底，所述半导体衬底上具有源区和隔离区，于所述隔离区上形成隔离沟槽；
步骤S12，至少对所述隔离沟槽靠近有源区一侧的部分侧壁执行氮化工艺以形成一氮离子掺杂层；
步骤S13，采用氧化工艺使所述氮离子掺杂层转变为氮氧化层；
步骤S14，于半导体衬底上形成绝缘介质层，所述绝缘介质层填充所述隔离沟槽；
步骤S15，采用化学机械研磨工艺平坦化所述绝缘介质层。
在本发明提供的隔离结构的形成方法中，具有拉应力的氮氧化层是由沟槽侧壁上的部分半导体衬底转变而成，其相对于在沟槽上直接沉积一层氮氧化层或在沟槽上沉积一过渡层后再于所述过渡层上形成氮氧化层而言，本发明所形成的氮氧化层更靠近有源区，从而可对NMOS晶体管中的载流子沟道施加更大的拉应力，进而可更为有效的提高N型沟道的载流子迁移率，以利于提高NMOS晶体管的性能。
图3a‐3c为本发明实施例一中的隔离结构的形成方法的步骤示意图，以下结合图2及图3a‐3c所示，具体说明本实施例中的隔离结构的形成方法。
首先，执行步骤S11，具体参考图3a所示，提供一半导体衬底，所述半导体衬底上具有源区300和隔离区100，于所述隔离区100上形成若干隔离沟槽111。其中，所述半导体衬底的材料可以为硅、锗硅或绝缘层上硅(Silicon On Insulator，SOI)。本实施例中，以硅衬底为例进行详细说明。具体的，所述隔离沟槽111的形成方法可参看如下步骤：首先，于所述半导体衬底上形成图形化的第一掩膜层120，所述第一掩膜层120的材质可以为氮化硅；接着，利用所述第一掩膜层120为掩膜对位于所述隔离区100的半导体衬底执行蚀刻工艺以形成所述隔离沟槽111，其中，所述蚀刻工艺可以是干法蚀刻，也可以是湿法蚀刻。
接着，执行步骤S12，至少对所述隔离沟槽111靠近有源区300一侧的部分侧壁执行氮化工艺，进而可于所述隔离沟槽111的部分侧壁上形成一氮离子掺杂层112。
本实施例中，具体参考图3b和图3c所示，在整个隔离沟槽111的侧壁上均形成有氮离子掺杂层112以及在所述隔离沟槽111的底部上也形成有氮离子掺杂层112。具体的，所述氮化工艺可采用离子注入工艺实现，即，通过于所述隔离沟槽111的侧壁和底部中注入氮离子以形成所述氮离子掺杂层112，其中，所述离子注入工艺的注入能量优选为100eV～5000eV，其离子注入剂量优选为e13atoms/cm3～e16atoms/cm3。进一步的，可采用倾斜离子注入的方式对所述隔离沟槽111的侧壁进行氮离子注入，通过倾斜离子注入有利于对所述隔离沟槽111的侧壁进行充分的氮掺杂，并且可有效提高离子的注入效率。并且，当只需在隔离沟槽111的部分侧壁上形成氮离子掺杂层112时，通过倾斜离子注入的方式也更容易实现，且工艺更为简单。其中，所述倾斜离子注入的倾斜角度可根据所述隔离沟槽111的侧壁坡度设置相应的倾斜角度，优选的，所述倾斜离子注入的倾斜角度为2°～60°。为使得在整个沟槽侧壁上所形成的氮氧化层112的厚度更为均匀，可通过于不同方向对所述隔离沟槽111执行多次倾斜离子注入工艺，从而可确保在所述隔离沟槽111的侧壁所形成的氮离子掺杂层112的厚度更为均匀。
但应理解，在本发明其它实施例中，可仅在隔离沟槽111的侧壁上形成氮离子掺杂层112。进一步的，可以是在隔离沟槽111的全部侧壁上形成氮离子掺杂层112，也可以是在隔离沟槽111的部分侧壁上形成氮离子掺杂层112，例如，当所述隔离沟槽111为圆形的开口时，则至少在靠近有源区300的半圆周区域的沟槽侧壁的部分或者全部区域上形成所述氮离子掺杂层112；或者，当所述隔离沟槽111为矩形的开口时，则至少在靠近有源区300的一个沟槽侧壁的部分或者全部区域上形成所述氮离子掺杂层112。
接着，执行步骤S13，具体参考图3d所示，采用氧化工艺使所述氮离子掺杂层112转变为氮氧化层113。即，对形成于部分沟槽侧壁上的所述氮离子掺杂层112进行氧化而直接形成氮氧化层，而同时，在沟槽侧壁上未形成的氮离子掺杂层的区域则可被氧化而形成氧化层。本实施例中，在整个隔离沟槽111的侧壁及底部上均形成有氮氧化层113，并以所述氮氧化层113作为所形成的隔离结构的衬底层，从而可改善隔离沟槽111与后续填充于所述隔离沟槽111内的绝缘介质层之间的界面特性。其中，所述氧化工艺可以为湿氧化工艺或快速热氧化工艺。即，通过对所述隔离沟槽111中的氮离子掺杂层112进行氧化，进而可直接生成氮氧化层113，使所形成的氮氧化层113与所述隔离沟槽111无缝衔接，从而可更为有效的改善所述隔离结构111中的应力环境。本实施例中，所述半导体衬底为硅衬底，由此所形成的氮氧化层113的材质即为氮氧化硅。
接着，执行步骤S14，具体参考图3e所示，于半导体衬底上形成绝缘介质层130，所述绝缘介质层130填充所述隔离沟槽111，其中，所述绝缘介质层130的材质优选为氧化硅。
接下来，还可以执行步骤S15，参考图3f所示，采用化学机械研磨工艺平坦化所述绝缘介质层130，以去除多余的绝缘介质层。具体的，该步骤中，可采用第一掩膜层120为阻止层平坦化所述绝缘介质层130，使得在平坦化工艺后，所述绝缘介质层130与所述第一掩膜层120齐平。
需说明的是，本实施例中，在形成氮氧化层113的过程中，所述第一掩膜层120并未被去除，其目的在于，为后续的平坦化工艺提供一阻止层。当然，根据实际的工艺流程，所述第一掩膜层120也可在形成所述氮氧化层过程中的任意时刻去除，此处不做限定。
<实施例二>
本发明还提供一种包含有NMOS晶体管和PMOS晶体管的半导体器件的形成方法。图4为本发明实施例二中的半导体器件的形成方法的流程示意图，图5a‐5d为本发明实施例二中的半导体器件的形成方法的步骤示意图。下面结合图4及图5a‐5d所示详细介绍所述半导体器件的形成方法。
首先，执行步骤S21，具体参考图5a所示，提供一半导体衬底，所述半导体衬底包括用于形成PMOS晶体管的PMOS区以及用于形成NMOS晶体管的NMOS区，并且所述PMOS区与所述NMOS区中均具有有源区和隔离区，在所述PMOS区的隔离区中形成第一沟槽211a，于所述NMOS区的隔离区中形成第二沟槽211b。
本实施例中，所述第一沟槽211a和第二沟槽211b在同一工艺步骤中同时形成，并且所述一沟槽211a和第二沟槽211b的形成的方法可参考实施例一中形成隔离沟槽的方法。具体而言，首先，在PMOS区和NMOS区上同时形成图形化的第一掩膜层，其中，位于PMOS区上的第一掩膜层220a暴露出需形成第一沟槽211a的区域，位于所述NMOS区上的第一掩膜层220b暴露出需形成第二沟槽211b的区域；接着，以第一掩膜层220a和第一掩膜层220b为掩膜，采用干法蚀刻或湿法蚀刻对所述PMOS区的半导体衬底210a和所述NMOS区的半导体衬底210b进行刻蚀以分别形成所述第一沟槽211a和第二沟槽211b。
接着，执行步骤S22，具体参考图5b所示，于所述半导体衬底上形成图形化的第二掩膜层230a，所述图形化的第二掩膜层230a覆盖所述PMOS区并暴露出所述NMOS区。从而，可避免后续的离子注入工艺对所述PMOS区造成影响，使在后续形成隔离结构的衬底层时，所述第一沟槽211a中不会形成氮氧化硅层。其中，所述第二掩膜层230a的材质可以为非晶碳(a‐C)、多晶硅、二氧化硅或光刻胶等。
在PMOS晶体管中，当对其隔离结构施加压缩应力时，可有效提高P型沟道的载流子迁移率，从而可优化所述PMOS晶体管的性能。因此，在后续所形成的位于所述第一沟槽中的氧化层，由于其具有压缩应力而有利于提高PMOS晶体管的性能。由此可见，避免在PMOS区的第一沟槽中形成具有拉伸应力的氮氧化层，可保持所述半导体器件中PMOS晶体管原有的性能，而不会对其造成影响。
接着，执行步骤S23，继续参考图5b所示，至少对所述第二沟槽211b靠近有源区一侧的侧壁执行氮化工艺以形成一氮离子掺杂层212b。与实施例一类似，本实施例中，对所述第二沟槽211b的整个侧壁及底部均执行氮化工艺。其中，所述氮化工艺也可以通过离子注入工艺实现，并且，优选采用倾斜离子注入的方式。其中，可根据实际所形成的第二沟槽211b的侧壁坡度选用合适的离子注入角度。
接着，执行步骤S24，具体参考图5c所示，去除所述第二掩膜层230a。即，此时所述第一沟槽211a和第二沟槽211b均暴露出。本实施例中，在所述第二沟槽211b中形成有氮离子掺杂层212b之后，即去除所述第二掩膜层230，从而可通过后续的氧化工艺，同时于所述第一沟槽211a和第二沟槽211b中形成衬底层，以简化工艺。当然，若需形成于第一沟槽211a中的衬底层不是氧化层时，则此时可仍保留所述第二掩膜层230a，并根据具体的工艺，于后续步骤中去除所述第二掩膜层230a。
接着，执行步骤S25，继续参考图5c所示，采用氧化工艺使所述氮离子掺杂层212b转变为氮氧化层213b。本实施例中，由于第二沟槽211b的整个侧壁以及底部上均形成有氮离子掺杂层212b，因此，在氧化工艺后，第二沟槽211b的整个侧壁及底部上均生长有氮氧化层213b。由于所述氮氧化层213b具有拉伸应力，因此可有效改善所形成的NMOS晶体管的载流子迁移率，从而可使所形成的半导体器件的性能大大提高。
同时，本实施例中，由于所述第二掩膜层230a已被去除，因此所述第一沟槽211a暴露出，并且所述第一沟槽211a中并没有形成氮离子掺杂层，从而在进行氧化工艺时，所述第一沟槽211a的侧壁和底部直接形成氧化层213a，并以所述氧化层213a作为衬底层。由于所述氧化层213a具有压缩应力，因此可进一步保证所形成的PMOS晶体管的载流子迁移率。
接着，执行步骤S26，具体参考图5d所示，于所述半导体衬底上形成一绝缘介质层230，所述绝缘介质层230填充所述第一沟槽211a和第二沟槽211b，以分别形成位于PMOS区的隔离结构和位于NMOS区的隔离结构。
综上所述，本发明提供的隔离结构的形成方法中，通过对隔离沟槽靠近有源区一侧的部分侧壁执行氮化工艺并采用氧化工艺以形成一氮氧化层，由于所述氮氧化层具有拉应力，因此其可有效改善隔离沟槽内的应力环境，进而提高NMOS晶体管的沟道载流子的迁移率。并且，采用所述氮氧化层作为衬底层仍能够改善隔离沟槽与填充于所述隔离沟槽内的绝缘介质层之间的界面特性。
此外，根据本发明提供的隔离结构的形成方法，本发明还提供了一种具有PMOS晶体管和NMOS晶体管的半导体器件的形成的方法，其在对NMOS区执行氮化工艺以便于后续形成氮氧化层时，对PMOS区进行遮蔽，如此可避免后续在PMOS区的第一沟槽中形成氮氧化层而对PMOS晶体管的载流子迁移率造成影响。即，通过在NMOS晶体管的隔离结构中形成具有拉应力的氮氧化层，以及在PMOS晶体管的隔离结构中仍形成具有压应力的氧化层，从而使最终所形成的半导体器件的性能大大提高。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (20)
1.一种隔离结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有源区和隔离区，于所述隔离区上形成隔离沟槽；
至少对所述隔离沟槽靠近有源区一侧的部分侧壁依次执行氮化工艺和氧化工艺，以形成氮氧化层；
在所述隔离沟槽中填充绝缘介质层。
2.如权利要求1所述的隔离结构的形成方法，其特征在于，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的部分侧壁中掺杂氮离子。
3.如权利要求2所述的隔离结构的形成方法，其特征在于，通过倾斜离子注入的方式实现所述氮化工艺。
4.如权利要求3所述的隔离结构的形成方法，其特征在于，所述倾斜离子注入的倾斜角度为2°～60°。
5.如权利要求2所述的隔离结构的形成方法，其特征在于，所述离子注入的注入能量为100eV～5000eV。
6.如权利要求2所述的隔离结构的形成方法，其特征在于，所述离子注入的注入剂量为e13atoms/cm3～e16atoms/cm3。
7.如权利要求1所述的隔离结构的形成方法，其特征在于，所述隔离沟槽的形成方法包括：
于所述半导体衬底上形成图形化的第一掩膜层，所述图形化的第一掩膜层暴露出需形成隔离沟槽的区域；
利用所述第一掩膜层为掩膜蚀刻位于隔离区的半导体衬底，以形成所述隔离沟槽。
8.如权利要求7所述的隔离结构的形成方法，其特征在于，所述第一掩膜层的材质为氮化硅。
9.如权利要求1所述的隔离结构的形成方法，其特征在于，所述形成方法还包括：在填充绝缘介质层之后，采用化学机械研磨工艺平坦化所述绝缘介质层。
10.如权利要求1所述的隔离结构的形成方法，其特征在于，所述氧化工艺为湿氧化工艺或快速热氧化工艺。
11.如权利要求1所述的隔离结构的形成方法，其特征在于，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁中掺杂氮离子。
12.如权利要求1所述的隔离结构的形成方法，其特征在于，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁以及底壁中掺杂氮离子。
13.如权利要求11或12所述的隔离结构的形成方法，其特征在于，通过在所述隔离沟槽的不同方向上采用多次倾斜离子注入的方式实现氮化工艺。
14.一种半导体器件的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底包括用于形成PMOS晶体管的PMOS区以及用于形成NMOS晶体管的NMOS区，所述PMOS区与所述NMOS区中均形成有有源区和隔离区，所述PMOS区的隔离区中形成有第一沟槽，所述NMOS区的隔离区中形成有第二沟槽；
于所述半导体衬底上形成图形化的第二掩膜层，所述图形化的第二掩膜层覆盖所述PMOS区并暴露出所述NMOS区；
至少对所述第二沟槽靠近有源区一侧的侧壁执行氮化工艺以形成一氮离子掺杂层，并采用氧化工艺使所述氮离子掺杂层转变为氮氧化层；
在所述第二沟槽中填充绝缘介质层。
15.如权利要求14所述的半导体器件的形成方法，其特征在于，所述氮化工艺为通过离子注入的方式于所述第二沟槽的部分侧壁中掺杂氮离子。
16.如权利要求15所述的半导体器件的形成方法，其特征在于，通过一次倾斜离子注入的方式实现所述氮化工艺。
17.如权利要求14所述的半导体器件的形成方法，其特征在于，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁中掺杂氮离子。
18.如权利要求14所述的半导体器件的形成方法，其特征在于，所述氮化工艺为通过离子注入的方式于所述隔离沟槽的全部侧壁以及底壁中掺杂氮离子。
19.如权利要求17或18所述的半导体器件的形成方法，其特征在于，通过在所述隔离沟槽的不同方向上采用多次倾斜离子注入的方式实现氮化工艺。
20.如权利要求14所述的半导体器件的形成方法，其特征在于，所述第二掩膜层的材质为非晶碳、多晶硅、二氧化硅或光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610875360.5A CN107887322A (zh) | 2016-09-30 | 2016-09-30 | 隔离结构的形成方法及半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610875360.5A CN107887322A (zh) | 2016-09-30 | 2016-09-30 | 隔离结构的形成方法及半导体器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107887322A true CN107887322A (zh) | 2018-04-06 |
Family
ID=61769193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610875360.5A Pending CN107887322A (zh) | 2016-09-30 | 2016-09-30 | 隔离结构的形成方法及半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887322A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416090A (zh) * | 2019-08-19 | 2019-11-05 | 中国科学技术大学 | 形成氧化镓器件隔离的方法以及氧化镓隔离器件 |
| CN112582264A (zh) * | 2019-09-27 | 2021-03-30 | 深圳市卓朗微电子有限公司 | 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 |
| CN116110920A (zh) * | 2023-02-20 | 2023-05-12 | 湖北江城芯片中试服务有限公司 | 半导体结构的制造方法及半导体结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010037844A (ko) * | 1999-10-20 | 2001-05-15 | 윤종용 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
| JP2004047527A (ja) * | 2002-07-09 | 2004-02-12 | Oki Electric Ind Co Ltd | トレンチ素子分離領域の形成方法 |
| US20040242010A1 (en) * | 2003-05-30 | 2004-12-02 | International Business Machines Corporation | Sti stress modification by nitrogen plasma treatment for improving performance in small width devices |
| CN102122628A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制作方法 |
| CN104124193A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| CN104157602A (zh) * | 2014-08-27 | 2014-11-19 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制备方法 |
| CN104576502A (zh) * | 2013-10-23 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构及其形成方法 |
| CN104637881A (zh) * | 2013-11-14 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
-
2016
- 2016-09-30 CN CN201610875360.5A patent/CN107887322A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010037844A (ko) * | 1999-10-20 | 2001-05-15 | 윤종용 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
| JP2004047527A (ja) * | 2002-07-09 | 2004-02-12 | Oki Electric Ind Co Ltd | トレンチ素子分離領域の形成方法 |
| US20040242010A1 (en) * | 2003-05-30 | 2004-12-02 | International Business Machines Corporation | Sti stress modification by nitrogen plasma treatment for improving performance in small width devices |
| CN102122628A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构及其制作方法 |
| CN104124193A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| CN104576502A (zh) * | 2013-10-23 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构及其形成方法 |
| CN104637881A (zh) * | 2013-11-14 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN104157602A (zh) * | 2014-08-27 | 2014-11-19 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416090A (zh) * | 2019-08-19 | 2019-11-05 | 中国科学技术大学 | 形成氧化镓器件隔离的方法以及氧化镓隔离器件 |
| CN112582264A (zh) * | 2019-09-27 | 2021-03-30 | 深圳市卓朗微电子有限公司 | 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 |
| CN116110920A (zh) * | 2023-02-20 | 2023-05-12 | 湖北江城芯片中试服务有限公司 | 半导体结构的制造方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10164068B2 (en) | FinFET structure and method for fabricating the same | |
| US10707349B2 (en) | FinFETs with source/drain cladding | |
| US9842897B2 (en) | Bulk finFET with partial dielectric isolation featuring a punch-through stopping layer under the oxide | |
| US8697523B2 (en) | Integration of SMT in replacement gate FINFET process flow | |
| US8124465B2 (en) | Method for manufacturing a semiconductor device having a source extension region and a drain extension region | |
| US9425198B2 (en) | Semiconductor device having strain-relaxed buffer layer and method of manufacturing the same | |
| US20140209976A1 (en) | Transistors and methods of manufacturing the same | |
| US8062938B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20060130098A (ko) | 변형된 핀펫 채널 제조 방법 | |
| CN105702727A (zh) | 金属氧化物半导体装置与其形成方法 | |
| US20170207218A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9293474B2 (en) | Dual channel hybrid semiconductor-on-insulator semiconductor devices | |
| US11575022B2 (en) | Vertical field-effect transistor late gate recess process with improved inter-layer dielectric protection | |
| CN107017206A (zh) | 半导体装置及制造方法 | |
| US9871057B2 (en) | Field-effect transistors with a non-relaxed strained channel | |
| CN107887322A (zh) | 隔离结构的形成方法及半导体器件的形成方法 | |
| US10629734B2 (en) | Fabricating method of fin structure with tensile stress and complementary FinFET structure | |
| CN107369644A (zh) | 半导体元件及其制作方法 | |
| US10056381B2 (en) | Punchthrough stop layers for fin-type field-effect transistors | |
| CN103367227B (zh) | 半导体器件制造方法 | |
| CN103367226A (zh) | 半导体器件制造方法 | |
| US8530328B1 (en) | Method for manufacturing semiconductor device | |
| US20130256810A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| CN115910794A (zh) | 一种堆叠纳米片gaa-fet器件及其制作方法 | |
| CN115719706A (zh) | 一种堆叠纳米片gaa-fet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180406 |
|
| RJ01 | Rejection of invention patent application after publication |