CN112582264A - 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 - Google Patents
氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 Download PDFInfo
- Publication number
- CN112582264A CN112582264A CN201910921393.2A CN201910921393A CN112582264A CN 112582264 A CN112582264 A CN 112582264A CN 201910921393 A CN201910921393 A CN 201910921393A CN 112582264 A CN112582264 A CN 112582264A
- Authority
- CN
- China
- Prior art keywords
- etching
- trench
- layer
- substrate
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 13
- 238000005468 ion implantation Methods 0.000 title description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- -1 nitrogen ions Chemical class 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 18
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 230000006872 improvement Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，包括：提供一衬底，在衬底上形成沟槽；在沟槽注入氮离子，以形成栅极氧化层；在栅极氧化层填入高参杂多晶硅；对高参杂多晶硅进行刻蚀，以形成闸极。通过在沟槽进行氮离子植入把底部硅原子层排列打松散，然后在栅极氧化层成长时底部会因硅形原子层松散形成较厚栅极氧化层，减少闸级电容，可降低沟槽式器件的沟槽电容以改善器件开关时的延迟，解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切换应用操作时产生开关能量损耗的问题，降低沟槽式闸级底下的闸级电容以减少器件在高速开关应用时的开关能量损耗。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法。
背景技术
集成电路是由数百万个基础构件所组成，要制造这样的一块集成电路，需要经过集成电路设计、掩膜板制造、原材料制造、芯片加工、封装、测试等几道工序。集成电路的基础构件包括晶体管、电容器及电阻器。晶体管通常包括源极（Source）、漏极（Drain）以及栅极堆迭，而栅极堆迭的组成是先在衬底（硅）上方形成一介质层（通常为二氧化硅），然后在介质层上覆盖一层薄膜（如：多晶硅）作为电极。
现有技术的集成电路制造工艺：首先对半导体硅片进行刻蚀，形成工艺沟槽，同时在沟槽底部会形成栅极氧化层，然后填入高参杂的多晶硅，最后对填入高参杂的多晶硅进行刻蚀形成闸极。然而，在上述传统制造工艺中形成的闸极，存在由于沟槽式闸极形成的电容造成功率器件在高速切换应用操作时会产生开关能量损耗的不足之处。
可见，上述现有的半导体结构在制造方法与使用上，显然仍存在有不便于缺陷，而亟待加以进一步改进。为了解决上述存在的问题，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，经过不断的研究、设计，并经反复试做及改进后，设计出具有实用价值的本发明。
发明内容
针对现有技术的不足，本发明提供了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，以解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切观鹰用操作时产生开关能量损耗的问题，其具体方案如下：
本发明提供了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上形成沟槽；
在所述沟槽注入氮离子，以形成栅极氧化层；
在所述栅极氧化层填入高参杂多晶硅；
对所述高参杂多晶硅进行刻蚀，以形成闸极。
优选地，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
提供一有外延层的衬底，在所述外延层上进行刻蚀以形成沟槽。
优选地，所述在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
在所述衬底上的外延层形成图案化掩膜层；
以所述图案化掩膜层为掩膜，刻蚀去除所述衬底上的外延层形成沟槽。
优选地，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
提供一有氧化层与硬掩膜层的衬垫，在所述硬掩膜层上进行刻蚀以形成沟槽。
优选地，所述在所述硬掩膜层上进行刻蚀以形成沟槽，所述方法包括：
以所述图案化硬掩膜层为掩膜，刻蚀去除所述硬掩膜层、衬垫氧化层以及部分厚度的所述衬底，以形成所述沟槽。
优选地，在所述衬底上形成沟槽之后与在所述沟槽注入氮离子之前，所述方法还包括对所述沟槽进行清洗，并将清洗后的沟槽暴露于空气中预定的时间。
优选地，在所述栅极氧化层填入高参杂多晶硅之后与在对所述高参杂多晶硅进行刻蚀之前，所述方法还包括进行高温快速退火以激活多晶硅中掺入的高参杂质。
优选地，所述对所述高参杂多晶硅进行刻蚀，所述方法包括：
在所述高参杂多晶硅表面形成氮化硅层，并刻蚀所述氮化硅层形成图案化光阻层，以得到氮化硅硬掩膜层；
以所述氮化硅硬掩膜层作为掩模对所述所述高参杂多晶硅进行刻蚀。
优选地，所述高参杂多晶硅与所述衬底是相反掺杂类型的材料。
有益效果：本发明的氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，通过在沟槽形成后进行氮离子植入把底部硅原子层排列打松散，然后在后续的栅极氧化层成长时底部会因硅形原子层松散所以形成较厚的栅极氧化层，以减少闸级电容由于在低压MOSFET产品应用时，沟槽底下的电容会形成器件在开关时的延迟現象，而沟槽式器件电路导通时多由够槽两侧所导通，所以通过底层形成较厚的栅极氧化层可降低沟槽式器件的沟槽电容以改善器件开关时的延迟現象，如此可增进器件效能，解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切换应用操作时产生开关能量损耗的问题，降低沟槽式闸级底下的闸级电容以减少器件在高速开关应用时的开关能量损耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，附图中的实施例不构成对本发明的任何限制，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法一实施例流程示意图。
具体实施方式
下面结合附图与实施例对本发明技术方案作进一步详细的说明，这是本发明的较佳实施例。应当理解，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例技术方案的主要思想：提供一衬底，在所述衬底上形成沟槽；在所述沟槽注入氮离子，以形成栅极氧化层；在所述栅极氧化层填入高参杂多晶硅；对所述高参杂多晶硅进行刻蚀，以形成闸极。
为了更好的理解上述的技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本发明一实施例提供了一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，如图1所示，具体可以包括如下步骤：
S101，提供一衬底，在上述衬底上形成沟槽。
大规模集成电路制造工艺是一种平面制作工艺，其在同一衬底上形成大量各种类型的半导体器件，并互相连接以具有完整的功能。在集成电路制造过程中，常需要在衬底上形成大量的沟槽，形成的沟槽可通过填充金属形成金属连线。
在上述工艺制造过程中，一般都需要进行沟槽刻蚀来形成沟槽结构。在集成电路制造过程中，对半导体硅片进行刻蚀，形成工艺沟槽，是关键技术。常用刻蚀方法包括湿刻蚀法与干刻蚀法两大类。其中，湿刻蚀法是指利用液态化学试剂或溶液通过化学反应进行刻蚀的方法；干刻蚀法则主要是利用低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过高能等离子体轰击待处理的多晶硅薄膜晶体管，使没有光阻覆盖区域的图案层材料分子逸出等物理作用而达到刻蚀的目的。
一般地，在沟槽刻蚀形成方法中，先涂覆光刻胶并对光刻胶进行光刻，随后利用光刻后的光刻胶图案来对硬掩膜进行刻蚀，最后利用刻蚀出来的硬掩膜图案来刻蚀沟槽。特定地，功率晶体管的沟槽形成底部形状的工艺，可使用热氧化层作为硬式掩膜层，通过光刻胶定义出沟槽的区域，然后采用干蚀刻的方法形成沟槽。由此，光刻胶的光刻之后会定义一个光刻关键尺寸，并且在硬掩膜刻蚀之后会定义一个硬掩膜刻蚀关键尺寸，这两个关键尺寸（即，光刻关键尺寸和硬掩膜刻蚀关键尺寸）基本上就限定沟槽的最终沟槽关键尺寸。
在一些实施例中，功率晶体管沟槽的形成方法步骤具体可以是：提供形成有介质层的衬底；在介质层上形成光刻胶图形；以光刻胶图形为掩膜，采用等离子刻蚀工艺刻蚀介质层，形成沟槽。
在其它实施例中，功率晶体管沟槽的形成方法步骤具体可以是：用激光划线技术进行划片，把激光束聚焦在硅片表面，产生高温使材料汽化而形成沟槽。
在一个可选实施例中，具体可以是提供一有外延层的衬底，在上述外延层上进行刻蚀以形成沟槽。其中，在上述外延层上进行刻蚀以形成沟槽具体包括：在上述衬底上的外延层形成图案化掩膜层，以上述图案化掩膜层为掩膜，刻蚀去除上述衬底上的外延层形成沟槽。
在另一可选实施例中，具体可以是提供一有氧化层与硬掩膜层的衬垫，在上述硬掩膜层上进行刻蚀以形成沟槽。其中，上述在上述硬掩膜层上进行刻蚀以形成沟槽具体包括：以上述图案化硬掩膜层为掩膜，刻蚀去除上述硬掩膜层、衬垫氧化层以及部分厚度的上述衬底，以形成上述沟槽。
S102，在上述沟槽注入氮离子，以形成栅极氧化层。
离子注入是一种向半导体材料中引入可控制数量的杂质，以改变其电学性能的方法。常见的半导体材料如硅等。在本实施例中，具体地是在沟槽底部植入适量的氮离子，將沟槽底部的硅原子排列打乱。
通常，晶体管是由基底、源极和漏极以及一导电的栅极（gate）组成。其中，源极和漏极位于信道区的两边，而栅极则由栅极氧化层（gate oxide）与信道区隔开。可见，栅极氧化层的作用是用来当器件的介电层。
由于已在沟槽底部植入氮离子, 硅原子排序被打乱，因此在沟槽底部将形成较厚的栅极氧化层。在实际应用中，利用不同厚度的栅极氧化层，可调节栅极电压对不同器件进行开关。
S103，在上述栅极氧化层填入高参杂多晶硅。其中，这里的高参杂多晶硅与上述衬底是相反掺杂类型的材料。
多晶硅离子注入工艺是一种在多晶硅半导体材料中注入P型或N型可控制数量的杂质，以改变其电学性能的方法，是各种半导体器件制造中的一个常见工艺。常见的杂质分为两类，P型杂质如硼等，N型杂质如磷、砷、锑等。
在本实施中，多晶硅离子注入工艺具体步骤如下：首先，在多晶硅层上采用光刻工艺形成离子注入窗口。具体是在多晶硅层上先涂布光刻胶，再通过对准、曝光、显影等步骤在特定区域中去除光刻胶，该特定区域称为离子注入窗口，除离子注入窗口以外的其他区域仍保留光刻胶。然后，采用离子注入工艺进行P型或N型杂质注入，光刻胶作为离子注入工艺的掩蔽层（或称阻挡层），从而在离子注入窗口中的多晶硅中形成离子注入层。
S104，对上述高参杂多晶硅进行刻蚀，以形成闸极。
所谓刻蚀，是指用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。在半导体集成电路制造中，往往需要对多晶硅进行刻蚀。多晶硅刻蚀的基本目的是在涂胶(或有掩膜)的硅片上正确的复制出掩膜图形。
多晶硅薄膜晶体管中图案层的常用刻蚀方法包括湿刻蚀法与干刻蚀法两大类。其中，湿刻蚀法是指利用液态化学试剂或溶液通过化学反应进行刻蚀的方法；干刻蚀法则主要是利用气态中低压放电产生的等离子体中的离子或游离基（处于激发态的分子、原子及各种原子基团等）与材料发生化学反应或通过高能等离子体轰击待处理的多晶硅薄膜晶体管，使没有光阻覆盖区域的图案层材料分子逸出等物理作用而达到刻蚀的目的。
如在沟槽栅功率MOSFET的沟槽栅的形成过程中，在形成栅沟槽之后，需要在栅沟槽中填充多晶硅，而多晶硅同时也会形成于栅沟槽外面的半导体衬底如硅衬底表面，这时需要采用干法等离子体刻蚀工艺对多晶硅进行刻蚀以去除硅衬底表面的多晶硅，而由保留于栅沟槽中的多晶硅组成沟槽栅。
多晶硅刻蚀通常都是通过改变刻蚀气体来调节多晶硅的形貌，常见的多晶硅刻蚀气体为氯气、溴气或者两者的混合气体。氯气能产生各向异性的硅侧壁剖面并对氧化硅有很好的选择比，溴基气体同样是各向异性的并对氧化硅和氮化硅的选择比很高。
现有干法等离子体刻蚀工艺通常采用溴化氢(HBr) 作为刻蚀气体，因为HBr对硅和二氧化硅具有较高的选择比如可高达400以上，这样比较容易将多晶硅单独去除，而二氧化硅则作为刻蚀的终点。
在本实施例中，具体地是在上述高参杂多晶硅表面形成氮化硅层，并刻蚀上述氮化硅层形成图案化光阻层，以得到氮化硅硬掩膜层；以上述氮化硅硬掩膜层作为掩模对上述上述高参杂多晶硅进行刻蚀，以形成闸极。
需要说明的是，多晶硅的层装结构自上而上一般包括：SI（硅）基层、SiO2绝缘膜、poly-Si（多晶硅）层、自然氧化层、硬质掩膜层，硬质掩膜层的上方是刻用的PR（光阻）。多晶硅刻蚀采用干法刻蚀加上湿法腐蚀的工艺去除前述步骤的光刻胶。具体地，是先采用等离子体刻蚀工艺去除光刻胶，再采用化学药液去除刻蚀残留物。
实际应用时，刻蚀多晶硅的机台主要有Lam公司的4400、9400以及AMAT公司的P5000、DSP等等，所用的刻蚀气体主要为HBr、CL2，为各向异性刻蚀气体。
在一个可选实施例中，在上述衬底上形成沟槽之后与在上述沟槽注入氮离子之前，上述方法还包括对上述沟槽进行清洗，并将清洗后的沟槽暴露于空气中预定的时间。
在另一可选实施例中，在上述栅极氧化层填入高参杂多晶硅之后与在对上述高参杂多晶硅进行刻蚀之前，上述方法还包括进行高温快速退火以激活多晶硅中掺入的高参杂质。
综上所述，本发明实施例提供的一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，通过在沟槽形成后进行氮离子植入把底部珪原子层排列打松散，然后在后续的栅极氧化层成长时底部会因硅形原子层松散所以形成较厚的栅极氧化层，以减少闸级电容由于在低压MOSFET产品应用时，沟槽底下的电容会形成器件在开关时的延迟現象, 而沟槽式器件电路导通时多由够槽两侧所导通,所以通过底层形成较厚的栅极氧化层可降低沟槽式器件的沟槽电容以改善器件开关时的延迟現象, 如此可增进器件效能。所以，本发明实施例达到了以下技术效果：解决现有技术中存在的沟槽式闸极形成的电容造成功率器件在高速切换应用操作时产生开关能量损耗的问题，降低沟槽式闸级底下的闸级电容以减少器件在高速开关应用时的开关能量损耗。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上形成沟槽；
在所述沟槽注入氮离子，以形成栅极氧化层；
在所述栅极氧化层填入高参杂多晶硅；
对所述高参杂多晶硅进行刻蚀，以形成闸极。
2.根据权利要求1所述的方法，其特征在于，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
提供一有外延层的衬底，在所述外延层上进行刻蚀以形成沟槽。
3.根据权利要求2所述的方法，其特征在于，所述在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
在所述衬底上的外延层形成图案化掩膜层；
以所述图案化掩膜层为掩膜，刻蚀去除所述衬底上的外延层形成沟槽。
4.根据权利要求1所述的方法，其特征在于，所述提供一衬底，在所述衬底上进行刻蚀以形成沟槽，所述方法包括：
提供一有氧化层与硬掩膜层的衬垫，在所述硬掩膜层上进行刻蚀以形成沟槽。
5.根据权利要求4所述的方法，其特征在于，所述在所述硬掩膜层上进行刻蚀以形成沟槽，所述方法包括：
以所述图案化硬掩膜层为掩膜，刻蚀去除所述硬掩膜层、衬垫氧化层以及部分厚度的所述衬底，以形成所述沟槽。
6.根据权利要求1-5任一项所述的方法，其特征在于，在所述衬底上形成沟槽之后与在所述沟槽注入氮离子之前，所述方法还包括对所述沟槽进行清洗，并将清洗后的沟槽暴露于空气中预定的时间。
7.根据权利要求6所述的方法，其特征在于，在所述栅极氧化层填入高参杂多晶硅之后与在对所述高参杂多晶硅进行刻蚀之前，所述方法还包括进行高温快速退火以激活多晶硅中掺入的高参杂质。
8.根据权利要求7所述的方法，其特征在于，所述对所述高参杂多晶硅进行刻蚀，所述方法包括：
在所述高参杂多晶硅表面形成氮化硅层，并刻蚀所述氮化硅层形成图案化光阻层，以得到氮化硅硬掩膜层；
以所述氮化硅硬掩膜层作为掩模对所述所述高参杂多晶硅进行刻蚀。
9.根据权利要求1所述的方法，其特征在于，所述高参杂多晶硅与所述衬底是相反掺杂类型的材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910921393.2A CN112582264A (zh) | 2019-09-27 | 2019-09-27 | 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910921393.2A CN112582264A (zh) | 2019-09-27 | 2019-09-27 | 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112582264A true CN112582264A (zh) | 2021-03-30 |
Family
ID=75109731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910921393.2A Pending CN112582264A (zh) | 2019-09-27 | 2019-09-27 | 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112582264A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599044A (zh) * | 2003-09-16 | 2005-03-23 | 茂德科技股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
| US20070138545A1 (en) * | 2005-12-19 | 2007-06-21 | Nanya Technology Corporation | Semiconductor device having a trench gate and method of fabricating the same |
| TW201225215A (en) * | 2010-12-15 | 2012-06-16 | Sinopower Semiconductor Inc | Method of manufacturing trench power semiconductor device |
| CN107887322A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
-
2019
- 2019-09-27 CN CN201910921393.2A patent/CN112582264A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599044A (zh) * | 2003-09-16 | 2005-03-23 | 茂德科技股份有限公司 | 功率金属氧化物半导体场效应晶体管的制造方法 |
| US20070138545A1 (en) * | 2005-12-19 | 2007-06-21 | Nanya Technology Corporation | Semiconductor device having a trench gate and method of fabricating the same |
| TW201225215A (en) * | 2010-12-15 | 2012-06-16 | Sinopower Semiconductor Inc | Method of manufacturing trench power semiconductor device |
| CN107887322A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101872742B (zh) | 半导体装置及其制造方法 | |
| KR100721086B1 (ko) | 반도체 집적 회로 장치와 그 제조 방법 | |
| US20050026345A1 (en) | Process for forming dual metal gate structures | |
| JP4751004B2 (ja) | 厚さが異なる領域を有するデバイスまたはデバイス層の製造方法 | |
| KR20040014112A (ko) | 반도체 집적회로장치의 제조방법 | |
| US6777299B1 (en) | Method for removal of a spacer | |
| KR20040025376A (ko) | 초미세 에스오아이 모스 전계효과 트랜지스터 및 그의제조방법 | |
| TWI397107B (zh) | 形成具有特定尺寸之閘極側壁間隔件之半導體配置之方法 | |
| WO2009026403A2 (en) | Semiconductor device formed with source/drain nitrogen implant | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| KR900000819B1 (ko) | 반도체장치 제조방법 | |
| CN112582264A (zh) | 氮离子布植硅氧层使之形成低闸极电容沟渠式功率晶体管的改善方法 | |
| KR20050093177A (ko) | 전계효과 트랜지스터 구조 및 그의 제조방법 | |
| KR20010031406A (ko) | 버티컬 ｍｏｓ 트랜지스터 및 그 제조 방법 | |
| JP4817677B2 (ja) | 半導体素子の製造方法 | |
| US9337314B2 (en) | Technique for selectively processing three dimensional device | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| KR20060079542A (ko) | 고전압 소자 영역의 게이트 산화막 질 개선방법 | |
| TWI793908B (zh) | 具有埋入字元線的半導體結構的其製備方法 | |
| TWI798740B (zh) | 具有鰭式結構的半導體結構的製備方法 | |
| TWI756018B (zh) | 半導體元件及半導體方法 | |
| US20240168371A1 (en) | Selective hardmask on hardmask | |
| CN102332401B (zh) | Mos器件形成方法 | |
| TWI556304B (zh) | 半導體元件及其製造方法 | |
| KR100285938B1 (ko) | 폴리실리콘 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210330 |