JP4817677B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP4817677B2
JP4817677B2 JP2005061167A JP2005061167A JP4817677B2 JP 4817677 B2 JP4817677 B2 JP 4817677B2 JP 2005061167 A JP2005061167 A JP 2005061167A JP 2005061167 A JP2005061167 A JP 2005061167A JP 4817677 B2 JP4817677 B2 JP 4817677B2
Authority
JP
Japan
Prior art keywords
film
high dielectric
amorphous
forming
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005061167A
Other languages
English (en)
Other versions
JP2006245433A (ja
Inventor
豊和 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005061167A priority Critical patent/JP4817677B2/ja
Priority to US11/366,384 priority patent/US7566617B2/en
Publication of JP2006245433A publication Critical patent/JP2006245433A/ja
Application granted granted Critical
Publication of JP4817677B2 publication Critical patent/JP4817677B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Description

この発明は、半導体素子の製造方法に関する。
半導体素子の微細化、高速化に伴い、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲート絶縁膜の薄膜化が進められてきた。しかし、従来から用いられている酸化膜によるゲート絶縁膜では、厚さが２ｎｍ以下になると漏れ電流が流れ始めてしまい、消費電力の増加を招く。そこで、６５ｎｍ世代以降のデバイスでは、ゲート絶縁膜として、シリコン酸化膜よりも誘電率の高い高誘電率材料の導入が検討されている。
高誘電率材料で形成されたゲート絶縁膜の厚さを酸化膜に換算した酸化膜換算膜厚は、周知の通り、酸化膜換算膜厚＝（酸化膜の誘電率／誘電体の誘電率）×実膜厚で定義される。誘電率の高い材料ほど実膜厚を大きくすることができるため、高誘電率材料のゲート絶縁膜への適用は、漏れ電流の抑制に有効な手段である。
図４を参照して従来の半導体素子の製造方法について説明する（例えば、特許文献１参照）。
先ず、半導体基板１０として、支持基板１２上に、絶縁層１４及びＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層１６が、この順に積層された構造を有するＳＯＩ基板を用意する（図４（Ａ））。
次に、半導体基板１０のＳＯＩ層１６に、局所酸化法（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄｅ ｏｆ Ｓｉｌｉｃｏｎ）により素子分離絶縁層１８を形成して、活性領域との素子分離を行う。ＳＯＩ層１６に素子分離絶縁層１８が形成された基板を下地基板１１と称する。なお、ＳＯＩ層１６の活性領域の部分を活性ＳＯＩ層１７と称する。次に、下地基板１１上に高誘電体膜５６、及びポリシリコン膜６５を順次に積層する（図４（Ｂ））。
次に、フォトリソグラフィ法により、ゲート形成領域７２のポリシリコン膜６５上に、フォトレジストマスク７０を形成する（図４（Ｃ））。
次に、フォトレジストマスク７０を用いたドライエッチングを行うことにより、ゲート非形成領域７４のポリシリコン膜６５を除去して、ゲート形成領域７２に残存するポリシリコン膜６５をゲート電極６７とする（図４（Ｄ））。
次に、フォトレジストマスク７０をアッシングにより除去した後、エッチャントとしてフッ化水素酸を用いた低温のウェットエッチングにより、ゲート非形成領域７４の高誘電体膜５６の部分を除去する（図４（Ｅ））。
特開２００３−３３２２９５号公報
しかしながら、例えば、高誘電率材として、結晶化温度（５００〜６００℃）がポリシリコンの成膜温度よりも低い酸化ハフニウム（ＨｆＯ2）をゲート絶縁膜に適用した場合、ポリシリコンの成膜時にＨｆＯ2の高誘電体膜が結晶化する。高誘電体膜が結晶化すると、高誘電体膜のエッチングレートが低下するか、又は、エッチングが全く進行しなくなるという懸念がある。
これに対して、高誘電体膜が結晶化した場合でも、ゲート電極を形成するためのドライエッチングに引き続いて、ＨＢｒ、Ｃｌ2、又はＯ2ガスを用いたプラズマエッチング処理を行う方法も報告されている（例えば、Ｔ．Ｍａｅｄａ ｅｔ ａｌ．，Ｅｘｔ．Ａｂｓｔｒａｃｔｓ，ＳＳＤＭ，ｐ．８２８（２００３）参照）。この方法では、プラズマエッチング処理によるイオン衝撃を利用して、結晶化した高誘電体膜にダメージを与えて非結晶化させ、その非結晶化したダメージ層をウェットエッチングで除去する。
しかしながら、ダメージ層の形成に用いられるＨＢｒ、Ｃｌ2、又はＯ2ガスは、結晶化した高誘電体膜にダメージを与えて、非結晶化させると同時に、ゲート電極であるポリシリコンをエッチングしてしまう恐れがある。
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、高誘電体膜の結晶化によるエッチングレートの低下を回避して、ゲート電極に対する選択比を増加させる半導体素子の製造方法を提供することにある。
上述した目的を達成するために、この発明の半導体素子の製造方法は、以下の工程を備えている。
先ず、下地基板を用意して、下地基板上に、高誘電率材の高誘電体非結晶膜を形成する。次に、高誘電体非結晶膜上に、高誘電率材の非結晶化温度を成膜温度としてアモルファスシリコン膜を形成する。次に、フォトリソグラフィ法により、ゲート形成領域のアモルファスシリコン膜上にフォトレジストマスクを形成する。次に、フォトレジストマスクを用いたドライエッチングにより、ゲート非形成領域のアモルファスシリコン膜を除去して高誘電体非結晶膜を露出させるとともに、ゲート形成領域のアモルファスシリコン膜を残存させてゲート電極形成用膜を形成する。次に、フォトレジストマスクを除去した後、ゲート電極形成用膜をマスクとしたウェットエッチングにより、ゲート電極形成用膜で覆われた高誘電体非結晶膜の部分を残存させ、露出した高誘電体非結晶膜の部分を除去する。次に、ゲート電極形成用膜に対して熱処理を行うことにより、アモルファスシリコンをポリシリコンに改質して、ゲート電極にするととともに、残存する前記高誘電体非結晶膜の部分を結晶化して高誘電体結晶膜にする。
この発明の半導体素子の製造方法によれば、高誘電体非結晶膜上に、高誘電率材の非結晶化温度を成膜温度としてアモルファスシリコン膜を形成した後、高誘電体非結晶膜及びアモルファスシリコン膜をエッチングしている。従って、高誘電体非結晶膜が結晶化することによるエッチングレートの低下を回避することができる。
また、高誘電体膜のエッチングレートが低下しない、すなわち、アモルファスシリコンに対する選択比が高くなるため、高誘電体膜のエッチングの際の、ゲート電極のサイドエッチングによる細り等の恐れが低減される。
以下、図を参照して、この発明の実施の形態について説明するが、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の組成（材質）および数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。
（実施形態）
図１及び図２はこの実施形態の半導体素子の製造方法を説明するための概略工程図で、断面の切り口で示してある。
先ず、半導体基板１０を用意する。ここでは、半導体基板１０として、支持基板１２上に、絶縁層１４及びＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層１６が、この順に積層された構造を有するＳＯＩ基板を用いた場合について説明する。なお、半導体基板１０は、ＳＯＩ基板に限定されず、半導体基板１０として、シリコン基板、ＳＯＳ（Ｓｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ）基板等を用いても良い（図１（Ａ））。
次に、例えば、熱酸化法により、パッド酸化膜２０を半導体基板１０のＳＯＩ層１６上に形成する。その後、任意好適な周知の化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより、シリコン窒化膜３０をパッド酸化膜２０上に形成する（図１（Ｂ））。
次に、シリコン窒化膜３０上にフォトレジストを塗布した後、フォトリソグラフィ法によりパターニングを行って、フォトレジストマスク４０を形成する。フォトレジストマスク４０は、予め設定された活性領域４２のシリコン窒化膜３０の部分を覆い、及び、素子分離領域４４のシリコン窒化膜３０の部分を露出させるように形成される（図１（Ｃ））。
次に、フォトレジストマスク４０をエッチングマスクとしたドライエッチングにより、素子分離領域４４のシリコン窒化膜３０の部分及びパッド酸化膜２０の部分を順次に連続して除去してＳＯＩ層１６を露出させる。このとき、活性領域４２のシリコン窒化膜３２の部分及びパッド酸化膜２２の部分は残存する（図１（Ｄ））。
次に、フォトレジストマスク４０をアッシングにより除去する。その後、素子分離領域４４のＳＯＩ層１６の部分をドライ酸化することにより、素子分離絶縁層１８に変える。その後、残存しているシリコン窒化膜３２及びパッド酸化膜２２の両部分をドライエッチングにより除去する。尚、ここでは、素子分離絶縁層１８の形成に、局所酸化（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄｅ ｏｆ Ｓｉｌｉｃｏｎ）法を用いた例について説明したが、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離絶縁層１８を形成しても良い。以下の説明では、半導体基板１０のＳＯＩ層１６に素子分離絶縁層１８が形成された構造体を、下地基板１１と称する。また、ＳＯＩ層１６の活性領域の部分を活性ＳＯＩ層１７と称する（図１（Ｅ））。
次に、下地基板（単に、基板と称することもある。）１１上に、高誘電率材の高誘電体非結晶膜５０を形成する。ここでは、高誘電率材として酸化ハフニウム（ＨｆＯ2）を用いて、原子層成長（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、非結晶の高誘電体膜（高誘電体非結晶膜）５０を形成する。なお、ＨｆＯ2の結晶化温度は５００〜６００℃であるので、結晶化する温度よりも低い温度（以下、非結晶化温度と称する。）である３５０〜４００℃の温度で高誘電体非結晶膜５０を形成する。
次に、高誘電体非結晶膜５０上に、例えば、任意好適な周知のＣＶＤ法により、アモルファスシリコン膜６０を形成する。ＨｆＯ2の高誘電体非結晶膜５０が結晶化を起こさないようにするために、アモルファスシリコン膜６０の成膜温度は、ＨｆＯ2の非結晶化温度にする。なお、アモルファスシリコン膜６０の成膜は、均一性を得るため、又は、充分な成膜速度を得るために４５０℃程度で行うのが好適である（図２（Ａ））。
次に、アモルファスシリコン膜６０及び高誘電体非結晶膜５０をパターニングする。
このパターニングする工程では、先ず、アモルファスシリコン膜６０上にフォトレジストを塗布した後、フォトリソグラフィ法によりパターニングを行って、フォトレジストマスク７０を形成する。フォトレジストマスク７０は、ゲート形成領域７２のアモルファスシリコン膜６０の部分を覆い、及び、ゲート非形成領域７４のアモルファスシリコン膜の部分を露出させるように形成される（図２（Ｂ））。
次に、フォトレジストマスク７０をエッチングマスクとした任意好適な周知のドライエッチングにより、ゲート非形成領域７４のアモルファスシリコン膜６０の部分を除去し、及び、ゲート形成領域７２のアモルファスシリコン膜６０の部分を残存させて、残存したアモルファスシリコン膜６０の部分をゲート電極形成用膜６２とする（図２（Ｃ））。
次に、フォトレジストマスク７０をアッシングにより除去した後、ゲート電極形成用膜６２をマスクとしたウェットエッチングにより、ゲート非形成領域７４の高誘電体非結晶膜５０の部分を除去する。このウェットエッチングで残存した高誘電体非結晶膜の部分がゲート絶縁膜５２を構成する。なお、このウェットエッチングに用いるエッチャントは、フッ化水素系の市販のものを用いることができる（図２（Ｄ））。
次に、ゲート電極形成用膜６２に対する６００℃以上の雰囲気中での熱処理により、アモルファスシリコンが多結晶シリコン（ポリシリコン）に改質されて、ゲート電極６４になる。このとき、非結晶の高誘電体膜で形成されたゲート絶縁膜５２も結晶化されて、高誘電体結晶膜で形成されたゲート絶縁膜５４になる（図２（Ｅ））。
ゲート電極６４形成後は、従来公知の工程により、例えば、サイドウォールの形成、ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の形成などを行えば良いので、ここでは、説明を省略する。
この実施形態の半導体素子の製造方法によれば、下地基板上に、非結晶の高誘電体膜として高誘電体非結晶膜を形成し、さらに高誘電体非結晶膜上に、高誘電率材の非結晶化温度を成膜温度としてアモルファスシリコン膜を形成している。このため、アモルファスシリコンの形成の際には、高誘電体非結晶膜は結晶化されずに、非結晶のままである。従って、高誘電体非結晶膜が結晶化することによるエッチングレートの低下を回避することができる。
また、高誘電体膜のエッチングレートが低下しない、すなわち、アモルファスシリコンに対する選択比が高くなるため、高誘電体膜のエッチングの際のゲート電極のサイドエッチングによる細り等の恐れが低減される。
なお、ここでは、高誘電率材をＨｆＯ2とした例について説明したが、高誘電率材の材質はＨｆＯ2に限定されない。例えば、高誘電率材の結晶化温度がポリシリコンの成膜温度より低く、及び、高誘電率材が結晶化後のエッチングが難しい、いわゆる難エッチング材料である高誘電率材に対して、この実施形態の半導体素子の製造方法が適用可能である。
（参考例）
図３は半導体素子の製造方法の参考例を説明するための概略工程図で、断面の切り口で示してある。
下地基板１１の形成までの工程は、図１を参照して説明した実施形態と同様なので説明は省略する。
下地基板１１上に、高誘電率材の高誘電体非結晶膜５０を形成する。ここでは、高誘電率材として酸化ハフニウム（ＨｆＯ2）を用いて、ＡＬＤ法により、高誘電体膜を形成する。なお、ＨｆＯ2の結晶化温度は５００〜６００℃であるので、非結晶化温度である３５０〜４００℃の温度で、高誘電体膜を形成すると、高誘電体膜は、高誘電体非結晶膜５０として形成される（図３（Ａ））。
次に、高誘電体非結晶膜５０上に、例えば、任意好適な周知の化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ポリシリコン膜６５を形成する。ポリシリコン膜６５の成膜温度は、６００℃以上なので、ポリシリコン膜６５の成膜の際に、高誘電体非結晶膜５０は結晶化して高誘電体結晶膜５５になる（図３（Ｂ））。
次に、下地基板１１上に形成された高誘電体結晶膜５５とポリシリコン膜６５との積層構造に対して、エッチングを行い、ポリシリコン膜６５をパターニングする。先ず、ポリシリコン膜６５上にフォトレジストを塗布した後、フォトリソグラフィ法によりパターニングを行って、フォトレジストマスク７０を形成する。フォトレジストマスク７０は、ゲート形成領域７２のポリシリコン膜６５の部分を覆い、及び、ゲート非形成領域７４のポリシリコン膜６５の部分を露出させるように形成される（図３（Ｃ））。
次に、フォトレジストマスク７０をエッチングマスクとしたドライエッチングにより、ポリシリコン膜６５のゲート非形成領域７４の部分を除去して、及び、ポリシリコン膜６５のゲート形成領域７２の部分を残存させて、残存したポリシリコン膜６５の部分をゲート電極６７とする（図３（Ｄ））。なお、このドライエッチングは、ＨＢｒ及びＯ2の混合ガスを用いて行う主過程と、ＨＢｒ、Ｏ2及びＨｅの混合ガスを用いて行うオーバーエッチング過程とを備えている。
ゲート電極６７の形成後、エッチングガスをＨｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅからなる希ガス群から選択された１または２以上の希ガスに切り替えて、プラズマ処理を行う。なお、このプラズマ処理は、ゲート電極６７を形成するためのドライエッチングを行った装置内で、大気に曝すことなく連続して行われる。このプラズマ処理では、ポリシリコン膜６５がパターニングされることによりゲート非形成領域７４に露出した、高誘電体結晶膜５５の部分が、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅからなる希ガス群から選択された１又は２以上の希ガスのプラズマに曝される。このプラズマに曝された高誘電体結晶膜５５の部分は、プラズマ処理によるダメージを受けて、ダメージ層、すなわち、非結晶の高誘電体膜（高誘電体非結晶膜）５８に改質される（図３（Ｅ））。このとき、ゲート電極６７は、フォトレジストマスク７０で覆われているので、ダメージを受けにくい。また、反応ガスとして希ガスを用いているので、ゲート電極６７のサイドエッチングも生じにくい。
次に、フォトレジストマスク７０をアッシングにより除去した後、ゲート電極６７をマスクとしたウェットエッチングにより、ゲート非形成領域７４の高誘電体非結晶膜５８を除去する（図３（Ｆ））。
ゲート非形成領域７４の高誘電体非結晶膜５８を除去した後は、従来公知の工程により、例えば、サイドウォールの形成、ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の形成などを行えば良いので、ここでは、説明を省略する。
この参考例の半導体素子の製造方法によれば、ゲート非形成領域の高誘電体結晶膜を、希ガスを用いたプラズマ処理により、高誘電体非結晶膜に改質した後、ウェットエッチングで除去している。従って、高誘電体膜の結晶化によるエッチングレートの低下を回避することができる。
また、希ガスを用いたプラズマ処理を行うので、ゲート非形成領域に露出した高誘電体結晶膜のみにダメージを与えることができる。従って、高誘電体膜の非結晶化の際のゲート電極のサイドエッチングによる細り等が無くなり、安定した半導体素子の製造プロセスが構築できる。
実施形態の半導体素子の製造方法を示す工程図（その１）である。 実施形態の半導体素子の製造方法を示す工程図（その２）である。 参考例の半導体素子の製造方法を示す工程図である。 従来の半導体素子の製造方法を示す工程図である。
符号の説明
１０ 半導体基板
１１ 下地基板
１２ 支持基板
１４ 絶縁層
１６ ＳＯＩ層
１７ 活性ＳＯＩ層
１８ 素子分離絶縁層
２０、２２ パッド酸化膜
３０、３２ シリコン窒化膜
４０、７０ フォトレジストマスク
４２ 活性領域
４４ 素子分離領域
５０ 高誘電体非結晶膜
５２、５４、５７ ゲート絶縁膜
５５ 高誘電体結晶膜
５６ 高誘電体膜
５８ ダメージ層（高誘電体非結晶膜）
６０ アモルファスシリコン膜
６２ ゲート電極形成用膜
６４、６７ ゲート電極
６５ ポリシリコン膜
７２ ゲート形成領域
７４ ゲート非形成領域

Claims (7)

  1. 下地基板を用意する工程と、
    該下地基板上に、高誘電率材の高誘電体非結晶膜を形成する工程と、
    該高誘電体非結晶膜上に、前記高誘電率材の非結晶化温度を成膜温度としてアモルファスシリコン膜を形成する工程と、
    フォトリソグラフィ法により、ゲート形成領域の前記アモルファスシリコン膜上にフォトレジストマスクを形成する工程と、
    該フォトレジストマスクを用いたドライエッチングにより、ゲート非形成領域の前記アモルファスシリコン膜を除去して前記高誘電体非結晶膜を露出させるとともに、前記ゲート形成領域の前記アモルファスシリコン膜を残存させてゲート電極形成用膜を形成する工
    程と、
    前記フォトレジストマスクを除去した後、前記ゲート電極形成用膜をマスクとしたウェットエッチングにより、前記ゲート電極形成用膜で覆われた前記高誘電体非結晶膜の部分を残存させ、露出している前記高誘電体非結晶膜の部分を除去する工程と、
    前記ゲート電極形成用膜に対して熱処理を行うことにより、アモルファスシリコンをポリシリコンに改質してゲート電極にするととともに、残存する前記高誘電体非結晶膜の部分を結晶化して高誘電体結晶膜にする工程と
    を備えることを特徴とする半導体素子の製造方法。
  2. ＳＯＩ基板のＳＯＩ層に素子分離絶縁層を形成したものを下地基板として用意することを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 基板上に非結晶の高誘電体膜を形成する工程と、
    前記非結晶の高誘電体膜が結晶化する温度よりも低い温度で、前記非結晶の高誘電体膜上にアモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜及び前記非結晶の高誘電体膜をパターニングする工程と、
    パターニングされた前記アモルファスシリコン膜に対して熱処理を施すことにより、パターニングされた前記アモルファスシリコン膜及び前記非結晶の高誘電体膜を結晶化する工程と
    を備えることを特徴とする半導体素子の製造方法。
  4. 前記アモルファスシリコン膜を結晶化する工程では、パターニングされた前記アモルファスシリコン膜を多結晶シリコン膜に改質する
    ことを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記パターニングする工程は、
    前記アモルファスシリコン膜をパターニングする工程と、
    パターニングされた前記アモルファスシリコン膜をマスクとして前記非結晶の高誘電体膜をパターニングする工程と
    を含むことを特徴とする請求項３又は４に記載の半導体素子の製造方法。
  6. 前記非結晶の高誘電体膜をパターニングする工程は、ウェットエッチングで行われることを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記基板は、絶縁層上に形成されたシリコン層を含み、前記非結晶の高誘電体膜は前記シリコン層上に形成される
    ことを特徴とする請求項３〜６のいずれか１項に記載の半導体素子の製造方法。
JP2005061167A 2005-03-04 2005-03-04 半導体素子の製造方法 Expired - Fee Related JP4817677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005061167A JP4817677B2 (ja) 2005-03-04 2005-03-04 半導体素子の製造方法
US11/366,384 US7566617B2 (en) 2005-03-04 2006-03-03 Method for manufacturing semiconductor elemental device forming an amorphous high dielectric film and an amorphous silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005061167A JP4817677B2 (ja) 2005-03-04 2005-03-04 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006245433A JP2006245433A (ja) 2006-09-14
JP4817677B2 true JP4817677B2 (ja) 2011-11-16

Family

ID=36944605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005061167A Expired - Fee Related JP4817677B2 (ja) 2005-03-04 2005-03-04 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US7566617B2 (ja)
JP (1) JP4817677B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
US7635634B2 (en) * 2007-04-16 2009-12-22 Infineon Technologies Ag Dielectric apparatus and associated methods
JP5601363B2 (ja) * 2012-11-19 2014-10-08 ソニー株式会社 半導体装置、薄膜トランジスタ基板および表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169654B2 (ja) * 1991-11-27 2001-05-28 松下電子工業株式会社 半導体装置の製造方法
JP2002184973A (ja) * 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
JP4034627B2 (ja) * 2001-09-28 2008-01-16 テキサス インスツルメンツ インコーポレイテツド 集積回路及びその製造方法
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
JP3727299B2 (ja) * 2001-12-04 2005-12-14 松下電器産業株式会社 半導体装置の製造方法
JP3652324B2 (ja) 2002-05-16 2005-05-25 弘塑科技股▲ふん▼有限公司 高絶縁性薄層の低温ウェットエッチング法
JP4150548B2 (ja) * 2002-08-08 2008-09-17 富士通株式会社 半導体装置の製造方法
US6869868B2 (en) * 2002-12-13 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a MOSFET device with metal containing gate structures
JP4082280B2 (ja) * 2003-05-30 2008-04-30 セイコーエプソン株式会社 半導体装置およびその製造方法
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
US6818516B1 (en) * 2003-07-29 2004-11-16 Lsi Logic Corporation Selective high k dielectrics removal

Also Published As

Publication number Publication date
US7566617B2 (en) 2009-07-28
US20060199327A1 (en) 2006-09-07
JP2006245433A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4598639B2 (ja) 半導体装置の製造方法
US7115955B2 (en) Semiconductor device having a strained raised source/drain
US20110272739A1 (en) Method for fabricating a strained structure
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US7718532B2 (en) Method of forming a high-k film on a semiconductor device
TWI478246B (zh) 藉由形成硬遮罩層堆疊及採用基於電漿的遮罩圖案化製程以形成通道半導體合金
JP2009152342A (ja) 半導体装置の製造方法
US8247850B2 (en) Dual interlayer dielectric stressor integration with a sacrificial underlayer film stack
JP2008502141A (ja) 金属ゲート集積化のためのゲートスタック及びゲートスタックのエッチングシーケンス
KR20150042055A (ko) 반도체 소자의 제조방법
TWI469228B (zh) 藉由氮化物硬遮罩層及氧化物遮罩形成通道半導體合金
JP2007036116A (ja) 半導体装置の製造方法
JP4817677B2 (ja) 半導体素子の製造方法
CN109148296B (zh) 半导体结构及其形成方法
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
JP2004128314A (ja) 半導体装置の製造方法
CN105826364B (zh) 晶体管及其形成方法
JP4920331B2 (ja) ショットキー障壁トンネルトランジスタ及びその製造方法
JP4283017B2 (ja) 半導体装置の製造方法
JP2008117842A (ja) 半導体装置、およびその製造方法
JP4082280B2 (ja) 半導体装置およびその製造方法
JP2007234740A (ja) 半導体装置の製造方法
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
TWI828907B (zh) 半導體製程
KR100766270B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees