JP3169654B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3169654B2 JP3169654B2 JP31206891A JP31206891A JP3169654B2 JP 3169654 B2 JP3169654 B2 JP 3169654B2 JP 31206891 A JP31206891 A JP 31206891A JP 31206891 A JP31206891 A JP 31206891A JP 3169654 B2 JP3169654 B2 JP 3169654B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist pattern
- forming
- less
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、種々の電気的特性に優
れていることで知られる強誘電体薄膜またはペロブスカ
イト型結晶構造を有する物質の薄膜を用いた半導体装置
の製造方法に関する。
れていることで知られる強誘電体薄膜またはペロブスカ
イト型結晶構造を有する物質の薄膜を用いた半導体装置
の製造方法に関する。
【０００２】
【従来の技術】強誘電体薄膜のパターン形成方法として
は、ウェットエッチング法では強誘電体薄膜のみを選択
的にエッチングすることが困難であるため、従来イオン
ミリング法が多く用いられていた。
は、ウェットエッチング法では強誘電体薄膜のみを選択
的にエッチングすることが困難であるため、従来イオン
ミリング法が多く用いられていた。
【０００３】以下に従来の製造方法について説明する。
図３（ａ）〜（ｄ）は従来の半導体装置の製造方法であ
る。まず図３（ａ）に示すようにＳｉ基板１上に強誘電
体成分を含む溶液をスピナーにより回転塗布し、大気中
で４５０℃以下の熱処理を２〜３分行うことにより前記
溶液から強誘電体組成以外の成分を除去して多孔質かつ
非晶質の強誘電体薄膜２を形成し、６００℃以上の熱処
理を行うことにより焼結および結晶化させる。次に図３
（ｂ）に示すように強誘電体薄膜２上にリソグラフィー
法を用いてレジストパターン３を形成する。次に図３
（ｃ）に示すように電界で高速に加速したアルゴンイオ
ンをＳｉ基板１の表面に斜めより入射させることにより
強誘電体薄膜２を削り取る。最後に図３（ｄ）に示すよ
うにレジストパターン３を酸素プラズマアッシャーによ
り炭化して除去することにより強誘電体薄膜２のパター
ンが形成される。
図３（ａ）〜（ｄ）は従来の半導体装置の製造方法であ
る。まず図３（ａ）に示すようにＳｉ基板１上に強誘電
体成分を含む溶液をスピナーにより回転塗布し、大気中
で４５０℃以下の熱処理を２〜３分行うことにより前記
溶液から強誘電体組成以外の成分を除去して多孔質かつ
非晶質の強誘電体薄膜２を形成し、６００℃以上の熱処
理を行うことにより焼結および結晶化させる。次に図３
（ｂ）に示すように強誘電体薄膜２上にリソグラフィー
法を用いてレジストパターン３を形成する。次に図３
（ｃ）に示すように電界で高速に加速したアルゴンイオ
ンをＳｉ基板１の表面に斜めより入射させることにより
強誘電体薄膜２を削り取る。最後に図３（ｄ）に示すよ
うにレジストパターン３を酸素プラズマアッシャーによ
り炭化して除去することにより強誘電体薄膜２のパター
ンが形成される。
【０００４】
【発明が解決しようとする課題】しかしなから上記の従
来の構成では、イオンをＳｉ基板１の表面より斜めに入
射するため、強誘電体薄膜のパターンはレジストパター
ンに対してずれる。またこの方法では物理的な機構を利
用しているので強誘電体薄膜だけを削るといった選択性
に欠けるため、強誘電体薄膜のみを削るためには時間で
正確に制御を行わなければならない。さらにこの方法で
は電界で高速に加速したイオンを用いるためＳｉ基板１
へダメージを与えるといった課題があった。
来の構成では、イオンをＳｉ基板１の表面より斜めに入
射するため、強誘電体薄膜のパターンはレジストパター
ンに対してずれる。またこの方法では物理的な機構を利
用しているので強誘電体薄膜だけを削るといった選択性
に欠けるため、強誘電体薄膜のみを削るためには時間で
正確に制御を行わなければならない。さらにこの方法で
は電界で高速に加速したイオンを用いるためＳｉ基板１
へダメージを与えるといった課題があった。
【０００５】本発明は上記従来の課題を解決するもの
で、Ｓｉ基板にダメージを与えず、強誘電体薄膜の精度
あるパターン形成を可能にする半導体装置の製造方法を
提供することを目的とするものである。
で、Ｓｉ基板にダメージを与えず、強誘電体薄膜の精度
あるパターン形成を可能にする半導体装置の製造方法を
提供することを目的とするものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の発明は、支持基板の表面に強
誘電体成分を含む溶液を回転塗布し、４５０℃以下の熱
処理を行い、強誘電体薄膜を形成する工程と、その強誘
電体薄膜上にフォトリソグラフィー法を用いてレジスト
パターンを形成する工程と、そのレジストパターンをマ
スクとして前記強誘電体薄膜をｐＨ４．５より大きくｐ
Ｈ６．５以下の弗酸によりエッチングする工程と、前記
レジストパターンを除去する工程と、６００℃以上の熱
処理を施して前記強誘電体薄膜を焼結および結晶化させ
る工程とを有することを特徴とするものである。また本
発明の請求項２記載の発明は、支持基板の表面にスパッ
タ法またはＣＶＤ法を用いて前記支持基板の温度が３０
０℃以下の条件で非晶質の強誘電体薄膜を形成する工程
と、その強誘電体薄膜上にフォトリソグラフィー法を用
いてレジストパターンを形成する工程と、そのレジスト
パターンをマスクとして前記強誘電体薄膜をｐＨ６．５
以下の弗酸によりエッチングする工程と、前記レジスト
パターンを除去する工程と、６００℃以上の熱処理を施
して前記強誘電体薄膜を結晶化させる工程とを有するこ
とを特徴とするものである。また本発明の請求項３記載
の発明は、支持基板の表面にペロブスカイト型結晶構造
を有する成分を含む溶液を回転塗布し、４５０℃以下の
熱処理を行うことにより前記溶液から前記ペロブスカイ
ト型結晶構造を構成する組成以外の成分を除去して薄膜
を形成する工程と、その薄膜上にフォトリソグラフィー
法を用いてレジストパターンを形成する工程と、そのレ
ジストパターンをマスクとして前記薄膜をｐＨ６．５以
下の弗酸によりエッチングする工程と、前記レジストパ
ターンを除去する工程と、６５０℃以上の熱処理を施し
て前記薄膜を焼結および結晶化させてペロブスカイト型
結晶構造を有する薄膜を形成する工程とを有することを
特徴とするものである。また本発明の請求項４記載の発
明は、支持基板の表面にスパッタ法またはＣＶＤ法を用
いて前記支持基板の温度３００℃以下の条件でペロブス
カイト型結晶構造を構成する組成を有する非晶質薄膜を
蒸着する工程と、その非晶質薄膜上にフォトリソグラフ
ィー法を用いてレジストパターンを形成する工程と、前
記レジストパターンをマスクとして前記非晶質薄膜をｐ
Ｈ６．５以下の弗酸によりエッチングする工程と、前記
レジストパターンを除去すると、６００℃以上の熱処理
を施して前記非晶質薄膜を結晶化させてペロブスカイト
型結晶構造を有する薄膜を形成する工程とを有すること
を特徴とするものである。または、本発明の請求項５記
載の発明は、請求項１、２、３または４記載の半導体装
置の製造方法において、ｐＨ６．５以下の弗酸に代え
て、ｐH６．５以下の酢酸、水で希釈した塩酸または硝
酸であることを特徴とするものである。
に本発明の請求項１記載の発明は、支持基板の表面に強
誘電体成分を含む溶液を回転塗布し、４５０℃以下の熱
処理を行い、強誘電体薄膜を形成する工程と、その強誘
電体薄膜上にフォトリソグラフィー法を用いてレジスト
パターンを形成する工程と、そのレジストパターンをマ
スクとして前記強誘電体薄膜をｐＨ４．５より大きくｐ
Ｈ６．５以下の弗酸によりエッチングする工程と、前記
レジストパターンを除去する工程と、６００℃以上の熱
処理を施して前記強誘電体薄膜を焼結および結晶化させ
る工程とを有することを特徴とするものである。また本
発明の請求項２記載の発明は、支持基板の表面にスパッ
タ法またはＣＶＤ法を用いて前記支持基板の温度が３０
０℃以下の条件で非晶質の強誘電体薄膜を形成する工程
と、その強誘電体薄膜上にフォトリソグラフィー法を用
いてレジストパターンを形成する工程と、そのレジスト
パターンをマスクとして前記強誘電体薄膜をｐＨ６．５
以下の弗酸によりエッチングする工程と、前記レジスト
パターンを除去する工程と、６００℃以上の熱処理を施
して前記強誘電体薄膜を結晶化させる工程とを有するこ
とを特徴とするものである。また本発明の請求項３記載
の発明は、支持基板の表面にペロブスカイト型結晶構造
を有する成分を含む溶液を回転塗布し、４５０℃以下の
熱処理を行うことにより前記溶液から前記ペロブスカイ
ト型結晶構造を構成する組成以外の成分を除去して薄膜
を形成する工程と、その薄膜上にフォトリソグラフィー
法を用いてレジストパターンを形成する工程と、そのレ
ジストパターンをマスクとして前記薄膜をｐＨ６．５以
下の弗酸によりエッチングする工程と、前記レジストパ
ターンを除去する工程と、６５０℃以上の熱処理を施し
て前記薄膜を焼結および結晶化させてペロブスカイト型
結晶構造を有する薄膜を形成する工程とを有することを
特徴とするものである。また本発明の請求項４記載の発
明は、支持基板の表面にスパッタ法またはＣＶＤ法を用
いて前記支持基板の温度３００℃以下の条件でペロブス
カイト型結晶構造を構成する組成を有する非晶質薄膜を
蒸着する工程と、その非晶質薄膜上にフォトリソグラフ
ィー法を用いてレジストパターンを形成する工程と、前
記レジストパターンをマスクとして前記非晶質薄膜をｐ
Ｈ６．５以下の弗酸によりエッチングする工程と、前記
レジストパターンを除去すると、６００℃以上の熱処理
を施して前記非晶質薄膜を結晶化させてペロブスカイト
型結晶構造を有する薄膜を形成する工程とを有すること
を特徴とするものである。または、本発明の請求項５記
載の発明は、請求項１、２、３または４記載の半導体装
置の製造方法において、ｐＨ６．５以下の弗酸に代え
て、ｐH６．５以下の酢酸、水で希釈した塩酸または硝
酸であることを特徴とするものである。
【０００７】
【作用】この構成によって、強誘電体薄膜は非晶質状態
でｐＨ６．５以下の弗酸、酢酸、塩酸または硝酸でウエ
ットエッチング法により容易にエッチングされるため、
強誘電体薄膜のみを選択比よくエッチングすることがで
きる。
でｐＨ６．５以下の弗酸、酢酸、塩酸または硝酸でウエ
ットエッチング法により容易にエッチングされるため、
強誘電体薄膜のみを選択比よくエッチングすることがで
きる。
【０００８】
【実施例】（実施例１）本発明の半導体装置の製造方法
の第１の実施例について図１（ａ）〜（ｄ）を参照しな
がら説明する。
の第１の実施例について図１（ａ）〜（ｄ）を参照しな
がら説明する。
【０００９】従来例と同じように図１（ａ）に示すよう
に、Ｓｉ基板１１の上に、強誘電体成分を含む溶液をス
ピナーにより回転塗布し、大気中で４５０℃以下の熱処
理を２〜３分行うことにより前記溶液から強誘電体組成
以外の成分を除去して多孔質かつ非晶質の強誘電体薄膜
１２を形成する。なお、所定の膜厚を得るために前記回
転塗布および熱処理の工程を数回繰り返してもよい。次
に従来例同様図１（ｂ）に示すように強誘電体薄膜１２
上にフォトリソグラフィー法を用いてレジストパターン
１３を形成する。次に本発明の特徴として図１（ｃ）に
示すようにレジストパターン１３をマスクとして強誘電
体薄膜１２を、水で１０〜１００分の１程度に希釈した
弗酸によりエッチングする。この後図１（ｄ）に示すよ
うにレジストパターン１３を酸素プラズマアッシャーに
より炭化して除去し、６００℃以上の熱処理を施して強
誘電体薄膜１２を焼結および結晶化させることにより強
誘電体薄膜１２のパターンが形成される。
に、Ｓｉ基板１１の上に、強誘電体成分を含む溶液をス
ピナーにより回転塗布し、大気中で４５０℃以下の熱処
理を２〜３分行うことにより前記溶液から強誘電体組成
以外の成分を除去して多孔質かつ非晶質の強誘電体薄膜
１２を形成する。なお、所定の膜厚を得るために前記回
転塗布および熱処理の工程を数回繰り返してもよい。次
に従来例同様図１（ｂ）に示すように強誘電体薄膜１２
上にフォトリソグラフィー法を用いてレジストパターン
１３を形成する。次に本発明の特徴として図１（ｃ）に
示すようにレジストパターン１３をマスクとして強誘電
体薄膜１２を、水で１０〜１００分の１程度に希釈した
弗酸によりエッチングする。この後図１（ｄ）に示すよ
うにレジストパターン１３を酸素プラズマアッシャーに
より炭化して除去し、６００℃以上の熱処理を施して強
誘電体薄膜１２を焼結および結晶化させることにより強
誘電体薄膜１２のパターンが形成される。
【００１０】（実施例２）次に本発明の第２の実施例に
ついて図２（ａ）〜（ｄ）を参照しながら説明する。図
２において、図１の第１の実施例と同一部分には同一番
号を付し、説明を省略する。すなわち第２の実施例の特
徴は図２（ａ）に示すようにＳｉ基板１１の上に、スパ
ッタ法またはＣＶＤ法を用いて基板温度３００℃以下で
非晶質の強誘電体薄膜を蒸着して非晶質の強誘電体薄膜
２１を形成することである。
ついて図２（ａ）〜（ｄ）を参照しながら説明する。図
２において、図１の第１の実施例と同一部分には同一番
号を付し、説明を省略する。すなわち第２の実施例の特
徴は図２（ａ）に示すようにＳｉ基板１１の上に、スパ
ッタ法またはＣＶＤ法を用いて基板温度３００℃以下で
非晶質の強誘電体薄膜を蒸着して非晶質の強誘電体薄膜
２１を形成することである。
【００１１】図２（ｂ），（ｃ）の工程は図１（ｂ），
（ｃ）と同様であり、図２（ｄ）の工程でレジストパタ
ーン１３を酸素プラズマアッシャーにより炭化して除去
した後、６００℃以上の熱処理を施して強誘電体薄膜２
１を結晶化させることにより強誘電体薄膜２１のパター
ンが形成される。
（ｃ）と同様であり、図２（ｄ）の工程でレジストパタ
ーン１３を酸素プラズマアッシャーにより炭化して除去
した後、６００℃以上の熱処理を施して強誘電体薄膜２
１を結晶化させることにより強誘電体薄膜２１のパター
ンが形成される。
【００１２】また強誘電体薄膜の代りにペロブスカイト
型結晶構造を有する物質の薄膜を用いることもできる。
型結晶構造を有する物質の薄膜を用いることもできる。
【００１３】すなわち支持基板の表面にペロブスカイト
型結晶構造を有する成分を含む溶液を回転塗布し、４５
０℃以下の熱処理を行うことにより溶液からペロブスカ
イト型結晶構造を構成する組成以外の成分を除去して薄
膜を形成する。つぎにその薄膜上にフォトリソグラフィ
ー法を用いてレジストパターンを形成し、そのレジスト
パターンをマスクとして上記薄膜をｐＨ６．５以下の弱
酸によりエッチングする。その後レジストパターンを除
去し、６００℃以上の熱処理を施して上記薄膜を焼結お
よび結晶化させてペロブスカイト型結晶構造を有する薄
膜を形成した。
型結晶構造を有する成分を含む溶液を回転塗布し、４５
０℃以下の熱処理を行うことにより溶液からペロブスカ
イト型結晶構造を構成する組成以外の成分を除去して薄
膜を形成する。つぎにその薄膜上にフォトリソグラフィ
ー法を用いてレジストパターンを形成し、そのレジスト
パターンをマスクとして上記薄膜をｐＨ６．５以下の弱
酸によりエッチングする。その後レジストパターンを除
去し、６００℃以上の熱処理を施して上記薄膜を焼結お
よび結晶化させてペロブスカイト型結晶構造を有する薄
膜を形成した。
【００１４】また本発明は同様に蒸着法にも適用でき
る。すなわち、支持基板の表面にスパッタ法またはＣＶ
Ｄ法を用いて支持基板の温度３００℃以下の条件でペロ
ブスカイト型結晶構造を構成する組成を有する非晶質薄
膜を蒸着する。つぎにその非晶質薄膜上にフォトリソグ
ラフィー法を用いてレジストパターンを形成し、そのレ
ジストパターンをマスクとして非晶質薄膜をｐＨ６．５
以下の弱酸によりエッチングする。その後レジストパタ
ーンを除去し、６００℃以上の熱処理を施して非晶質薄
膜を結晶化させてペロブスカイト型結晶構造を有する薄
膜を形成した。
る。すなわち、支持基板の表面にスパッタ法またはＣＶ
Ｄ法を用いて支持基板の温度３００℃以下の条件でペロ
ブスカイト型結晶構造を構成する組成を有する非晶質薄
膜を蒸着する。つぎにその非晶質薄膜上にフォトリソグ
ラフィー法を用いてレジストパターンを形成し、そのレ
ジストパターンをマスクとして非晶質薄膜をｐＨ６．５
以下の弱酸によりエッチングする。その後レジストパタ
ーンを除去し、６００℃以上の熱処理を施して非晶質薄
膜を結晶化させてペロブスカイト型結晶構造を有する薄
膜を形成した。
【００１５】なお、上記２つの実施例では支持基板にＳ
ｉ基板を用いたが、ＧａＡｓ基板、石英基板、ガラス基
板等の他の支持基板を用いてもよく、また表面にトラン
ジスタ等の素子を作成した支持基板を用いてもよく、あ
るいは支持基板表面の少なくとも一部に金属薄膜を作成
し、その金属薄膜の上に強誘電体薄膜、ペロブスカイト
型結晶構造を有する薄膜等を形成してもよい。さらに上
記２つの実施例ではエッチング液に水で希釈した弗酸を
用いたが、酢酸や水で希釈した塩酸、硝酸等のｐＨ６．
５以下の弱酸を用いてもよい。
ｉ基板を用いたが、ＧａＡｓ基板、石英基板、ガラス基
板等の他の支持基板を用いてもよく、また表面にトラン
ジスタ等の素子を作成した支持基板を用いてもよく、あ
るいは支持基板表面の少なくとも一部に金属薄膜を作成
し、その金属薄膜の上に強誘電体薄膜、ペロブスカイト
型結晶構造を有する薄膜等を形成してもよい。さらに上
記２つの実施例ではエッチング液に水で希釈した弗酸を
用いたが、酢酸や水で希釈した塩酸、硝酸等のｐＨ６．
５以下の弱酸を用いてもよい。
【００１６】
【発明の効果】以上のように本発明の半導体装置の製造
方法は、ｐＨ６．５以下の弗酸、酢酸、塩酸または硝酸
でウエットエッチング法によりパターン形成する構成に
よるので、強誘電体薄膜のみを選択比よく、精度のある
パターンで形成できる半導体装置の製造方法を提供でき
る。
方法は、ｐＨ６．５以下の弗酸、酢酸、塩酸または硝酸
でウエットエッチング法によりパターン形成する構成に
よるので、強誘電体薄膜のみを選択比よく、精度のある
パターンで形成できる半導体装置の製造方法を提供でき
る。
【図１】本発明の第１の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図２】本発明の第２の実施例における半導体装置の製
造方法の工程断面図
造方法の工程断面図
【図３】従来の半導体装置の製造方法の工程断面図
１１ Ｓｉ基板（支持基板） １２ 強誘電体薄膜 １３ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−19373（ＪＰ，Ａ) 特開 平２−177521（ＪＰ，Ａ) 特開 平１−55537（ＪＰ，Ａ) 特開 平２−1996（ＪＰ，Ａ) 特開 昭50−30100（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 支持基板の表面に強誘電体成分を含む溶
液を回転塗布し、４５０℃以下の熱処理を行い、強誘電
体薄膜を形成する工程と、その強誘電体薄膜上にフォト
リソグラフィー法を用いてレジストパターンを形成する
工程と、そのレジストパターンをマスクとして前記強誘
電体薄膜をｐＨ６．５以下の弗酸によりエッチングする
工程と、前記レジストパターンを除去する工程と、６０
０℃以上の熱処理を施して前記強誘電体薄膜を焼結およ
び結晶化させる工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 支持基板の表面にスパッタ法またはＣＶ
Ｄ法を用いて前記支持基板の温度が３００℃以下の条件
で非晶質の強誘電体薄膜を形成する工程と、その強誘電
体薄膜上にフォトリソグラフィー法を用いてレジストパ
ターンを形成する工程と、そのレジストパターンをマス
クとして前記強誘電体薄膜をｐＨ６．５以下の弗酸によ
りエッチングする工程と、前記レジストパターンを除去
する工程と、６００℃以上の熱処理を施して前記強誘電
体薄膜を結晶化させる工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項３】 支持基板の表面にペロブスカイト型結晶
構造を有する成分を含む溶液を回転塗布し、４５０℃以
下の熱処理を行うことにより前記溶液から前記ペロブス
カイト型結晶構造を構成する組成以外の成分を除去して
薄膜を形成する工程と、その薄膜上にフォトリソグラフ
ィー法を用いてレジストパターンを形成する工程と、そ
のレジストパターンをマスクとして前記薄膜をｐＨ６．
５以下の弗酸によりエッチングする工程と、前記レジス
トパターンを除去する工程と、６５０℃以上の熱処理を
施して前記薄膜を焼結および結晶化させてペロブスカイ
ト型結晶構造を有する薄膜を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 支持基板の表面にスパッタ法またはＣＶ
Ｄ法を用いて前記支持基板の温度３００℃以下の条件で
ペロブスカイト型結晶構造を構成する組成を有する非晶
質薄膜を蒸着する工程と、その非晶質薄膜上にフォトリ
ソグラフィー法を用いてレジストパターンを形成する工
程と、前記レジストパターンをマスクとして前記非晶質
薄膜をｐＨ６．５以下の弗酸によりエッチングする工程
と、前記レジストパターンを除去すると、６００℃以上
の熱処理を施して前記非晶質薄膜を結晶化させてペロブ
スカイト型結晶構造を有する薄膜を形成する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項５】 ｐH６．５以下の弗酸に代えて、ｐH６．
５以下の酢酸、水で希釈した塩酸または硝酸であること
を特徴とする請求項１、２、３または４記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31206891A JP3169654B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31206891A JP3169654B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152276A JPH05152276A (ja) | 1993-06-18 |
| JP3169654B2 true JP3169654B2 (ja) | 2001-05-28 |
Family
ID=18024847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31206891A Expired - Fee Related JP3169654B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169654B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817677B2 (ja) * | 2005-03-04 | 2011-11-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| JP5711710B2 (ja) * | 2012-09-25 | 2015-05-07 | 富士フイルム株式会社 | エッチング液、圧電素子の製造方法およびエッチング方法 |
-
1991
- 1991-11-27 JP JP31206891A patent/JP3169654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152276A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5464500A (en) | Method for taper etching metal | |
| US6686675B2 (en) | Electronic device and method for producing the same | |
| GB2172745A (en) | Method of manufacturing thin film transistor | |
| JP2606900B2 (ja) | パターン形成方法 | |
| US3772102A (en) | Method of transferring a desired pattern in silicon to a substrate layer | |
| JP3169654B2 (ja) | 半導体装置の製造方法 | |
| US4081315A (en) | Cermet etch technique | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JPH05335216A (ja) | Ｘ線マスク及びその製造方法 | |
| JPH03104118A (ja) | 半導体装置の製造方法 | |
| JPH06350050A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| US5352331A (en) | Cermet etch technique for integrated circuits | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPH0494179A (ja) | 酸化物超伝導薄膜デバイスの作製方法 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| JPH03104127A (ja) | 微細パターンの形成方法 | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58110044A (ja) | パタ−ン形成方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPH03268325A (ja) | 半導体装置 | |
| JPH0589662A (ja) | 半導体装置の製造方法 | |
| JPH07161657A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |