JPS58110044A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS58110044A
JPS58110044A JP20879881A JP20879881A JPS58110044A JP S58110044 A JPS58110044 A JP S58110044A JP 20879881 A JP20879881 A JP 20879881A JP 20879881 A JP20879881 A JP 20879881A JP S58110044 A JPS58110044 A JP S58110044A
Authority
JP
Japan
Prior art keywords
etched
film
mask
resist
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20879881A
Other languages
English (en)
Inventor
Shinji Matsui
真二 松井
Nobuhiro Endo
遠藤 伸裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP20879881A priority Critical patent/JPS58110044A/ja
Publication of JPS58110044A publication Critical patent/JPS58110044A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、被エツチング材をパターン形成するための方
法に―するものである。
集積回路等の製造過程において微細なパターンを形成す
る場合、従来は被エツチング材上にまずレジスト膜のパ
ターンを形成し、その後このレジスト膜をマスクとして
反応性スパッタエツチング等ノスパッタエッチングを行
なっていた。しかしスパッタエツチングにおいてはマス
ク及び被エツチング材に対し物理的な衝撃即ちイオン鈎
撃が加わり、このため一般にレジスト膜のエツチング速
度が速く、被エツチング材の厚さが制限されたりレジス
ト膜厚を十分厚くする必要がある等の制約が生じ、微細
なパターンの形成が困難になっていた◎そζで被エツチ
ング材の微細加工には1g1図−)、伽)〈示すように
まずエツチング材2に比してエツチング速度の遅い金属
薄層や無機物薄膜等の中間層3を被エツチング材2の上
に形成し、その上にレジストl1114を堆積し、露光
、現象によりてパターン形成しく(a)図)、該レジス
ト膜4をマスクとして該中間層をエツチングした後、該
中間層をマスクとして被エツチング材をエツチングする
と蛤う方法が多用されるようになりだ。しかるに該従来
例に右いては、被エツチング材の表面に金属薄膜や無機
物薄膜を積層する手段として蒸着法やスパッター法や酸
化法等が用いられているため所要工程が長くなり、歩留
りの低下を来たす欠点があつた0  ・ 本発明はこの欠点を除き所要工程が短縮でき、しかも歩
留りを向上させることができるパターン形成方法を提供
するものである。
本発明によれば、被エツチング材上に、有機溶媒中に少
くともオルガノシラノールを含有する混合物をm膜し、
これを100℃以上の温度で加熱してシリコン酸化膜を
形成し、次いで該シリコン酸化層上にレジスト膜を設け
るか、あるいは上記被エツチング材上に有機溶媒中に少
くともオルガノシラノールを含有する混合物を塗膜し、
該m!膜上にレジスト膜を設け、これを100℃以上の
温度で加熱することにより前記混合物のm農をシリコン
酸化膜となした後、リングラフィ技術を用いて販しジス
ト展に所望のパターンを形成し、該パターンが形成され
た芦しンスト膜をマスクとして上記シリコン酸化膜をド
ライエツチングし、その後エツチングされずに残りた該
シリコン酸化膜をマスクとして上記被エツチング材をド
ライエツチングすることを特徴とするパターン形成方法
を得る。
以下爽施例を用いて本発明の詳細な説明する〇第2図は
本実施例を説明するための図で本発明の方法におけるマ
スク材の形成及びエツチングに詔ける主要工程での断面
を順濠追って模式的に示した図である。まずシリコン基
板101に被エツチング材である多結晶シリコン膜10
2を約1μmの膜厚で堆積させ、続いてスピン撒布法に
よって、オルfj)シラ)  kf) −fllcH3
si(OH)aを7 ル:l−kに溶解した塗布液を厚
さ約0.2ρm塗布し103さらにその上にスピン塗布
法でPGMA M 104を厚さ0.3μm塗布し、1
00℃以上で前焼きすると 上記CH35i(Of()
aを含む塗布膜ハ5ioXII(1<X≦2 )となる
((a)図)。その後、電子ビームで直接描画し、現倫
する((b)図)。後焼きして溶剤を除去後上記PGM
A膜104をマスクとしてCF4を反応性ガスとして反
応性スパッタエツチング法により上記中間層103を除
去する((C)図)0続いて上記中間層103をマスク
として013F (!:02の混合ガスを反応性ガスと
して反応性スパッタエツチングを行なうとパターンシフ
トが非常に小さく、基板に対して垂直に近い断面形状を
もった上記多結晶シリコン102のパターンが形成され
る( (J)図)。
本実施例でl!中間層としてCHa S i (QH)
aをアルコールに溶解したm*を用いた。これは100
℃以上の熱処理によって容易に5inx(K唱2 )に
変、換されるのでCCl3F+02プラズマに対して十
分耐性を有する。
第3図は上記CCl3Fガスと02ガスの混合ガスを反
応性ガスとして用いた場合の上記多結晶シリコン膜と上
記5iOX、IIのエツチング速度を比較した図である
。図中の301は多結晶シリコン躾、302は5iOx
jlのエツチング速度である。選択比は約8て十分欠周
に耐えるものである。このような良好なエツチング耐性
は中間層がケイ素を含む化合物であることにより生じる
もので、従来の中間層である金属薄膜あるいは無機物薄
層に比、べて優れている。
また、従来法に比べてきわめて低温である100℃li
度の熱処理によって堆積できるため基板へストレスによ
るそり擾与えることはなく、このことも微細パターン形
成にとって従来例よりも極めて有利である。さらに、被
エツチング材を加工した後、マスクのみを除去すること
が容易で、希釈沸駿を用いて数秒で除去できるという利
点も有する0また本実施例では上記G(3Si(OH)
sをアルコールに溶解ルた塗布液をml[(、、その直
後にレジスト属を塗布して同時に前焼きしたが、別々に
塗布と前焼きを行なうことも可能である〇 本実mN では、CHaSi (OR)sヲ用イt: 
カ、CH3S 1(OII)sに限らず、オルガノシラ
ノールを有機溶媒中に含有する塗布液であれば100℃
以上の熱処理によりStO,を形成することが可能であ
る。またレジスト族にはネガ製のPGMAを用いたが、
他のレジストでも、さらにポジ型のレジストを用いても
本発明の効果は変わらない。また、被エツチング材も多
結晶シリコンに限られることなく、反応性ガスを適切に
選ぶことにより、半導体装置の製造に使用される他の材
料、例えばGaAs等のパターン形成にも適用可能であ
る。また他の被エツチング材として、金属、8isN4
、Al20g 、金属シリサイド、i−v族化合物、■
−■族化合物等に対しても適用できる。
また本実施例では中間層、被エツチング材に対するエツ
チングをそれぞれ反応性ガスの異なる反応性スパッタエ
ツチング法を用いたが、反応ガスを切り換えるだけで同
一真空チャンバー内でエツチングすることが可能であり
、更に反応性スパッタエツチング法の他に円筒型プラズ
マエツチング法やイオンミリング法が使用でき、上記実
施例と同勢の効果を有する。
以上説明したように本発明を用いることにより、量産化
の必畳な集積回路の全リソグラフィ一工程に利用でき、
しかも微細な寸法パターンを極めて精度よく加工できる
【図面の簡単な説明】
第1図は従来例を説明するための図で、従来方法による
被エツチング材のエツチングの主要工程における断面を
願を追って示した模式図である。 第2図は本発明の一実施例を説明するための図で本発明
の方法におけるマスク材の形成及びエツチングにおける
主要工程での断面を順を追って模式的に示した図である
。 第3WAは上記CC1,Fガスと02ガスを混合したも
のを反応ガスとして用いた場合の多結晶シリコン膜と本
発明によるStO,、Hのエツチング速度の違いを示す
図である。 図中の番号は以下のものを表わしている。 1%101・・・基板、2・・・被エツチング材、10
2・・・多結晶シリコン膜、3・・・蒸着法やスパッタ
法や酸化法により形成された金属薄膜あるいは無機物薄
膜の中間層、103・・・SiOxM−4・・・レジス
ト膜、104・・・PGMA膜 (α) (b) (α) tb> (C) (4) 亭3図 工・ンナングE’ttTEJc分)

Claims (1)

    【特許請求の範囲】
  1. 被エツチング尋材上に、有機溶媒中に少くともオルガノ
    シラノールを含有する混合物を塗膜し、これを100℃
    以上の温度で加熱してシリコン酸化膜を形成し、次いで
    該シリコン酸化膜上に、レジスト族を設けるか、あるい
    は上記被エツチング材上に有機溶媒中に少くともオルガ
    ノシラノールを含有する混合物を塗膜し、該1ILJi
    1に上にレジスト膜を設け、これを100℃以上の温度
    で加熱することにより前記混合物の塗膜をシリコン酸化
    膜となした後、リングラフィ技術を用いて該レジスト族
    に所望のパターンを形成し、該パターンが形成された該
    レジスト曖をマスクとして上記シリコン酸化膜をドライ
    エツチングし、その後エツチングされずに残った嵯シリ
    コン酸化展をマスクとして上記被エツチング材をドライ
    エツチングすることを特徴とするパターン形成方法。
JP20879881A 1981-12-23 1981-12-23 パタ−ン形成方法 Pending JPS58110044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20879881A JPS58110044A (ja) 1981-12-23 1981-12-23 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20879881A JPS58110044A (ja) 1981-12-23 1981-12-23 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS58110044A true JPS58110044A (ja) 1983-06-30

Family

ID=16562287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20879881A Pending JPS58110044A (ja) 1981-12-23 1981-12-23 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS58110044A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125141A (ja) * 1984-07-16 1986-02-04 Tokyo Denshi Kagaku Kabushiki パターン形成方法
JPS61113237A (ja) * 1984-11-08 1986-05-31 Rohm Co Ltd ポリシリコンのエツチング方法
JPH0362950A (ja) * 1989-07-31 1991-03-19 Sony Corp 平坦化絶縁膜の形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133538A (en) * 1979-04-05 1980-10-17 Nec Corp Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133538A (en) * 1979-04-05 1980-10-17 Nec Corp Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125141A (ja) * 1984-07-16 1986-02-04 Tokyo Denshi Kagaku Kabushiki パターン形成方法
JPS61113237A (ja) * 1984-11-08 1986-05-31 Rohm Co Ltd ポリシリコンのエツチング方法
JPH0362950A (ja) * 1989-07-31 1991-03-19 Sony Corp 平坦化絶縁膜の形成方法

Similar Documents

Publication Publication Date Title
US4320191A (en) Pattern-forming process
US4722878A (en) Photomask material
US4576678A (en) Pattern forming method
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
JPS5916978A (ja) 金属被膜の選択的エツチング方法
JPH0434141B2 (ja)
US4634495A (en) Dry etching process
JPS58110044A (ja) パタ−ン形成方法
JPS61273546A (ja) 金属シリサイドフオトマスクの製造方法
JPH0542810B2 (ja)
JPS6024933B2 (ja) 電子線感応性無機レジスト
JPS646449B2 (ja)
JPH0366656B2 (ja)
JPS6237530B2 (ja)
JPS583232A (ja) パタ−ン形成方法
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
JP3169654B2 (ja) 半導体装置の製造方法
JPH04307545A (ja) 位相シフトマスクおよびその製造方法
JP2937537B2 (ja) パターン形成方法
JPS6219053B2 (ja)
JPS6365933B2 (ja)
JPS6140099B2 (ja)
JPS6223117A (ja) 酸化膜の選択形成方法
JPH04225353A (ja) 位相シフト層を有するフォトマスクの製造方法
JPH07301907A (ja) フォトマスク及びその製造方法