JPS583232A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS583232A
JPS583232A JP10189681A JP10189681A JPS583232A JP S583232 A JPS583232 A JP S583232A JP 10189681 A JP10189681 A JP 10189681A JP 10189681 A JP10189681 A JP 10189681A JP S583232 A JPS583232 A JP S583232A
Authority
JP
Japan
Prior art keywords
layer
mask
patterned
etching
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10189681A
Other languages
English (en)
Other versions
JPH0224017B2 (ja
Inventor
Moritaka Nakamura
守孝 中村
Toshihiko Yoshida
俊彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10189681A priority Critical patent/JPS583232A/ja
Publication of JPS583232A publication Critical patent/JPS583232A/ja
Publication of JPH0224017B2 publication Critical patent/JPH0224017B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパターン形成方法に係シ、特に多層膜からなる
エツチングマスクを形成してパー一二ングすべき層また
社基板をエツチングする方法に関する。
半導体集積回路の高集積化・高性能化が進むにつれて微
細加工に対する要求は増大し、この要求に答えるために
高精度な微細バターニング方法が開発されている。
通常のパターン形成方法では、バターニングナベき層(
または基板)上に微細なパターンを得るために厚さを薄
くしたレジスト層を形成し、露光−ニングすべき層のエ
ツチングを行な9てパターンを得た・しかじ、ドライエ
ツチングを用いて、バターニングすべき層をエツチング
する際、レジスト層が削られる成るいは高温で溶解する
等の原因により、厚さの薄いレジスト層ではバターニン
グすべき層のマスクとして働かず微細なパターンが得ら
れないという欠点がある。特に、基板上の一部に酸化膜
等が設けられステップ状を形成している基板では、レジ
スト層を該バターニングすぺき層上に一様な厚さで形成
すゐことは困難で、レジスト層の厚さに大きなdらっき
を生じる。このため、該レジスト層の現偉条件の選択が
困難であるという問題が生じる。
従来、これらの問題の解決策として三層から成るエツチ
ングマスクを形成してエツチングする所謂トリレベル(
三層方式)によるバターニング方法が考えられた。この
方法について次に簡単に説明することにする。
ステップ状を形成しているパターニングすぺ籾層上に段
差を埋めて表面がフクットになるよう忙有機質のポリマ
一層を厚く形成する。次に厚さの薄す無機質の中間層、
更にレジスト層を遂次該パターニングすべき層上に形成
した後、骸レジスト層をパターニングし、該レジスト層
をマスクとして中間層をエツチングする。このとき、中
間層の厚さは薄いためアンダーカット等の問題を生じな
いで最初のパターンをそのまま中間層に転写できる。次
いで、ポリマ一層をエツチングするが、レジスト層は有
機質であるため酸素プラズマ等を用いればポリマ一層と
同時にエツチングされ、中間層が露出される。ことでポ
リi一層のマスクとして働くのは中間層である。最後に
、中間層とポリマ一層をマスクとしてパターニングすべ
き層をエツチングしたのが前記したトリレベルによるパ
ターニング方法である。尚、ポリマ一層は感光性という
ことを考えないでよいため高温に強いものを選ぶことが
できる。また、マスク層が厚いため、エツチングの際削
られてマスクとして働かなくなるという問題は解消され
る。
しかしながら、この方法にもいくつかの問題がある。こ
れらの問題点を2つの実際例を挙けて示すととKする。
パターニングすべき層がアルiニウム層でありそして中
間層にアモルファスシリコン層を用いたとき、アルミニ
ラム社活性の強い元素であるためエツチングガスと反応
し易くマスク下にアンダーカットを生じ微細なパターン
が得られないという問題が生じた。
二番目の実際例として、パターニングすべき層が二酸化
シリコン層であり、中間層に熱酸化マグネシウム層を用
いたとき、ドライエツチングの際に物理的にスパッター
されたマスク材料である熱酸化マグネシウムが二酸化シ
リコン層に再付着し、それがマスクとなって二酸化シリ
スン層のエツチング領域に突起状の残渣が形成されると
いう問題が生じた。
本発明の目的は前記したパターニングすベキ層のエツチ
ング領域に突起状の残渣及びマスク下にアンダーカット
が形成されるのを防ぎ、高精度な微細パターン形成方法
を提供するにある。
本発明はパターニングすべき層をエツチングする前に従
来マスクとして働いていた中間層を除去してポリマ一層
を露出させた後、該ポリマ一層をマスクとして該パター
ニングすべき層をエツチングして微細なパターンを得よ
うとするものである。
中間層を完全に除去することで中間層が物理的忙スパッ
ターされて中間層を形成する材料がパターニングすべき
層に再付着してマスクとなるのを避けることができ、該
パターニングすベキ層のエツチング領域に突起状の残渣
が形成されることがなくなる。また、この方法ではアン
ダーカットも大幅に減少する効果が生じる。その理由は
まだ明確には解明されておらず推測の段階ではあるが、
中間層が除去され有機質のポリi一層がマスクとしての
役目を働すこと忙よシ、ドライエツチングの際、ポリマ
一層から出てくるカーボンが化学的成るいは物理的要因
によってパターニングすべき層の溝の側面に付着し、エ
ツチングガスによる反応を抑え、マスク下のアンダーカ
ットを防止することができるものと推察される。
本発明の一実施例を説明することにする。図面は本発明
の一実施例であるパターン形成方法の種種の段階を示し
九ものである。
最初に酸化膜1が一部形成さnているステップ状の基板
2にスパッター・デポジシ雪ン法でアルSニウムを基板
2及び酸化膜1表面全面に1μの厚さで堆積させ、パタ
ーニングすべきアル電ニウム層3を形成する(第1図)
。次にアルlxウム3上にポジ型レジストを2μの厚さ
にスピン塗布した後、段差をなく t、*Wをフラット
にするため九温度200℃で20分間熱処理し、7−−
させるととくよって表面が7ラツFなポリマ一層4が得
られる(第2図)。次いで平行平板プラズマ・デポジン
1フ装置を用いて、装置内にシランガスを1分間に20
000流し、シランガスの圧力を0、5 Torrに保
ち、電極単位面積当た)の高周波電力を0.2W/dK
印加することによりてシランガスが励起されプラズマ状
態となり250℃に保持された基板のポリマ一層4上に
2分間で0.2μの厚さのアモルファスシリコンが析出
し、中間層5を形成する(第3図)。中間層5の上に更
にポジ型レジストをスピン塗布し、0.5μの厚さのレ
ジスト層6を形成すゐ(第4図)。レジスト層6をステ
ップアンドリピート型露光装置で露光し、ポジレジメト
用現像液に1分間侵すと露光されていないレジスト層の
領域は残存し、露光された領域が除去され窓7が開けら
れパターンが得られる(第5図)。この様にしてパター
ニングされたレジスト層6をマスクとしてバレル型プラ
ズマエツチング装置を用いて、装置内に5−の酸素を含
んだ77#714ガx(CF、)をQ、4Torr導入
し、高周波出力200Wを印加してガスプラズマを発生
させ、1分間エツチングを行ない窓7下の中間層5に窓
7′を形成する(第6図)。続いてリアクティブイオン
エツチング装置を用いて、装置内に酸素を1分間に50
 CC流し、酸素ガスの圧力を0.04 Torr K
保ち、電極単位面積当九りの高周波電力をO,!i W
/d K印加して前と同様にプラズマを発生させ22分
間エツチングを行なうとポリマ一層4とレジスト層6は
同じポジ型レジストで形成されているのでレジスト層6
は除去され、パターニングされた中間層5をマスクとし
て窓7′下のポリ!一層4に窓7′が形成される(第7
図)。
然る後、バレル型プラズ1エツチング装置を用iて、装
置内に5−の酸素が含まれている7レオン14ガスを導
入し、為周波出力200Wを印加して中間層5を除去し
た後(第8図)、リアクティブイオンエツチング装置を
用いて三塩化ホウ素と三塩化リンの混合ガスを0.06
 Torr装置内に導入し、電極単位面積当九シの高周
波電力o、詳しiを印加して慾7′下のアル電ニウム層
3をパターニングされたポリマ一層4をマスクとしてエ
ツチングし□、窓7′を開くことができる(第9図)。
この後□、ポリマ一層4を、バレル型プラズマエツチン
グ装置に酸素ガスをI To%入し、高周波出力500
Wで10分間エツチングして、除去すると目的のアル電
ニウム層にパターンが得られることになる(第10図)
。本発明の一実施例によればマスク層下のアンダーカッ
トを防止でき、アル電ニウム層に微細なパターンを得る
ことができる・ なお、この一実施例Kかいてアモルファスシリコンの中
間層5に窓7′を形成するエツチング工程、及びポリマ
一層4のエツチング後の中間層5の除去において、バレ
ル型プラズマエツチング装置を使用したが、かわシにリ
アクティブイオンエツチング装置を用い809Gの四塩
化炭素と201の酸素からなる混合ガスを1分間に80
CC流し圧力0.05Torr電極単位面積尚たりの高
周波電力o、 s w/cI1.で4分間エツチングす
る方法を用いて亀よい。又最後のポリマ一層4の除去も
リアクティブイオンエツチング装置を用い、酸素ガスを
500 CC流しQ、 3 Torrの圧力で電極単位
面積当たシの高周波電力0.1シーで行うことができる
この方法では、中間層5のエツチングから、ポリマ一層
4のエツチング、中間層5の除去、アル建ニウム層3の
エツチング、ポリマ一層4の除去を同一装置を用いて連
続的に行うことが可能であシ、試料の出し入れ、装置間
の移送等の手間が省けるのでよシ望ましい。
本発明によれば、パターニングすべき層または基板のエ
ツチング領域に突起状の残渣及びマスク下にアンダーカ
ットが形成されるのを防ぐことができるので、高精度な
微細パターンが得られるという効果がある。
【図面の簡単な説明】
/D 第1図乃至第頷図は本発明の一実施例であるパターン形
成方法の種々の段階を示した半導体素子の略図的断面図
である。 2、基板 3.アルミニウム層 4、ポジ型レジスト層(ポリi一層) 5.7モル7アスシリコン層(中間層)6、ポジ型レジ
スト層

Claims (1)

    【特許請求の範囲】
  1. バターニングすべき層また轄基板上に第一層として有機
    質のポリマ一層、その上に第二層として無機質の中間層
    、更にその上に第三層としてレジスト層を順次形成する
    工程と、第三層をバターニングし、峡部三層をマスクと
    して第二層をエツチングし−(ターニングする工程と、
    以上の工程の後に第二層をマスクとして第一層をエツチ
    ングし、バターニングし、−1第三層をエツチング除去
    して第二層を露出させる工程と、その後該第二層を除去
    して第一層を露出させてから、該第一層をマスクとして
    骸パターニングすべき層または基板をエツチングする工
    程とを含むととを特徴とするパターン形成方法。
JP10189681A 1981-06-30 1981-06-30 パタ−ン形成方法 Granted JPS583232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10189681A JPS583232A (ja) 1981-06-30 1981-06-30 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10189681A JPS583232A (ja) 1981-06-30 1981-06-30 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS583232A true JPS583232A (ja) 1983-01-10
JPH0224017B2 JPH0224017B2 (ja) 1990-05-28

Family

ID=14312677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10189681A Granted JPS583232A (ja) 1981-06-30 1981-06-30 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS583232A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167428A (ja) * 1984-02-10 1985-08-30 Mitsubishi Electric Corp 微細加工方法
JPS61123144A (ja) * 1984-11-19 1986-06-11 Mitsubishi Electric Corp 微細加工方法
JPH0212810A (ja) * 1988-04-19 1990-01-17 Internatl Business Mach Corp <Ibm> 半導体装置の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107775A (en) * 1975-03-19 1976-09-24 Hitachi Ltd Handotaisochino bisaikakohoho
JPS55151338A (en) * 1979-05-16 1980-11-25 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107775A (en) * 1975-03-19 1976-09-24 Hitachi Ltd Handotaisochino bisaikakohoho
JPS55151338A (en) * 1979-05-16 1980-11-25 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167428A (ja) * 1984-02-10 1985-08-30 Mitsubishi Electric Corp 微細加工方法
JPS61123144A (ja) * 1984-11-19 1986-06-11 Mitsubishi Electric Corp 微細加工方法
JPH0212810A (ja) * 1988-04-19 1990-01-17 Internatl Business Mach Corp <Ibm> 半導体装置の形成方法

Also Published As

Publication number Publication date
JPH0224017B2 (ja) 1990-05-28

Similar Documents

Publication Publication Date Title
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4115120A (en) Method of forming thin film patterns by differential pre-baking of resist
JPS6189646A (ja) 半導体構造体の処理方法
JPS62185325A (ja) リフト・オフ法
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPH035573B2 (ja)
JPS583232A (ja) パタ−ン形成方法
JPS63245926A (ja) 半導体集積回路の製造方法
JPH0629968B2 (ja) パタ−ン形成法
JPS62136820A (ja) 極微細パタ−ン形成法
JPS59149060A (ja) 薄膜トランジスタの製造方法
JPH01100946A (ja) 半導体装置の製造方法
JPS646449B2 (ja)
JP2580681B2 (ja) 半導体装置の製造方法
JPH02156244A (ja) パターン形成方法
JPS5937494B2 (ja) 薄膜のパタ−ン形成法
JPS61166132A (ja) 薄膜の選択的形成方法
JPH0435047A (ja) 半導体装置の多層配線形成方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JPS6086543A (ja) 微細パタ−ン形成方法
JPS58110044A (ja) パタ−ン形成方法
JPH02138468A (ja) パターン形成法
JPH03245528A (ja) パターン形成方法
JPH03104113A (ja) レジストパターンの形成方法