JPH01100946A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係シ、特に多層配線を
廟する半導体装置の層間膜ｋｍとして、塗布によ多形成
された絶縁膜と、気相成長あるいはプラズマ気相成長に
よ〕形成された膜とを積層し、スルーホールを形成する
製造方法に関する。

〔従来の技術〕

従来のこの梅の半導体装置では、第６図に示すように、
まず半導体基板１１上に、絶縁［１２、下層配線ＮＡ１
３、第１の層間絶縁膜１４、塗布絶縁膜１５、第２の層
間絶縁ＷＸ１６．唯一のフォトレジスト１７を順に形成
する。ここで、塗布絶縁膜１５の他に層間膜ｆｉ［１４
，１６として、気相成長あるいはプラズマ気相成長法に
より形成した絶縁膜を、単層るるいは積層して用いてお
シ、スルーホール１９を形成する際には、フォトレジス
ト１７をマスクとして、この層間膜を選択的に等方性、
異方性のエツチングを組み合わせてエツチングし、その
際にフォトレジスト１７の表面部に生じた炭化変質層１
８を除去するために、酸素プラズマにさらし、低温にて
酸化する方法が導入されている。その方法は、従来のフ
ォトエツチングや微細加工技術等により、真空容器に半
導体装置ハを入れ、−度排気して次に酸素を低い圧力で
流し、高周波の無電極放電を起こす。このようにして発
生したグロー放電によシ、反応性に富む酸素ラジカルが
生成されるので、レジストはこのラジカルによ＃）室温
で酸化され、炭酸ガスと水となりて除去される。しかし
、レジスト中に含まれる金属不純物やスルーホールエツ
チングの際に付着した不純物等は、はとんど残留する為
、通常はさらに剥離剤を１００℃前後に加熱し、除去す
る工程を行なっている。この剥離剤としては、例えは石
炭酸や四塩化エチレン、シフロールベンゼン、アルキル
ペルゼンスルホン酸等の混合溶媒である。

〔発明が解決しようとする問題点〕

前述した従来の製造方法を、眉間絶縁膜として塗布によ
シ形成された絶縁膜１５と気相成長、プラズマ気相成長
法あるいはスパッタ法によシ形成された膜１４を積層し
て形成する半導体装置のスルーホール１９形成工程にそ
のｉｔ適用した場合には、レジスト除去のために酸素プ
ラズマ中での酸化処理の除に、前記塗布によシ形成され
た絶縁膜１５が酸化されて膜が除去されたシ、あるいは
第６図に示すように、酸化によシ膜１５の性質が変わっ
てしまりて、スルーホール側面部２１に変質部が形成さ
れ、層間膜としての信頼性を低下させたシする欠点があ
る。

例えば、ポリイミド系の塗布絶縁膜１５では、酸素プラ
ズマ中でエツチングされてしまったシ、膜表面が酸化に
よシ、吸水性とな多水分を吸着し、後工程で配線を腐触
したシして、信頼性を低下させるなどの欠点がある。

本発明の目的は、前記欠点が解決され、必要な部分の絶
縁膜が除去されたシ、変質したシしないようにした半導
体装置の製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法の構成は、上下配線層間
の層間絶縁膜の主表面上に第１のフォトレジストを形成
し、スルーホールとなるべき部分をエッチングにより除
去し、前記膜に前記スルーホールを形成する工程を通し
、次に前記エツチング中に前記第１のフォトレジストの
うち主表面部分に生じた炭化変質層を酸素プラズマ中で
除去する工程の前に、少なくとも前記スルーホール内を
あらかじめ第２のフォトレジストで覆っておくことを特
徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図乃至第４図は本発明の第１の実施例半導体装置の
製造方法を工程順に示す断面図である。

まず第１図に示す様に、半導体基板１１上に絶縁膜１２
、下層配線層１３が順に形成されている。

この絶縁膜１２は、熱酸化膜や、気相成長膜、ＰＳＧ等
でおシ、下層配線層１３の金属としては、アルミニウム
、アルミニウム合金、又は高融点金部、あるいはシリサ
イド等が用いられる。次に１第１の眉間絶縁Ｉｆ！１４
が、気相成長法、プラズマ気相成長法あるい扛スパクタ
法によシ、形成されている。例えば、５ｏｏｏＡ厚程度
のＣＶＤシリコン酸化（ＳｉＯＪ膜、ＰＳＧ膜、プラズ
マ窒化膜、プラズマ５ｉＯＮ膜、プラズマ酸化膜スパッ
タ酸化膜等である。次に回転塗布法によシ、有機塗布膜
ニスピンオングラスやシリコーンポリイミド等の塗布絶
縁膜１５を形成する。この膜厚は、５００Ａ乃至５００
０人厚程度である。

次に１第２の眉間絶縁膜１６を、気相成長法、プラズマ
気相成長法、あるいはスパッタ法によシ形成する０例え
ば、５０００Ａ厚程度のＣＶＤ５　ｉ　Ｏ−膜、ＰＳＧ
膜、プラズマ窒化膜、プラズマ５ｉＯＮ膜、プラズマ酸
化膜、スパッタ酸化膜等である。

次に、＊１のフォトレジスト１７をマスクトシて、スル
ーホール１９を形成する。エツチングは、（ＣＦａ＋Ｏ
ｘ　）ガスを用いる等方性のプラズマエッチ法％　　（
ＣＦａ　＋Ｈ！　）等のガスを用いるリアクティブイオ
ンエッチ法などを組合せて行なう。このエツチング中に
、フォトレジスト１７の表面部分は、エッチヤングにア
タックされて炭化され、炭化変質層１Ｂが形成される。

この炭化されたフォトレジストは、有機溶剤主体の剥離
剤を用いた剥離法では、完全に除去されず、残りたまま
である。淘、第１図は構造が従来例と同様であるので、
本実施例に同図を引用した。

次に、全面に回転塗布法によシ、第２のフォトレジスト
２０、又はこのフォトレジストと酸素プラズマ中での灰
化速度が近い膜を形成し、第２図に示す様に、スルーホ
ール１９を埋め込み、はぼ平担化する工程を行なう。

次に第３図に示す様に、酸素プラズマ中で前記第２のフ
ォトレジスト２０の平担部分と第１のフォトレジスト１
７表面の炭化された部分とを灰化し、除去する工程を行
なう。

本工程は、半導体ウェハ全面にわたシバラツキなく、か
つ再現性よ〈実施する必要があるため、通常のプラズマ
・アッシング装置を用いる場合には、灰化速度の管理を
充分にする必要がある。よシ望ましくは、枚葉裂等の平
行平板凰のプラズマ・エツチング装置をアッシング装置
として用いるのが良い。

次Ｋ、有機系のレジスト剥離剤によシ、残存している第
１のフォトレジスト１７′と、第２のフォトレジスト２
０′とを除去する。第４図は、本工程を終了した断面図
である。

第５図は本発明の第２の実施例の半導体装置の製造方法
の一工程を示す断面図である。本実施例において、まず
前記第１の実施例と同様な第１図、第２図の工程を経る
が、同様なので、その説明は省略する。但し、第２のフ
ォトレジス）２０等は。

本実施例ではポジ型のフォトレジストに限定する。

さて、第２図の工程まで終了した後、全面をｍ元して現
像を行なう。露光量及び現像銀件として、第２のフォト
レジスト２００表面部が除去可能で、かつスルーホール
１９に埋め込まれたＭ２の７オトレジス）２０が残存し
うる条件に定めて、第５図に示す半導体基板が得られる
。次に前記第１の実施例と同様に１ｇ３図、第４図の工
程を経る。

本第２の実施例では、露光によシ第２のフォトレジスト
２０の平担部を除去してから、ホトレジストの除去工程
を行なうので通常のレジスト・アッシング装置を使用し
た場合でも、第３図以降の工程が再現性良く行なえる利
点がある。

この様にして、信頼度の高い塗布絶縁膜を使用した多層
配線構造の半導体装置が形成できる。

従来例では、前述したように第１図の工程よシ直ちに第
６図の工程に進むために、塗布絶縁膜の側面部２１が変
質してしまう。

即ち１本第２の実施例では、全主表面に第２のポジ壓フ
ォトレジストを塗布によ多形成し、開孔部を埋め込み平
担化した後、第２のレジストの表面部を除去可能な露光
量にて全面を露光して現像を行なった後、第１のフォト
レジスト表面の炭化変質層を灰化し除去する工程と、有
機系のレジスト剥離剤によシ残りている第１、第２のフ
ォトレジストを除去する工程を含む。

以上第１．第２の実施例において、第１のフォトレジス
トをマスクとして、スルーホール部分となるべき層間絶
縁膜を選択的にエツチング除去した後に、第２のフォト
レジストを少なくとも前記スルーホール部分に！ｌめ込
み主表面を平担化した後に、酸素プラズマ中で前記第２
のフォトレジストの５ち前記スルーホール部分を残して
前記第１のフォトレジストの主表面部分の炭化レジスト
層までを除去し、その際に前記塗布絶縁膜は前記酸素プ
ラズマにさらされない、即ち、前記第２のフォトレジス
トがこの膜を覆りているので、前記塗布絶縁膜が酸化さ
れるのを防止できる。

〔発明の効果〕

以上説明した様に、本発明は、層間絶縁膜として塗布に
よ多形成された絶縁膜１５と気相成長法、プラズマ気相
成長法、あるいはスパッタ法によ多形成された膜１４を
積層して形成する半導体装置のスルーホール１９開孔後
のプラズマアッシング時にこのスルーホール１９の側面
部２１に露出した塗布絶縁膜１５を酸素プラズマにさら
すことなく、レジストの除去が行なえるので、この塗布
絶縁膜１５が酸化されて除去されたシ、あるいは酸化に
よシ膜１５の性質が変化して吸水性となシ、水分を吸着
し、後工程で配線を腐触したシして、信頼性を低下させ
るなどの恐れが全くなくなるという効果がある。

【図面の簡単な説明】

第１図乃至第４図は本発明の第１の実施例の半導体装置
の製造方法を工程順に示す断面図、第５図は本発明の第
２の実施例の半導体装置の製造方法の一工程を示す断面
図、第６図は従来の半導体装置の製造方法の一工程を示
す断面図である。 １１・・・・・・半導体基板、１２・・・・・・絶縁膜
、１３・・・・・・下層配線層、１４・・・・・・第１
の層間絶縁膜、１５・・・・・・塗布絶縁膜、１６・・
・・・・第２の層間絶縁膜、１７・・・−・・第１のフ
ォトレジスト、１８・・・・・・主表面の炭化変質層、
１９・・・・・・スルーホール、２０・・・・・・第２
のフォトレジスト、２１・・・・・・塗布絶縁膜のスル
ーホール側面部。 代理人　弁理士　　内　原　　　晋 第１図 第３図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 　上下配線層間の層間絶縁膜の主表面上に第１のフォト
   レジストを形成し、スルーホールとなるべき部分をエッ
   チングにより除去し、前記膜に前記スルーホールを形成
   する工程を通し、次に前記エッチング中に前記第１のフ
   ォトレジストのうち主表面部分に生じた炭化変質層を酸
   素プラズマ中で除去する工程の前に、少なくとも前記ス
   ルーホール内をあらかじめ第２のフォトレジストで覆っ
   ておくことを特徴とする半導体装置の製造方法。