JPH05190514A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05190514A JPH05190514A JP568492A JP568492A JPH05190514A JP H05190514 A JPH05190514 A JP H05190514A JP 568492 A JP568492 A JP 568492A JP 568492 A JP568492 A JP 568492A JP H05190514 A JPH05190514 A JP H05190514A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etched
- resist pattern
- ashing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】レジストパターンをアッシング除去した後の被
エッチング膜表面に発生する残渣を完全に除去する半導
体装置の製造方法を提供する。 【構成】半導体基板１上に形成した被エッチング膜２上
にレジストパターン３を形成し、これをマスクとして、
被エッチング膜２にエッチングを行った後、前記レジス
トパターン３をアッシング除去し、次いで、当該被エッ
チング膜２に、該被エッチング膜２を溶解する液を用い
たウエットエッチングを行う。
エッチング膜表面に発生する残渣を完全に除去する半導
体装置の製造方法を提供する。 【構成】半導体基板１上に形成した被エッチング膜２上
にレジストパターン３を形成し、これをマスクとして、
被エッチング膜２にエッチングを行った後、前記レジス
トパターン３をアッシング除去し、次いで、当該被エッ
チング膜２に、該被エッチング膜２を溶解する液を用い
たウエットエッチングを行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、レジストパターンをアッシング除去した
後の被エッチング膜表面に発生する残渣を完全に除去す
る半導体装置の製造方法に関する。
に係り、特に、レジストパターンをアッシング除去した
後の被エッチング膜表面に発生する残渣を完全に除去す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体基板上に形成した被エッチ
ング膜に、コンタクト孔を形成する方法として、一般的
に、以下の工程が行われている。先ず、半導体基板上に
形成された被エッチング膜上に、コンタクト孔形成用の
レジストパターンを形成する。次に、当該レジストパタ
ーンをマスクとして、前記被エッチング膜にエッチング
を行う。次いで、前記エッチングが終了した半導体基板
上のレジストパターンをアッシング除去する。その後、
前記被エッチング膜上に残存しているレジストパターン
等の有機物を除去する目的で、当該被エッチング膜の表
面を、硫酸と過酸化水素水との混合液や、アミン系溶液
を用いて洗浄する。
ング膜に、コンタクト孔を形成する方法として、一般的
に、以下の工程が行われている。先ず、半導体基板上に
形成された被エッチング膜上に、コンタクト孔形成用の
レジストパターンを形成する。次に、当該レジストパタ
ーンをマスクとして、前記被エッチング膜にエッチング
を行う。次いで、前記エッチングが終了した半導体基板
上のレジストパターンをアッシング除去する。その後、
前記被エッチング膜上に残存しているレジストパターン
等の有機物を除去する目的で、当該被エッチング膜の表
面を、硫酸と過酸化水素水との混合液や、アミン系溶液
を用いて洗浄する。
【０００３】ここで、前記レジストパターンのアッシン
グは、等方的に進行することが知られている。従って、
特に、図５ないし図７に示すように、被エッチング膜２
に密集したコンタクト孔４を形成すると、前記アッシン
グ工程終了後の被エッチング膜２表面の、コンタクト孔
４とコンタクト孔４との間に残渣５が発生する。この残
渣５は、例えば、被エッチング膜２に、コンタクト孔４
を開口する際に、被エッチング膜２、下地のシリコン、
配線金属等がスパッタされて、レジストパターンの開口
部側壁や表面に付着し、これが前記アッシングの進行と
共に濃縮されて酸化物となり、被エッチング膜２表面に
残存すると考えられている。尚、図５ないし図７は、レ
ジストパターン３をアッシング除去する際に発生する残
渣５の発生メカニズムを示す平面図である。
グは、等方的に進行することが知られている。従って、
特に、図５ないし図７に示すように、被エッチング膜２
に密集したコンタクト孔４を形成すると、前記アッシン
グ工程終了後の被エッチング膜２表面の、コンタクト孔
４とコンタクト孔４との間に残渣５が発生する。この残
渣５は、例えば、被エッチング膜２に、コンタクト孔４
を開口する際に、被エッチング膜２、下地のシリコン、
配線金属等がスパッタされて、レジストパターンの開口
部側壁や表面に付着し、これが前記アッシングの進行と
共に濃縮されて酸化物となり、被エッチング膜２表面に
残存すると考えられている。尚、図５ないし図７は、レ
ジストパターン３をアッシング除去する際に発生する残
渣５の発生メカニズムを示す平面図である。
【０００４】そして、前記残渣は、酸化物であるため、
前記のような有機物を除去する目的で行う洗浄では、除
去することができず、被エッチング膜表面に残存する
が、当該酸化物は、汚染等の害を発生することがないた
め、従来、半導体装置を製造する工程において、特に問
題にされていなかった。
前記のような有機物を除去する目的で行う洗浄では、除
去することができず、被エッチング膜表面に残存する
が、当該酸化物は、汚染等の害を発生することがないた
め、従来、半導体装置を製造する工程において、特に問
題にされていなかった。
【０００５】
【発明が解決しようとする課題】一方、近年では、半導
体装置の微細化に伴い、高アスペクト比のコンタクト孔
に配線膜を形成して、半導体基板や下層配線との接触を
とることが多くなっている。しかしながら、高アスペク
ト比のコンタクト孔に配線膜を形成する場合、当該コン
タクト孔内に配線膜を十分に入り込ませることが困難で
あり、当該金属膜の良好なステップカバレジを得ること
ができないという問題があった。
体装置の微細化に伴い、高アスペクト比のコンタクト孔
に配線膜を形成して、半導体基板や下層配線との接触を
とることが多くなっている。しかしながら、高アスペク
ト比のコンタクト孔に配線膜を形成する場合、当該コン
タクト孔内に配線膜を十分に入り込ませることが困難で
あり、当該金属膜の良好なステップカバレジを得ること
ができないという問題があった。
【０００６】そこで、この問題を解決するため、高アス
ペクト比のコンタクト孔に、タングステン等の高融点金
属を埋め込むことで、配線膜のステップカバレジを向上
することが頻繁に行われている。この高融点金属の埋め
込みは、一般的に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、コンタクト孔
内に高融点金属等の配線金属を堆積することで行われて
いる。
ペクト比のコンタクト孔に、タングステン等の高融点金
属を埋め込むことで、配線膜のステップカバレジを向上
することが頻繁に行われている。この高融点金属の埋め
込みは、一般的に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、コンタクト孔
内に高融点金属等の配線金属を堆積することで行われて
いる。
【０００７】しかしながら、残渣が残存する被エッチン
グ膜に形成されたコンタクト孔に、ＣＶＤ法で配線金属
を堆積する場合、前記残渣が核発生の原因となり、当該
残渣を中心に、当該配線金属が異常成長するという問題
があった。本発明は、このような問題を解決することを
課題とするものであり、レジストパターンをアッシング
除去した後の被エッチング膜表面に発生する残渣を完全
に除去する半導体装置の製造方法を提供することを目的
とする。
グ膜に形成されたコンタクト孔に、ＣＶＤ法で配線金属
を堆積する場合、前記残渣が核発生の原因となり、当該
残渣を中心に、当該配線金属が異常成長するという問題
があった。本発明は、このような問題を解決することを
課題とするものであり、レジストパターンをアッシング
除去した後の被エッチング膜表面に発生する残渣を完全
に除去する半導体装置の製造方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上に形成した被エッチング膜
上にレジストパターンを形成し、当該レジストパターン
をマスクとして、前記被エッチング膜にエッチングを行
った後、前記レジストパターンをアッシング除去して、
前記被エッチング膜にコンタクト孔を形成する半導体装
置の製造方法において、前記レジストパターンをアッシ
ング除去した後の被エッチング膜に、当該被エッチング
膜を溶解する液を用いたウエットエッチングを行うこと
を特徴とする半導体装置の製造方法を提供するものであ
る。
に、本発明は、半導体基板上に形成した被エッチング膜
上にレジストパターンを形成し、当該レジストパターン
をマスクとして、前記被エッチング膜にエッチングを行
った後、前記レジストパターンをアッシング除去して、
前記被エッチング膜にコンタクト孔を形成する半導体装
置の製造方法において、前記レジストパターンをアッシ
ング除去した後の被エッチング膜に、当該被エッチング
膜を溶解する液を用いたウエットエッチングを行うこと
を特徴とする半導体装置の製造方法を提供するものであ
る。
【０００９】
【作用】本発明によれば、レジストパターンをアッシン
グ除去した後の被エッチング膜に、当該被エッチング膜
を溶解する液を用いたウエットエッチングを行うこと
で、当該被エッチング膜の表層を除去することができ
る。そして、この表層の除去に伴い、当該被エッチング
膜の表面に残存している残渣も、当該表層と共に除去さ
れるため、前記被エッチング膜表面に発生した残渣を完
全に除去することができる。
グ除去した後の被エッチング膜に、当該被エッチング膜
を溶解する液を用いたウエットエッチングを行うこと
で、当該被エッチング膜の表層を除去することができ
る。そして、この表層の除去に伴い、当該被エッチング
膜の表面に残存している残渣も、当該表層と共に除去さ
れるため、前記被エッチング膜表面に発生した残渣を完
全に除去することができる。
【００１０】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１ないし図４は、本発明の実施例
に係る半導体装置の製造工程を示す一部断面図である。
図１に示す工程では、ＣＶＤ法により、半導体基板１上
に、Ｂ及びＰを含むシリコン酸化膜（ＢＰＳＧ）からな
る被エッチング膜２を１．０μｍ程度の膜厚で形成す
る。
参照して説明する。図１ないし図４は、本発明の実施例
に係る半導体装置の製造工程を示す一部断面図である。
図１に示す工程では、ＣＶＤ法により、半導体基板１上
に、Ｂ及びＰを含むシリコン酸化膜（ＢＰＳＧ）からな
る被エッチング膜２を１．０μｍ程度の膜厚で形成す
る。
【００１１】次に、図２に示す工程では、図２に示す工
程で形成した被エッチング膜２上に、レジスト膜とし
て、ＯＦＰＲ８６００（商品名；東京応化製）を１．０
μｍ程度の膜厚で形成する。次いで、ｇ線の縮小投影型
露光装置を用いて、前記レジスト膜を露光した後、現像
し、被エッチング膜２上にコンタクト孔形成用のレジス
トパターン３を形成する。
程で形成した被エッチング膜２上に、レジスト膜とし
て、ＯＦＰＲ８６００（商品名；東京応化製）を１．０
μｍ程度の膜厚で形成する。次いで、ｇ線の縮小投影型
露光装置を用いて、前記レジスト膜を露光した後、現像
し、被エッチング膜２上にコンタクト孔形成用のレジス
トパターン３を形成する。
【００１２】次いで、図３に示す工程では、ＣＨＦ3 ガ
ス＝３６ｓｃｃｍ、Ｃ2 Ｆ6 ガス＝５ｓｃｃｍ、Ｈｅガ
ス＝４５ｓｃｃｍ、を流し、圧力＝２．５Ｔｏｒｒ、Ｒ
Ｆパワー＝６００Ｗを印加するＲＩＥ（リアクティブ・
イオン・エッチング）装置を用い、図２に示す工程で形
成したレジストパターン３をマスクとして、被エッチン
グ膜２に、１２０秒間、異方性エッチングを行い、被エ
ッチング膜２にコンタクト孔を開口する。
ス＝３６ｓｃｃｍ、Ｃ2 Ｆ6 ガス＝５ｓｃｃｍ、Ｈｅガ
ス＝４５ｓｃｃｍ、を流し、圧力＝２．５Ｔｏｒｒ、Ｒ
Ｆパワー＝６００Ｗを印加するＲＩＥ（リアクティブ・
イオン・エッチング）装置を用い、図２に示す工程で形
成したレジストパターン３をマスクとして、被エッチン
グ膜２に、１２０秒間、異方性エッチングを行い、被エ
ッチング膜２にコンタクト孔を開口する。
【００１３】次に、図４に示す工程では、Ｏ2 ガス＝２
５０ｓｃｃｍを流し、圧力＝０．８Ｔｏｒｒ、マイクロ
波パワー＝１０００Ｗを印加するアッシャーで、図３に
示す工程で得た半導体基板１を６０秒間アッシング処理
し、レジストパターン３を除去する。次いで、この半導
体基板１を、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝３：１からなる混
合溶液（液温＝１３０℃）で１０分間洗浄処理し、被エ
ッチング膜２の表面に残存した有機物を除去する。その
後、当該半導体基板１を、ＨＦ：Ｈ2 Ｏ＝１：９９から
なる混合溶液（液温＝２４℃）で１０秒間ウエットエッ
チングを行い、被エッチング膜２の表層を１５０Å程度
エッチングする。このウエットエッチングにより、被エ
ッチング膜２の表面に残存していた残渣を前記被エッチ
ング膜２の表層と共に除去することができる。
５０ｓｃｃｍを流し、圧力＝０．８Ｔｏｒｒ、マイクロ
波パワー＝１０００Ｗを印加するアッシャーで、図３に
示す工程で得た半導体基板１を６０秒間アッシング処理
し、レジストパターン３を除去する。次いで、この半導
体基板１を、Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝３：１からなる混
合溶液（液温＝１３０℃）で１０分間洗浄処理し、被エ
ッチング膜２の表面に残存した有機物を除去する。その
後、当該半導体基板１を、ＨＦ：Ｈ2 Ｏ＝１：９９から
なる混合溶液（液温＝２４℃）で１０秒間ウエットエッ
チングを行い、被エッチング膜２の表層を１５０Å程度
エッチングする。このウエットエッチングにより、被エ
ッチング膜２の表面に残存していた残渣を前記被エッチ
ング膜２の表層と共に除去することができる。
【００１４】このようにして、前記被エッチング膜２の
表面に発生した残渣を完全に除去した。その後、例え
ば、ＣＶＤ法により、前記コンタクト孔をタングステン
等の高融点金属で埋め込んで配線膜を形成し、これをパ
ターニングして配線を形成する等、所望の工程を行い、
半導体装置を完成する。尚、本実施例では、図１に示す
工程で、被エッチング膜２として、ＢＰＳＧを形成した
が、これに限らず、ＰＳＧ等、他の物質からなる絶縁膜
を形成してもよい。
表面に発生した残渣を完全に除去した。その後、例え
ば、ＣＶＤ法により、前記コンタクト孔をタングステン
等の高融点金属で埋め込んで配線膜を形成し、これをパ
ターニングして配線を形成する等、所望の工程を行い、
半導体装置を完成する。尚、本実施例では、図１に示す
工程で、被エッチング膜２として、ＢＰＳＧを形成した
が、これに限らず、ＰＳＧ等、他の物質からなる絶縁膜
を形成してもよい。
【００１５】また、図２に示す工程では、レジスト膜と
して、ＯＦＰＲ８６００を使用したが、これに限るもの
ではない。そして、図４に示す工程では、Ｈ2 ＳＯ4 ：
Ｈ2 Ｏ2 ＝３：１からなる混合溶液を用いてアッシング
処理後の半導体基板１を洗浄処理したが、これに限ら
ず、当該洗浄処理は、アミン系の溶液等を用いて行って
もよく、また、前記アッシング処理で前記レジストパタ
ーン３の除去が十分に行われていれば、前記洗浄処理は
省略してもよい。
して、ＯＦＰＲ８６００を使用したが、これに限るもの
ではない。そして、図４に示す工程では、Ｈ2 ＳＯ4 ：
Ｈ2 Ｏ2 ＝３：１からなる混合溶液を用いてアッシング
処理後の半導体基板１を洗浄処理したが、これに限ら
ず、当該洗浄処理は、アミン系の溶液等を用いて行って
もよく、また、前記アッシング処理で前記レジストパタ
ーン３の除去が十分に行われていれば、前記洗浄処理は
省略してもよい。
【００１６】また、図４に示す工程では、ＨＦ：Ｈ2 Ｏ
＝１：９９からなる混合溶液を用いてウエットエッチン
グを行ったが、これに限らず、例えば、ＮＨ4 ＯＨ：Ｈ
2 Ｏ 2 ：Ｈ2 Ｏ＝１：１：５（液温＝７０℃）等、被エ
ッチング膜２を溶解可能な液であれば、他の溶液を用い
てもよい。
＝１：９９からなる混合溶液を用いてウエットエッチン
グを行ったが、これに限らず、例えば、ＮＨ4 ＯＨ：Ｈ
2 Ｏ 2 ：Ｈ2 Ｏ＝１：１：５（液温＝７０℃）等、被エ
ッチング膜２を溶解可能な液であれば、他の溶液を用い
てもよい。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
レジストパターンをアッシング除去した後の被エッチン
グ膜に、当該被エッチング膜を溶解する液を用いたウエ
ットエッチングを行うことで、当該被エッチング膜の表
層と共に、当該被エッチング膜の表面に残存している残
渣を除去することができる。従って、前記被エッチング
膜から前記残渣を完全に除去することができる結果、後
に行う成膜工程で、当該膜が異常成長することがなく、
信頼性の高い半導体装置を得ることができる。
レジストパターンをアッシング除去した後の被エッチン
グ膜に、当該被エッチング膜を溶解する液を用いたウエ
ットエッチングを行うことで、当該被エッチング膜の表
層と共に、当該被エッチング膜の表面に残存している残
渣を除去することができる。従って、前記被エッチング
膜から前記残渣を完全に除去することができる結果、後
に行う成膜工程で、当該膜が異常成長することがなく、
信頼性の高い半導体装置を得ることができる。
【図１】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図５】レジストパターンをアッシング除去する際に発
生する残渣の発生メカニズムを示す平面図である。
生する残渣の発生メカニズムを示す平面図である。
【図６】レジストパターンをアッシング除去する際に発
生する残渣の発生メカニズムを示す平面図である。
生する残渣の発生メカニズムを示す平面図である。
【図７】レジストパターンをアッシング除去する際に発
生する残渣の発生メカニズムを示す平面図である。
生する残渣の発生メカニズムを示す平面図である。
１ 半導体基板 ２ 被エッチング膜 ３ レジストパターン ４ コンタクト孔 ５ 残渣
Claims (1)
- 【請求項１】 半導体基板上に形成した被エッチング膜
上にレジストパターンを形成し、当該レジストパターン
をマスクとして、前記被エッチング膜にエッチングを行
った後、前記レジストパターンをアッシング除去して、
前記被エッチング膜にコンタクト孔を形成する半導体装
置の製造方法において、 前記レジストパターンをアッシング除去した後の被エッ
チング膜に、当該被エッチング膜を溶解する液を用いた
ウエットエッチングを行うことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP568492A JPH05190514A (ja) | 1992-01-16 | 1992-01-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP568492A JPH05190514A (ja) | 1992-01-16 | 1992-01-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190514A true JPH05190514A (ja) | 1993-07-30 |
Family
ID=11617928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP568492A Pending JPH05190514A (ja) | 1992-01-16 | 1992-01-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190514A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088233A (ja) * | 1994-06-17 | 1996-01-12 | Texas Instr Japan Ltd | 半導体装置の製造方法及びこの方法に用いる処理液 |
-
1992
- 1992-01-16 JP JP568492A patent/JPH05190514A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088233A (ja) * | 1994-06-17 | 1996-01-12 | Texas Instr Japan Ltd | 半導体装置の製造方法及びこの方法に用いる処理液 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990075991A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US5254213A (en) | Method of forming contact windows | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JPH05190514A (ja) | 半導体装置の製造方法 | |
| JP4646346B2 (ja) | 電子デバイスの製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| JP2006294842A (ja) | 半導体装置の製造方法 | |
| KR100439844B1 (ko) | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH09270420A (ja) | 半導体装置の製造方法 | |
| JP2002118113A (ja) | 半導体装置の製造方法 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| JPH0451520A (ja) | 半導体装置の製造方法 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH06275723A (ja) | 半導体装置の製造方法 |