KR100195245B1 - 반도체 장치의 콘택홀 형성방법 - Google Patents
반도체 장치의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR100195245B1 KR100195245B1 KR1019960039843A KR19960039843A KR100195245B1 KR 100195245 B1 KR100195245 B1 KR 100195245B1 KR 1019960039843 A KR1019960039843 A KR 1019960039843A KR 19960039843 A KR19960039843 A KR 19960039843A KR 100195245 B1 KR100195245 B1 KR 100195245B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- silicon oxide
- ashing
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
반도체 장치의 콘택홀 형성방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 하지막을 형성하는 단계와, 상기 하지막 상에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막을 이방성 식각하여 콘택홀을 형성하는 단계와, 상기 실리콘 산화막의 이방성 식각시 상기 콘택홀의 바닥 및 내벽에 발생한 폴리머를 애싱설비에서 애싱하고 불소를 스캐터링시켜 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법을 제공한다. 본 발명은 실리콘 산화막을 이방성식각하여 얻어지는 콘택홀의 내벽 및 바닥에 발생하는 폴리머를 애싱설비에서 애싱 및 불소를 스캐터링하여 효과적으로 제거할 수 있다.
Description
본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 실리콘 산화막의 식각시 발생한 폴리머를 제거하는 단계를 포함하는 반도체 장치의 콘택홀 형성방법에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정 중에는 하지막을 갖는 반도체 기판 상에 형성된 실리콘 산화막(SiO2)에 콘택홀을 형성하는 공정이 필요하다. 상기 콘택홀의 형성은 반도체 장치가 집적화됨에 따라 처리량이 많고 폴리실리콘막에 대한 선택비가 높은 고밀도 플라즈마를 이용한 건식식각 설비를 이용한다.
그런데, 종래기술에 따라 상기 건식식각설비로 콘택홀 형성을 위하여 실리콘 산화막을 탄소 리치 식각가스, 예컨대 C2F6, C3F8 또는 C4F8가스를 이용하여 건식식각한 후, 식각가스에 의한 하지막의 스퍼터 현상에 의하여 도 1의 SEM사진에 나타난 바와 같이 콘택홀의 내벽 및 바닥에 폴리머가 발생한다. 상기 폴리머는 습식식각용액, 예컨대 100:1 불산으로 제거가 잘 되지 않고 습식식각공정이 추가되면 실리콘 산화막이 손상을 받는다. 결과적으로, 상기 폴리머의 발생은 반도체 장치의 콘택 저항을 증가시키고 수율을 저하시킨다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 폴리머를 효과적으로 제거하는 단계가 포함된 반도체 장치의 콘택홀 형성방법을 제공하는 데 있다.
도 1은 종래기술에 의한 반도체 장치의 콘택홀을 도시한 SEM 사진이다.
도 2 내지 도 4는 본 발명에 의한 반도체 장치의 콘택홀 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 5는 본 발명에 의한 반도체 장치의 콘택홀을 도시한 SEM 사진이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 하지막을 형성하는 단계와, 상기 하지막 상에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막을 이방성 식각하여 콘택홀을 형성하는 단계와, 상기 실리콘 산화막의 이방성 식각시 상기 콘택홀의 바닥 및 내벽에 발생한 폴리머를 애싱설비에서 애싱하고 불소를 스캐터링시켜 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법을 제공한다.
상기 애싱 및 불소의 스캐터링을 200300℃에서 수행하며, 상기 불소의 스캐터링은 CxFy계의 가스를 이용한다. 상기 하지막은 실리사이드막으로 형성한다.
본 발명은 실리콘 산화막을 이방성식각하여 얻어지는 콘택홀의 내벽 및 바닥에 발생하는 폴리머를 애싱설비에서 애싱 및 불소를 스캐터링하여 효과적으로 제거할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2 내지 도 4은 본 발명에 의한 반도체 장치의 콘택홀 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 2에서, 반도체 기판(1) 상에 하지막(3), 예컨대 실리사이드막을 형성한다. 이어서, 상기 하지막(3) 상에 실리콘 산화막(5)을 형성한다. 계속하여, 상기 실리콘 산화막(5) 상에 콘택홀 형성을 위한 식각마스크로 포토레지스트 패턴(7)을 형성한다.
도 3에서, 상기 포토레지스트 패턴(7)을 마스크로 상기 실리콘 산화막(5)을 건식식각설비로 이방성식각하여 콘택홀(9)을 형성한다. 이때, 상술한 바와 같이 콘택홀의 내벽 및 바닥에 폴리머(11)가 발생한다.
도 4에서, 먼저, 포토레지스트 패턴(7)을 제거한다. 이어서, 상기 실리콘 산화막(5)의 식각시 발생한 폴리머(11)를 애싱설비로 애싱한 후 불소를 스캐터링시키는 폴리머 처리를 수행하여 제거한다. 상기 애싱은 350W의 에너지, 30Torr의 압력, 산소분위기 및 250℃의 온도에서 수행하며, 상기 폴리머 처리는 350W의 에너지, 20Torr의 압력, CxFy가 첨가된 산소분위기 및 250℃의 온도에서 수행한다.
도 5는 본 발명에 의하여 실리콘 산화막을 식각하여 얻어진 반도체 장치의 콘택홀을 도시한 SEM 사진이다.
도 5에서, 상술한 바와 같이 본 발명의 콘택홀은 실리콘 산화막의 식각시 콘택홀의 내벽 및 바닥에 발생한 폴리머가 깨끗하게 제거되어 있음을 볼 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명은 하지막을 갖는 반도체 기판 상에 형성된 실리콘 산화막을 이방성식각하여 얻어지는 콘택홀의 내벽 및 바닥에 발생하는 폴리머를 애싱설비에서 애싱 및 불소를 스캐터링하여 효과적으로 제거할 수 있다.
Claims (4)
- 반도체 기판 상에 하지막을 형성하는 단계;상기 하지막 상에 실리콘 산화막을 형성하는 단계;상기 실리콘 산화막을 이방성 식각하여 콘택홀을 형성하는 단계; 및상기 실리콘 산화막의 이방성 식각시 상기 콘택홀의 바닥 및 내벽에 발생한 폴리머를 애싱설비에서 애싱하고 불소를 스캐터링시켜 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 애싱 및 불소의 스캐터링을 200300℃에서 수행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 불소의 스캐터링은 CxFy계의 가스를 이용하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
- 제1항에 있어서, 상기 하지막은 실리사이드막인 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039843A KR100195245B1 (ko) | 1996-09-13 | 1996-09-13 | 반도체 장치의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039843A KR100195245B1 (ko) | 1996-09-13 | 1996-09-13 | 반도체 장치의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021102A KR19980021102A (ko) | 1998-06-25 |
| KR100195245B1 true KR100195245B1 (ko) | 1999-06-15 |
Family
ID=19473705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039843A KR100195245B1 (ko) | 1996-09-13 | 1996-09-13 | 반도체 장치의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100195245B1 (ko) |
-
1996
- 1996-09-13 KR KR1019960039843A patent/KR100195245B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980021102A (ko) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
| WO2006020344A1 (en) | Method for stripping photoresist from etched wafer | |
| US5908735A (en) | Method of removing polymer of semiconductor device | |
| JPH10209118A (ja) | アッシング方法 | |
| JP2000277610A (ja) | 半導体装置の製造方法 | |
| KR100377174B1 (ko) | 캐패시터의 제조 방법 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2006156591A (ja) | 半導体装置の製造方法 | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100570205B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| US5990018A (en) | Oxide etching process using nitrogen plasma | |
| JPH08222551A (ja) | 酸化シリコン系材料層のプラズマエッチング方法 | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100527574B1 (ko) | 플러그 형성 방법 | |
| KR100431433B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| WO2001050508A1 (en) | Etch and ash photoresist removal process | |
| KR100450568B1 (ko) | 반도체 디바이스의 콘택 홀 제조 방법 | |
| KR100190058B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| KR20080084280A (ko) | 반도체 소자의 게이트 형성 방법 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| KR19990031428A (ko) | 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |