KR100450568B1 - 반도체 디바이스의 콘택 홀 제조 방법 - Google Patents

반도체 디바이스의 콘택 홀 제조 방법 Download PDF

Info

Publication number
KR100450568B1
KR100450568B1 KR10-2001-0084771A KR20010084771A KR100450568B1 KR 100450568 B1 KR100450568 B1 KR 100450568B1 KR 20010084771 A KR20010084771 A KR 20010084771A KR 100450568 B1 KR100450568 B1 KR 100450568B1
Authority
KR
South Korea
Prior art keywords
contact hole
semiconductor device
gas
insulating film
film
Prior art date
Application number
KR10-2001-0084771A
Other languages
English (en)
Other versions
KR20030055388A (ko
Inventor
백인혁
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0084771A priority Critical patent/KR100450568B1/ko
Publication of KR20030055388A publication Critical patent/KR20030055388A/ko
Application granted granted Critical
Publication of KR100450568B1 publication Critical patent/KR100450568B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 디바이스의 콘택 홀을 원하는 크기대로 정확하게 제조하는 방법에 관한 것이다. 종래 고온의 공정은 원가(cost)를 증가시키고 이동 파티클(moving particle)을 많이 발생시켜 수율이 떨어진다. 또한, 상술한 건식 식각 공정을 추가로 수행하는 경우 전체 공정 시간이 길어진다. 상술한 콘택 홀의 CD 바이어스(Critical Dimension bias)가 크게 나오는 경우 금속 증착 공정(metal deposition process)이나 마스크 공정(mask process) 등을 후속 단계를 안정적으로 진행하기가 어렵다. 본 발명은, 반도체 디바이스의 콘택 홀을 형성하기 위해 절연막을 원하는 부위만 정확하게 식각하여 CD 바이어스를 최소화하고 대미지 레이어를 방지한다. 따라서, 포토 마스크(photo mask) 등의 후속 공정도 안정되기 때문에, 반도체 디바이스의 전체적인 신뢰성이 향상되는 효과가 있다. 또한, 반도체 디바이스의 불량이 줄어 수율이 높아진다. 마무리 공정으로 습식 식각 공정을 함에 따라 파티클 등에 의한 오염이 최소화된다.

Description

반도체 디바이스의 콘택 홀 제조 방법{METHOD FOR MANUFACTURING CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 디바이스(semiconductor device)의 콘택 홀(contact hole) 제조 방법에 관한 것으로, 특히, 반도체 디바이스의 콘택 홀을 원하는 크기대로 정확하게 제조하는 방법에 관한 것이다.
큰 종횡비(high aspect ratio)로 콘택 홀을 형성하기 위해 절연막을 식각(etching)하는 종래의 공정에서는 고 전력(high power)를 사용한다. 이 공정은 저압에서 수행되는 강력한 힘에 근거한 식각이므로 오버 에칭(over etching) 도중에 대미지(damage)가 계속 일어난다. 따라서, 습식 식각 공정(wet etching process)으로는 절연막을 제거하기가 어렵고 고온의 열공정이나 건식 식각 공정(dry etching process)을 추가로 수행해서 절연막을 제거해야 한다.
이와 같은 고온의 공정은 원가(cost)를 증가시키고 이동 파티클(moving particle)을 많이 발생시켜 수율이 떨어진다. 또한, 상술한 건식 식각 공정을 추가로 수행하는 경우 전체 공정 시간이 길어진다. 상술한 콘택 홀의 CD 바이어스(Critical Dimension bias)가 크게 나오는 경우 금속 증착 공정(metal deposition process)이나 마스크 공정(mask process) 등을 후속 단계를 안정적으로 진행하기가 어렵다.
따라서, 본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로, 반도체 디바이스의 콘택 홀을 형성하기 위해 절연막을 원하는 부위만 정확하게 식각하여 콘택 홀의 CD 바이어스를 최소화하고 대미지 레이어(damage layer)를 방지하는 반도체 디바이스의 콘택 홀 제조 방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 디바이스의 콘택 홀 제조 방법의 일 실시예를 공정별로 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 기판 12 : 절연막
14 : 반사 방지막 16 : 감광막
18 : 폴리머
이하, 이와 같은 본 발명의 실시 예를 다음과 같은 도면에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체 디바이스의 콘택 홀 제조 방법의 일 실시예를 공정별로 나타낸 단면도이다.
먼저, 도 1a와 같이 실리콘 기판(silicon substrate) 등의 기판(10) 위에 산화물(oxide)이나 질화물(nitride) 등으로 이루어진 절연막(12), 반사 방지막(14) 및 감광막(photo resist film)(16)을 차례로 적층한다. 감광막(16)을 원하는 콘택 홀 영역에 대응하여 패터닝한다. 이때, 콘택 홀 대신 비아 홀을 형성하고자 하는 경우 기판(10) 대신 금속층이어야 한다.
도 1b와 같이 콘택 홀 영역의 반사 방지막(14)을 O2 가스를 포함하는 불소(fluorine) 계 가스를 사용하여 제거한다.
도 1c와 같이 콘택 홀 영역의 절연막(12)을 제거한다. 절연막(12)이 두께 5000Å의 산화물로 이루어지고 불소 계의 CF4 가스 등에서 식각 율(etching rate)이 5000Å/min 일 경우 식각 시간은 1 분으로 한다.
도 1d와 같이 CHF3 또는 C4F8 등의 가스를 30 초 내지 60 초 동안 200 내지 700 와트(watt)의 저 전력(low power)를 사용해서 전체의 표면에 폴리머(polymer)를 증착시킨다.
도 1e와 같이 오버 에칭한다. 절연막(12)이 두께 5000Å의 산화물로 이루어지고 불소 계의 CF4 가스 등에서 식각 율이 5000Å/min 일 경우 오버 에칭 시간은 30 초로 한다. 다음, 불소에 의해 콘택 홀 영역의 기판(10)의 표면이 식각되도록 하기 위해 O2 가스와 CF4 가스를 100 대 1 내지 150 대 1의 비율로 섞어서 애싱 공정(ashing process)을 진행한다. 이 후, H2SO4 또는 H2O2를 사용하여 130℃ 정도의 고온에서 20 분 정도 습식 클리닝(wet cleaning)한다. 여기서, 기판(10) 대신 금속일 경우 H2SO4 또는 H2O2 대신 솔벤트(solvent)를 사용한다.
이상에서 설명한 바와 같이 본 발명은, 반도체 디바이스의 콘택 홀을 형성하기 위해 절연막을 원하는 부위만 정확하게 식각하여 CD 바이어스를 최소화하고 대미지 레이어를 방지한다. 따라서, 포토 마스크(photo mask) 등의 후속 공정도 안정되기 때문에, 반도체 디바이스의 전체적인 신뢰성이 향상되는 효과가 있다. 또한, 반도체 디바이스의 불량이 줄어 수율이 높아진다. 마무리 공정으로 습식 식각 공정을 함에 따라 파티클 등에 의한 오염이 최소화된다.

Claims (11)

  1. 기판 위에 절연막, 반사 방지막 및 감광막을 차례로 적층하는 제 1 단계;
    상기 감광막을 원하는 콘택 홀 영역에 대응하여 패터닝하는 제 2 단계;
    상기 콘택 홀 영역의 상기 반사 방지막을 제거하는 제 3 단계;
    상기 콘택 홀 영역의 상기 절연막을 제거하는 제 4 단계;
    전체의 표면에 폴리머를 증착시키는 제 5 단계;
    오버 에칭하는 제 6 단계;
    애싱하는 제 7 단계;
    클리닝하는 제 8 단계를 포함하는 반도체 디바이스의 콘택 홀 제조 방법.
  2. 제 1 항에 있어서, 상기 기판은 실리콘 기판인 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  3. 제 1 항에 있어서, 상기 절연막은 산화물로 이루어진 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  4. 제 1 항에 있어서, 상기 절연막은 질화물로 이루어진 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  5. 제 1 항에 있어서, 상기 제 3 단계는 O2 가스를 포함하는 불소 계 가스를 사용하여 상기 반사 방지막을 제거하는 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  6. 제 3 항에 있어서, 상기 산화물의 두께는 5000Å인 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  7. 제 1 항에 있어서, 상기 제 5 단계는 CHF3 가스 또는 C4F8 가스를 30 초 내지 60 초 동안 200 내지 700 와트의 전력를 사용해서 폴리머를 증착시키는 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  8. 제 6 항에 있어서, 상기 오버 에칭은 30 초동안 하는 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  9. 제 1 항에 있어서, 상기 애싱은 O2 가스와 CF4 가스를 100 대 1 내지 150 대 1의 비율로 섞어서 하는 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  10. 제 1 항에 있어서, 상기 클리닝은 습식 클리닝인 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
  11. 제 10 항에 있어서, 상기 습식 클리닝은 H2SO4 또는 H2O2를 사용하여 130℃ 의 온도에서 20 분동안 하는 것을 특징으로 하는 반도체 디바이스의 콘택 홀 제조 방법.
KR10-2001-0084771A 2001-12-26 2001-12-26 반도체 디바이스의 콘택 홀 제조 방법 KR100450568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084771A KR100450568B1 (ko) 2001-12-26 2001-12-26 반도체 디바이스의 콘택 홀 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084771A KR100450568B1 (ko) 2001-12-26 2001-12-26 반도체 디바이스의 콘택 홀 제조 방법

Publications (2)

Publication Number Publication Date
KR20030055388A KR20030055388A (ko) 2003-07-04
KR100450568B1 true KR100450568B1 (ko) 2004-09-30

Family

ID=32213221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084771A KR100450568B1 (ko) 2001-12-26 2001-12-26 반도체 디바이스의 콘택 홀 제조 방법

Country Status (1)

Country Link
KR (1) KR100450568B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102098A (ja) * 1991-10-11 1993-04-23 Sony Corp 配線形成方法
JPH09213703A (ja) * 1996-02-05 1997-08-15 Matsushita Electron Corp 半導体装置の製造方法
KR19980026991A (ko) * 1996-10-14 1998-07-15 문정환 반도체장치의 접촉 홀 형성방법
KR19980073331A (ko) * 1997-03-13 1998-11-05 문정환 반도체 장치의 콘택홀 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102098A (ja) * 1991-10-11 1993-04-23 Sony Corp 配線形成方法
JPH09213703A (ja) * 1996-02-05 1997-08-15 Matsushita Electron Corp 半導体装置の製造方法
KR19980026991A (ko) * 1996-10-14 1998-07-15 문정환 반도체장치의 접촉 홀 형성방법
KR19980073331A (ko) * 1997-03-13 1998-11-05 문정환 반도체 장치의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR20030055388A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100887911B1 (ko) 암모니아를 이용한 저유전율 유기 유전체 에칭 방법
US5672242A (en) High selectivity nitride to oxide etch process
US5933759A (en) Method of controlling etch bias with a fixed lithography pattern for sub-micron critical dimension shallow trench applications
US20070090446A1 (en) Hardmask etch for gate polyetch
CN109243971B (zh) 一种半导体器件介质膜低角度蚀刻方法
US5908735A (en) Method of removing polymer of semiconductor device
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
KR20030081052A (ko) 반도체 장치 제조 방법
KR100450568B1 (ko) 반도체 디바이스의 콘택 홀 제조 방법
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JP2006276869A (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
US6743726B2 (en) Method for etching a trench through an anti-reflective coating
US5990018A (en) Oxide etching process using nitrogen plasma
KR20020027503A (ko) 반도체 디바이스 제조 방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100376978B1 (ko) 반도체소자의 콘택홀 형성방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR19990057882A (ko) 반도체 장치 제조 방법
KR930000875B1 (ko) 드라이 에치를 이용한 질화막 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee