JP2006276869A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006276869A JP2006276869A JP2006112057A JP2006112057A JP2006276869A JP 2006276869 A JP2006276869 A JP 2006276869A JP 2006112057 A JP2006112057 A JP 2006112057A JP 2006112057 A JP2006112057 A JP 2006112057A JP 2006276869 A JP2006276869 A JP 2006276869A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- etching
- thickness
- amorphous carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 a−C:H膜の反射防止効果を損なわず、化学増幅型ネガレジストのみを剥離する方法を提供する。
【解決手段】 アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしない酸溶液を用いて該化学増幅型ネガレジストパターンを剥離する。または、アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしないアルカリ溶液を用いて該化学増幅型ネガレジストパターンを剥離する。
【選択図】 なし
【解決手段】 アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしない酸溶液を用いて該化学増幅型ネガレジストパターンを剥離する。または、アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしないアルカリ溶液を用いて該化学増幅型ネガレジストパターンを剥離する。
【選択図】 なし
Description
本発明は、アモルファスカーボン(a−C:H)を用いた半導体装置の製造方法に関し、特に、フォトレジスト膜の露光時の反射防止膜としてa−C:Hを使用する半導体装置の製造方法に関する。
ここで、a−C:Hとは、炭素と水素を含む炭化水素系化合物をいい、炭素の結晶構造に近いものから有機物に近いものまでを含む。
フォトレジスト露光時の反射防止膜として、Al表面上にカーボンを1000Å程度蒸着する方法が特開昭60−235426に開示されている。カーボンを蒸着することにより、パターンのくびれを抑えることができる旨教示されている。
しかしながら、どのようなカーボン膜を形成すればフォトリソグラフィにおける反射防止効果が保証されるかは判明していない。反射防止膜としてカーボン膜を使用すると、カーボン膜をエッチングする技術が重要になるが、半導体プロセス上十分な加工精度を有するエッチング技術は未だ開発されていない。
例えば、酸素ガスにより室温で反応性イオンエッチングを行う方法、SiO2膜のエッチング装置を使用し、エッチングガスとしてCF4 /CHF3 /Arを用いて室温でエッチングを行う方法、Alのエッチング装置を使用し、エッチングガスとしてCl2 /BCl3 を用いて室温でエッチングを行う方法、またはWのエッチング装置を使用し、エッチングガスとしてSF6 /N2 を用いて室温でエッチングする方法等が考えられるが、上記方法では十分なエッチング速度、及びレジスト膜に対する十分な選択比が得られない。
また、カーボン膜を剥離する場合においても、O2 またはO2 /CF4 等のエッチングガスを用いてマイクロ波によりプラズマを発生させ酸素ラジカルにより剥離を行うダウンフロー型、またはO2 等のエッチングガスを用いて高周波プラズマを発生させ酸素ラジカルにより剥離を行うバレル型等の方法が考えられるが、十分な剥離を行うことは困難である。
カーボン膜上にレジスト膜を塗布し、露光現像する場合、所望のレジストパターンが得られないことがある。このような場合、レジスト膜を再度作成(リメイク)することになる。反射防止用カーボン膜とその上のレジスト膜を共に剥離、リメイクすればよいが工程は複雑化する。下のカーボン膜の反射防止効果を損なわず、レジスト膜のみを剥離する技術は確立していない。
本発明の目的は、a−C:H膜の反射防止効果を損なわず、化学増幅型ネガレジストのみを剥離する方法を提供することである。
本発明の一観点によると、アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしない酸溶液を用いて該化学増幅型ネガレジストパターンを剥離する工程を含む半導体装置の製造方法が提供される。
本発明の他の観点によると、アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしないアルカリ溶液を用いて該化学増幅型ネガレジストパターンを剥離する工程を含む半導体装置の製造方法が提供される。
上述の工程により、アモルファスカーボン膜の反射防止効果を損なうことなく、化学増幅型ネガレジストを剥離することができる。
図1を参照して、本発明の実施例の原理について説明する。図1は、レジスト膜内の光の強度を示す。反射率の高い高反射基板1の上に、透明膜2、a−C:H膜3、レジスト膜4がこの順番に形成されている。レジスト膜4の表面から光が入射するとa−C:H膜3、透明膜2、高反射基板1の表面で光が反射し、レジスト膜4内で入射光と反射光が重なり合う。通常、入射光と反射光の振幅は異なるため、レジスト膜4内の光の強度が完全に0になる点は無く、図11に示すように半波長の周期で最大と最小が繰り返される。
光の強度が場所の関数として周期的に変化することは、レジスト膜内に定在波が形成されていることを示している。この光の強度の平均をIave 、強度変化の振幅をIδとしたとき、レジスト膜4内の定在波の大きさIswを平均光強度で規格化して、Isw=Iδ/Iaveと定義する。例えば、入射光と反射光との振幅が等しければレジスト膜4内には完全な定在波が発生するため、Iδ=Iave となり、定在波の大きさIswは1となる。また、入射光のみで反射波がなければIδ=0となるため、定在波の大きさIswは0となる。すなわち、下地からの反射が小さければ定在波の大きさIswは小さくなる。
定在波の大きさIswが小さくなれば反射光強度従ってハレーションの大きさも小さくなり、より微細なパターンを高精度に露光することができる。図2は、透明膜の、膜厚と反射防止膜の膜厚に対する定在波の大きさIswの変化を示す。横軸は透明膜の膜厚を単位Åで表し、縦軸はa−C:H膜の膜厚を単位Åで表す。各曲線に対応して示した数字は定在波の大きさIswを示す。なお、図は、露光波長が365nmであって、高反射基板1として複素屈折率が2.94−2.66iの下地WSi層、透明膜2として屈折率が1.48の高温酸化膜(HTO膜)、a−C:H膜3の複素屈折率を1.58−0.752i、レジスト膜4の複素屈折率を1.65−0.02iとしたときのシミュレーション結果を示す。ここで、iは虚数単位を表す。
図2から、透明膜が約400Å、a−C:H膜が約300Åのとき定在波の大きさが極小となることがわかる。図3は、a−C:H膜の膜厚を300Åに固定し、透明膜の膜厚を変化させたとき、及び透明膜の膜厚を400Åに固定し、a−C:H膜の膜厚を変化させたときの定在波の大きさを示す。横軸はa−C:H膜または透明膜の膜厚を単位Åで表し、縦軸は定在波の大きさIswを表す。図中の○は、a−C:H膜の厚さを300Åに固定した場合の透明膜の膜厚に対応する定在波の大きさ、●は透明膜の膜厚を400Åに固定した場合のa−C:H膜の膜厚に対する定在波の大きさを示す。a−C:H膜の厚さが300Å、透明膜の厚さが400Åのとき定在波の大きさIswが0.05となり、最小となることがわかる。
線幅0.3μmのパターンを形成する場合には、寸法のばらつきを線幅の10%すなわち0.03μm以内に抑えることが好ましい。このためには、定在波の大きさを0.2以下にすることが望まれる。定在波の大きさを0.2以下にするためには、a−C:H膜の厚さが300Åのとき透明膜の厚さを250〜550Åとすればよい。また、透明膜の厚さが400Åのときa−C:H膜の厚さを210〜450Åとすればよい。さらに好ましくは、a−C:H膜の膜厚及び透明膜の膜厚がそれぞれ300Å、400Åの±20%以内、すなわち、定在波の大きさの極小値を与える膜厚から±20%以内の膜厚とすればよい。
上記シミュレーションでは、透明膜の複素屈折率の虚数部(消衰係数)が0である場合を考えたが、消衰係数が0.2以下の膜であれば実質的に透明膜と考えることができる。また、反射防止膜として消衰係数が0.752のa−C:H膜を考えたが、消衰係数が0.3以上の膜であれば反射防止膜として使用することができる。
次に、上記考察に基づいた実施例について説明する。高反射基板として複素屈折率2.94−2.66iのWSi表面の基板、反射防止膜として複素屈折率1.58−0.75i、厚さ300Åのa−C:H膜、レジスト膜として複素屈折率1.65−0.02i、厚さ0.76μmのノボラック系レジスト膜を使用したサンプルについてレジスト膜のパターニングを行った。比較のため、透明膜の厚さが1000Åのサンプルについてもパターニングを行った。
図4(A)、(B)は、それぞれ透明膜の厚さを1000Åとした場合、及びa−C:H膜の厚さを300Å、透明膜の厚さを400Åとし最適化した場合のレジスト膜パターニング後の基板表面のSEM写真のスケッチを示す。
図4(A)、(B)に示すように透明膜10の上に、斜面12aまたは12b、上面11aまたは11bが現れた直線状のレジストパターンが図の縦方向に形成されている。なお、図の横方向には、基板表面に段差が形成されている。
図4(A)では、上面11aの形状に示されるように基板表面の段差部分で線幅が太くなったり細くなったりしている。また、a−C:H膜及び透明膜の厚さを最適化した図4(B)では、基板表面の段差に関係なく線幅はほぼ一定である。
図2、図3では露光波長が365nmのi線の場合について示したが、露光波長が異なれば最適な膜厚も異なる。例えば、露光波長が248nmの場合には、同様のシミュレーションより、アモルファスカーボン膜の厚さが200〜500Å、SiO2 膜の厚さが50〜300Åもしくは700〜1100Åである場合に、定在波の大きさを小さくできることが導出される。
このように、a−C:H膜と透明膜の膜厚を最適に選ぶことにより、下地基板の段差に無関係に微細パターンの線幅をほぼ一定に形成することができる。なお、上記実施例では、反射防止膜としてa−C:H膜、透明膜としてSiO2 膜を使用した場合について説明したが、その他の材料を使用してもよい。例えば、反射防止膜としてHを含まないまたはわずかしか含まないカーボン膜を使用してもよい。また、透明膜として屈折率が1.48〜2.0のPSG、BSG、BPSG等のSiO2 を主成分とする無機ガラス、屈折率が約2のSiN膜等を使用してもよい。この場合には、各材料の複素屈折率に応じて最適の膜厚とすればよい。
次に、カーボン膜あるいはa−C:H膜をエッチングする技術について説明する。図5は、スパッタリングにより作成したカーボン膜とレジスト膜とをマイクロ波プラズマのダウンフローにより剥離する場合の温度に対するアッシング速度の関係を示す。横軸は温度の逆数を単位1000/Kで表し、縦軸はアッシング速度を単位Å/minで表す。図の実線aはスパッタカーボン膜のアッシング速度、実線bはレジスト膜のアッシング速度を示す。
ここで、レジスト膜は、i線用レジスト(ZIR−9100)を使用した。また、アッシングは、アッシングガスとしてO2 を1000sccm流し、圧力1.0Torr、マイクロ波電力1.0kWの条件で行った。
グラフから、カーボン膜を有為な速度で剥離するためには、70℃程度以上とする必要があることがわかる。また、半導体プロセスとして100Å/minさらにスループット向上を考えると500Å/min程度のアッシング速度が好ましいことを考慮すると、基板温度は約150℃以上、さらに好ましくは200℃以上であることが望ましい。また、450℃以上では、反射防止膜としてのカーボンが膜として存在しなくなるため、基板温度は450℃以下とする必要がある。
なお、Al配線を用いた場合には、アッシングは、例えばO2 ガスを1000sccm、CF4 ガスを60sccm流し、圧力1.0Torr、マイクロ波電力1.0kWで行う必要がある。この場合、まず30℃程度の低温でレジスト膜を剥離し、その後基板を加熱してカーボン膜を剥離することが好ましい。最初から基板を加熱するとサイドウォールフェンスが残るためである。なお、30℃程度ではカーボン膜は剥離できない。
図5では、O2 ガスを用いマイクロ波プラズマのダウンフローによりカーボン膜を剥離する場合について示したが、RIE、電子サイクロトロン共鳴エッチング(ECR)等でカーボン膜を除去する場合にも基板を加熱することによりエッチング速度を増加することができる。
例えば、エッチングガスとしてO2 ガスを150sccm流し、圧力0.2Torr、高周波電力150Wの条件でRIEによりエッチングしてもよい。または、エッチングガスとしてCF4 /CHF3 をそれぞれ50sccmずつ流し、圧力0.05Torr、高周波電力350Wの条件でRIEによりエッチングしてもよい。この条件では、カーボン膜の下にSiO2 膜がある場合に、SiO2膜も同時にエッチングすることができる。
または、エッチングガスとしてSF6 /N2 をそれぞれ40sccm/40sccm流し、圧力0.05Torr、高周波電力350Wの条件でRIEによりエッチングしてもよい。この条件では、カーボン膜の下にブランケットタングステン膜(B−W膜)がある場合に、B−W膜も同時にエッチングすることができる。これらの条件においても、基板温度を70℃〜450℃とすることが好ましい。
なお、エッチングガスとして、上記以外のNF3 等のフッ素化合物ガス、Br2 、I2 等のハロゲンガス、CO、CO2 等の酸素を含むガス、あるいはこれらの混合ガスを用いてもよい。
また、エッチングガスとしてCl2 /BCl3 をそれぞれ40sccm/60sccm流し、圧力4.0mTorr、マイクロ波電力800W、高周波電力150Wの条件でECRによりカーボン膜をエッチングしてもよい。なお、この場合は、基板温度を100℃〜450℃とすることが好ましい。この条件でエッチングすることにより、カーボン膜の下にAl膜がある場合に、Al膜も同時にエッチングすることができる。
次に、反射防止膜として使用したa−C:H膜をエッチングマスクとしても使用することにより、RIE時のレジスト膜側面からのイオンの反射による基板表面の局所的ダメージを防止する方法について説明する。
まず、従来の問題点について、図6、図7を参照して説明する。図6(A)に示すように、シリコン基板20の表面にフィールド酸化膜21が形成され活性領域が画定されている。シリコン基板20表面の活性領域には、ゲート絶縁膜22が形成されている。ゲート絶縁膜22及びフィールド酸化膜21の上には、アモルファスSi、ポリシリコン、シリサイド等の導電性膜23、24が形成されている。導電性膜24の上には、SiO2 膜等の絶縁膜25が形成されている。
絶縁膜25の上に、フォトレジスト膜26が塗布され、その上にSOG等の絶縁膜27が塗布されている。絶縁膜27の上には、ゲート電極を形成すべき領域にレジストパターン28が形成されている。
図6(B)に示すように、レジストパターン28をマスクとして、絶縁膜27を選択的にドライエッチングする。エッチング後、レジストパターン28を除去する。
図6(C)に示すように、絶縁膜27をマスクとしてレジスト膜26を選択的にドライエッチングする。図7(A)に示すように、レジスト膜26をマスクとして絶縁膜25を選択的にドライエッチングする。このとき、レジスト膜26上の絶縁膜27も同時に除去される。
図7(B)に示すように、レジスト膜26をマスクとして導電膜23、24をドライエッチングし、ゲート電極を形成する。このとき、図6(C)の工程でレジスト膜26をエッチングする際の寸法のばらつきが大きいと、ゲート長の精度が不安定になる。
一方、図7(B)の矢印で示すように、レジスト膜26の側面でイオンが反射され、ゲート電極近傍の基板表面に衝突する。この反射されたイオンにより、ゲート電極近傍の基板表面が局所的にエッチングされる。ゲート電極近傍の過度のエッチングを抑制するためにゲート絶縁膜露出後直ちにエッチングを停止すると、フィールド酸化膜21の端面に導電性膜の領域23aが残る。この導電性膜の領域23aが残ると、半導体素子間、またはソース/ドレイン間のリーク電流の原因になる。
図7(C)に示すように、導電性膜の領域23aを完全に除去しようとすると、ゲート電極近傍が過度にエッチングされ、溝29が形成される。図7(D)に示すように、ゲート電極部分をマスクとしてイオン注入を行い、ソース領域30及びドレイン領域31を形成する。なお、ゲート電極部分にサイドウォールを形成して再度イオン注入を行い、LDD構造としてもよい。次に、層間絶縁膜32を形成し、ソース領域30及びドレイン領域31の部分にコンタクトホールを形成し、ソース電極33、ドレイン電極34を形成する。
図7(D)のMOSFETでは、ソース領域30とドレイン領域31のゲート電極近傍に溝29が形成されているため、ドレイン電流が流れない。このように、レジスト膜26の側面からのイオンの反射が原因となり、素子不良が発生する。
次に、図8、図9を参照して本発明の実施例について説明する。図8(A)に示すように、シリコン基板40の表面にフィールド酸化膜41が形成され活性領域が画定されている。シリコン基板40表面の活性領域には、ゲート絶縁膜42が形成されている。ゲート絶縁膜42及びフィールド酸化膜41の上には、アモルファスSiからなる導電性膜43、WSiからなる導電性膜44が積層して形成されている。導電性膜44の上には、SiO2 膜等の絶縁膜45が形成されている。
絶縁膜45の上に、a−C:H膜46が形成されている。a−C:H膜46の上には、ゲート電極を形成すべき領域にレジストパターン47が形成されている。
図8(B)に示すように、レジストパターン48をマスクとして、a−C:H膜46、絶縁膜45を選択的にドライエッチングする。エッチング条件はCF4/CHF3 /Arガスの流量がそれぞれ60/10/400sccm、圧力500mTorr、入力電力500Wである。
図8(C)に示すように、さらにレジストパターン47をマスクとして、塩素系ガスを用いて導電性膜44を選択的にドライエッチングする。このとき、時間制御等により導電性膜43の表面でエッチングを停止する。
図9(A)に示すように、a−C:H膜46上のレジストパターン47を除去する。図9(B)に示すように、a−C:H膜46をマスクとして導電性膜43をドライエッチングし、ゲート電極を形成する。このとき、エッチングの入力高周波電力を下げエッチング速度を下げると共に、ゲート絶縁膜42と導電性膜43の選択性を上げてエッチングを行う。エッチング後、a−C:H膜46を除去する。
図9(C)に示すように、ゲート電極部分をマスクとしてイオン注入を行い、ソース領域49及びドレイン領域50を形成する。なお、ゲート電極部分にサイドウォールを形成して再度イオン注入を行い、LDD構造としてもよい。次に、層間絶縁膜48を形成し、ソース領域49及びドレイン領域50部分にコンタクトホールを設け、ソース電極51、ドレイン電極52を形成する。
本実施例によると、図9(B)の工程で、レジスト膜をマスクとして使用しないため、レジスト膜の側面からのイオンの反射がない。このため、基板表面のゲート電極近傍が過度にエッチングされることを防止できる。また、ゲート電極近傍の局所的なダメージがないため、フィールド酸化膜41端面の導電性膜43も完全に除去することができる。
集積回路の微細化が進んだ今日の半導体プロセスにおいては、フォトリソグラフィ時の重ね合わせの精度が非常に厳しくなっている。重ね合わせの精度が基準値以下の場合には、レジストパターンを剥離して再度パターニングする。レジストに化学増幅型ネガレジストを使用する場合は、通常、レジストの剥離に酸素プラズマアッシングを用いる。
しかし、a−C:H膜上の化学増幅型ネガレジストをこの方法で剥離すると、少なくとも一部のa−C:H膜も同時に剥離されてしまう。a−C:H膜に痕跡が残ると、a−C:H膜を堆積する工程からやり直さなければならず手戻りが大きい。このため、a−C:H膜を剥離せず、化学増幅型ネガレジストのみを剥離する方法が望まれている。
以下に、a−C:H膜上の化学増幅型ネガレジストを剥離する実施例について説明する。
a−C:H膜上に化学増幅型ネガレジストを形成し、コンク硫酸と1.3重量%の過酸化水素水溶液の混合液を使用して化学増幅型ネガレジストを除去した。このエッチャントによるa−C:H膜のエッチング速度は、1.5Å/min程度で実質的に無視できる値であった。一方、化学増幅型ネガレジストは1〜3分程度で全て剥離することができた。
a−C:H膜上に化学増幅型ネガレジストを形成し、コンク硫酸と1.3重量%の過酸化水素水溶液の混合液を使用して化学増幅型ネガレジストを除去した。このエッチャントによるa−C:H膜のエッチング速度は、1.5Å/min程度で実質的に無視できる値であった。一方、化学増幅型ネガレジストは1〜3分程度で全て剥離することができた。
a−C:H膜が露出した部分は、1〜3分間エッチャントに晒されるが、この時間にエッチングされる膜厚は約1.5〜4.5Å程度である。通常a−C:H膜を反射防止膜として使用する場合、その膜厚は約200Å以上である。従って、4.5Åエッチングされたとしても全体の膜厚の2%程度であり、反射防止膜としての機能に支障はない。
なお、エッチャントとしては、コンク硫酸のみを使用してもよい。また、1.3重量%の過酸化水素水溶液の割合が20%以下であれば同様の効果を得ることができる。また、エッチャントとして水酸化アンモニウム、ヒドラジン系化合物、テトラメチルアンモニウムハイドロオキサイド等のアルカリ溶液を使用してもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
1 高反射基板
2 透明膜
3 a−C:H膜
4 レジスト膜
10 透明膜
11a、11b レジストパターンの上面
12a、12b レジストパターンの斜面
20、40 シリコン基板
21、41 フィールド酸化膜
22、42 ゲート絶縁膜
23、24、43、44 導電性膜
25、27、45 絶縁膜
26 レジスト膜
28、47 レジストパターン
29 溝
30、49 ソース領域
31、50 ドレイン領域
32、48 層間絶縁膜
33、51 ソース電極
34、52 ドレイン電極
46 a−C:H膜
2 透明膜
3 a−C:H膜
4 レジスト膜
10 透明膜
11a、11b レジストパターンの上面
12a、12b レジストパターンの斜面
20、40 シリコン基板
21、41 フィールド酸化膜
22、42 ゲート絶縁膜
23、24、43、44 導電性膜
25、27、45 絶縁膜
26 レジスト膜
28、47 レジストパターン
29 溝
30、49 ソース領域
31、50 ドレイン領域
32、48 層間絶縁膜
33、51 ソース電極
34、52 ドレイン電極
46 a−C:H膜
Claims (4)
- アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしない酸溶液を用いて該化学増幅型ネガレジストパターンを剥離する工程を含む半導体装置の製造方法。
- 前記酸溶液は、少なくとも硫酸を含む請求項1記載の半導体装置の製造方法。
- 前記酸溶液は、さらに過酸化水素を含む請求項2記載の半導体装置の製造方法。
- アモルファスカーボン膜表面に形成された化学増幅型ネガレジストパターンを、アモルファスカーボンを実質的にエッチングしないアルカリ溶液を用いて該化学増幅型ネガレジストパターンを剥離する工程を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006112057A JP2006276869A (ja) | 2006-04-14 | 2006-04-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006112057A JP2006276869A (ja) | 2006-04-14 | 2006-04-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002380946A Division JP2004031892A (ja) | 2002-12-27 | 2002-12-27 | アモルファスカーボンを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006276869A true JP2006276869A (ja) | 2006-10-12 |
Family
ID=37211626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006112057A Pending JP2006276869A (ja) | 2006-04-14 | 2006-04-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006276869A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008291344A (ja) * | 2007-05-22 | 2008-12-04 | Tes Co Ltd | アモルファス炭素膜の成膜方法及びこれを用いた半導体素子の製造方法 |
JP2010161162A (ja) * | 2009-01-07 | 2010-07-22 | Tokyo Electron Ltd | 微細パターンの形成方法 |
CN110808210A (zh) * | 2018-08-06 | 2020-02-18 | 株式会社日立高新技术 | 等离子体处理方法以及等离子体灰化装置 |
-
2006
- 2006-04-14 JP JP2006112057A patent/JP2006276869A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008291344A (ja) * | 2007-05-22 | 2008-12-04 | Tes Co Ltd | アモルファス炭素膜の成膜方法及びこれを用いた半導体素子の製造方法 |
JP2010161162A (ja) * | 2009-01-07 | 2010-07-22 | Tokyo Electron Ltd | 微細パターンの形成方法 |
CN110808210A (zh) * | 2018-08-06 | 2020-02-18 | 株式会社日立高新技术 | 等离子体处理方法以及等离子体灰化装置 |
CN110808210B (zh) * | 2018-08-06 | 2023-12-12 | 株式会社日立高新技术 | 等离子体处理方法以及等离子体灰化装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101048009B1 (ko) | 기판 처리 방법 | |
JP3441011B2 (ja) | アモルファスカーボンを用いた半導体装置製造方法 | |
JPH0621018A (ja) | ドライエッチング方法 | |
JP4201646B2 (ja) | 半導体デバイスの製造方法 | |
JP5604063B2 (ja) | 基板処理方法及び記憶媒体 | |
US6420095B1 (en) | Manufacture of semiconductor device using A-C anti-reflection coating | |
JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
JP2004031892A (ja) | アモルファスカーボンを用いた半導体装置の製造方法 | |
JP2006276869A (ja) | 半導体装置の製造方法 | |
JP3279016B2 (ja) | ドライエッチング方法 | |
JP2006303496A (ja) | 半導体装置の製造方法 | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
JP3704030B2 (ja) | 半導体装置の製造方法 | |
JP3289480B2 (ja) | 半導体装置の製造方法 | |
KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR100910865B1 (ko) | 반도체소자 제조방법 | |
JPH0864580A (ja) | 半導体装置の製造方法 | |
KR20100011488A (ko) | 반도체 소자의 패턴 형성방법 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
JP2001237415A (ja) | 半導体装置の製造方法 | |
KR100824632B1 (ko) | 90nm 디자인 룰에 따른 반도체 소자 형성방법 | |
KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
JPH0794476A (ja) | ドライエッチング方法 | |
JP5484363B2 (ja) | 基板処理方法 | |
KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |