KR20100011488A - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20100011488A
KR20100011488A KR1020080072725A KR20080072725A KR20100011488A KR 20100011488 A KR20100011488 A KR 20100011488A KR 1020080072725 A KR1020080072725 A KR 1020080072725A KR 20080072725 A KR20080072725 A KR 20080072725A KR 20100011488 A KR20100011488 A KR 20100011488A
Authority
KR
South Korea
Prior art keywords
gas
film
pattern
photoresist pattern
reflection film
Prior art date
Application number
KR1020080072725A
Other languages
English (en)
Inventor
김수진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080072725A priority Critical patent/KR20100011488A/ko
Publication of KR20100011488A publication Critical patent/KR20100011488A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반사 방지막이 형성된 반도체 기판이 제공되는 단계, 반사 방지막의 상부에 포토레지스트 패턴을 형성하는 단계, 반사 방지막의 표면 거칠기를 낮추기 위한 트리트먼트 공정을 실시하는 단계, 포토레지스트 패턴에 따라 노출된 반사 방지막을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성방법으로 이루어진다.
패턴, 포토레지스트, 반사 방지막, 트리트먼트, HBr, O2, CF4, Cl2

Description

반도체 소자의 패턴 형성방법{Method of forming patterns for semiconductor device}
본 발명은 반도체 소자의 패턴 형성방법에 관한 것으로, 특히 패턴(pattern)의 프로파일(profile) 불량을 개선하기 위한 반도체 소자의 패턴 형성방법에 관한 것이다.
반도체 소자는 대수개의 패턴(pattern)들을 포함한다. 예를 들면, 패턴들은 게이트 라인들 및 금속배선 패턴들을 포함한다.
패턴을 형성하기 위해서는 식각 대상이 되는 식각 대상막(layer)의 상부에 하드 마스크막을 형성하고, 하드 마스크막의 상부에 하드 마스크막을 패터닝 할 포토레지스트 패턴을 형성한다. 이때, 포토레지스트막의 하부에는 광원의 난반사를 억제하기 위한 반사방지막(ARC)을 형성한다. 포토레지스트 패턴을 형성하기 위해서는 포토레지스트막에 노광(exposure) 및 현상(develop) 공정을 실시한다.
포토레지스트 패턴을 형성한 후에는, 포토레지스트 패턴에 따라 노출된 반사 방지막 또는 하드 마스크막에 식각 공정을 실시하여 반사 방지 패턴 및 하드 마스크 패턴을 형성한다. 이어서, 반사 방지 패턴 또는 하드 마스크 패턴에 따라 노출된 식각 대상막에 식각 공정을 실시하여 식각 대상막을 패터닝 한다.
한편, 반도체 소자의 집적도가 증가함에 따라 패턴의 폭 및 간격이 좁아지고 있다. 이로 인해, 형성된 막(layer)의 작은 변화(예컨대, 막의 종류 또는 표면 거칠기)에도 반도체 소자의 전체적인 프로파일(profile)이 상대적으로 크게 변화할 수가 있다.
예를 들면, 반도체 소자의 집적도가 증가함에 따라 기존의 KrF(248nm) 레이저를 이용한 노광 공정으로는 미세화된 패턴을 형성하기가 어려워짐에 따라, ArF(193nm) 레이저를 이용한 노광 공정을 적용하게 되었다. 하지만, ArF(argon fluorine)용 포토레지스트막은 집적도가 증가함에 따라 물성이 불안정한 현상을 나타내기도 하며, 이로 인해 식각 공정을 수행하는 동안 프로파일(profile)이 변하기도 한다. 또한, 반사 방지막의 경우, 형성하고자 하는 선폭에 비하여 표면 거칠기(roughness)가 상대적으로 큰 경우, 식각 공정이 불안정되어 반사 방지 패턴의 프로파일이 변형될 수 있다.
예를 들면, 직선 형태로 형성되어야 하는 게이트 라인의 프로파일이 굴곡을 이룰 수가 있다. 이러한 경우, 게이트 라인과 전기적으로 연결된 트랜지스터들에 문턱전압 차이가 발생할 수가 있다. 또한, 프로그램, 소거 또는 독출 동작 속도가 저하될 수도 있다.
본 발명이 해결하고자 하는 과제는, 포토레지스트 패턴에 따라 노출된 반사 방지막의 표면 거칠기를 감소시킴으로써, 패터닝 공정 시 형성하고자 하는 패턴이 불균일하게 형성되는 것을 방지할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 패턴 형성방법은, 반사 방지막이 형성된 반도체 기판이 제공된다. 반사 방지막의 상부에 포토레지스트 패턴을 형성한다. 반사 방지막의 표면 거칠기를 낮추기 위한 트리트먼트 공정을 실시한다. 포토레지스트 패턴에 따라 노출된 반사 방지막을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성방법으로 이루어진다.
본 발명의 다른 실시 예에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판 상에 식각 대상막, 하드 마스크막, 반사 방지막 및 포토레지스트 패턴을 순차적으로 적층한다. 포토레지스트 패턴에 따라 노출된 반사 방지막의 표면 거칠기를 낮추기 위한 트리트먼트 공정을 실시한다. 포토레지스트 패턴에 따라 반사 방지막, 하드 마스크막 및 식각 대상막을 패터닝 하는 단계를 포함하는 반도체 소자의 패턴 형성방법으로 이루어진다.
트리트먼트 공정은, HBr 가스, O2 가스, CF4 가스 또는 Cl2 가스 중 어느 하 나를 단독으로 사용하거나, HBr 가스와 O2 가스의 혼합가스를 사용하여 실시한다.
트리트먼트 공정은, HBr 가스와 O2 가스의 혼합가스에 CF4 가스 또는 Cl2 가스를 혼합하여 실시한다. 포토레지스트 패턴은 ArF용 포토레지스트 물질로 형성한다.
본 발명의 또 다른 실시 예에 따른 반도체 소자의 패턴 형성방법은, 반도체 기판 상에 하드 마스크막, 제1 반사 방지막, 제2 반사 방지막 및 포토레지스트 패턴을 형성한다. 노출된 제2 반사 방지막의 표면 거칠기를 낮추기 위한 제1 트리트먼트 공정을 실시한다. 제2 반사 방지막을 패터닝하여 제1 반사 방지막의 일부를 노출하는 제2 반사 방지 패턴을 형성한다. 노출된 제1 반사 방지막의 표면 거칠기를 낮추기 위한 제2 트리트먼트 공정을 실시한다. 제1 반사 방지막을 패터닝하여 하드 마스크막의 일부를 노출하는 제1 반사 방지 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성방법으로 이루어진다.
제1 트리트먼트 공정 및 제2 트리트먼트 공정은 HBr 가스, O2 가스, CF4 가스 또는 Cl2 가스 중 어느 하나를 단독으로 사용하거나, HBr 가스와 O2 가스의 혼합가스를 사용하여 실시한다.
제1 트리트먼트 공정 및 제2 트리트먼트 공정은 HBr 가스와 O2 가스의 혼합가스에 CF4 가스 또는 Cl2 가스를 혼합하여 실시한다. 포토레지스트 패턴은 ArF용 포토레지스트 물질로 형성한다.
하드 마스크막은 SiON, TEOS(tetra ethyl ortho silicate) 및 ACL(amorphous carbon layer)을 순차적으로 적층하여 형성한다.
식각 대상막 도전물질 또는 절연물질로 형성하거나, 게이트 절연막, 플로팅 게이트용 제1 도전막, 유전체막, 콘트롤 게이트용 제2 도전막 및 금속막을 적층하여 형성한다.
포토레지스트 패턴의 개구부 폭을 좁히는 단계를 더 포함하며, 포토레지스트 패턴의 개구부 폭을 좁히는 단계는 포토레지스트 패턴의 표면을 따라 보조막을 형성하여 수행한다. 이때, 보조막은 CH2F2 가스 또는 CH2F2 가스를 포함한 혼합가스를 사용하여 형성한다.
본 발명은, 포토레지스트 패턴에 따라 노출된 반사 방지막의 표면 거칠기를 감소시킴으로써, 패터닝 공정 시 형성하고자 하는 패턴이 불균일하게 형성되는 것을 방지할 수 있다. 이에 따라, 반도체 소자의 전기적 특성 열화를 억제할 수 있으며, 특히 트랜지스터의 문턱전압 차이를 감소시킬 수 있다. 또한, 반도체 소자의 프로그램, 소거 또는 독출 동작 속도를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(100)의 상부에 식각 대상막(102)을 형성한다. 식각 대상막(102)은 용도에 따라 도전물질 또는 절연물질로 형성할 수 있다. 플래시 소자를 예를 들면, 게이트 라인을 형성할 경우 식각 대상막(102)은 게이트 절연막, 플로팅 게이트용 제1 도전막, 유전체막, 콘트롤 게이트용 제2 도전막 및 금속막을 적층하여 형성할 수 있다. 또는, 금속배선용 식각 대상막(102)을 형성할 경우에는 식각 대상막(102)은 텅스텐(tungsten; W) 또는 알루미늄(aluminum; Al)으로 형성할 수 있다.
식각 대상막(102)의 상부에는 식각 대상막(102)을 패터닝(patterning)하기 위한 하드 마스크막을 형성한다. 하드 마스크막은 물질의 종류 및 두께에 따라 단층 또는 다층으로 형성할 수 있다. 다층의 하드 마스크막을 형성하는 경우를 예를 들어 설명하면 다음과 같다. 식각 대상막(102)의 상부에 제1 하드 마스크막(104), 제2 하드 마스크막(106) 및 제3 하드 마스크막(108)을 순차적으로 적층한다. 제1 하드 마스크막(104)은 SiON막으로 형성할 수 있다. 제2 하드 마스크막(106)은 TEOS(tetra ethyl ortho silicate)막으로 형성할 수 있다. 제3 하드 마스크막(108) 은 ACL(amorphous carbon layer)으로 형성할 수 있다.
제3 하드 마스크막(108)의 상부에는 노광 공정 시 광원의 난반사를 억제하기 위한 반사 방지막을 형성한다. 예를 들면, 제3 하드 마스크막(108)의 상부에 제1 반사 방지막(110; ARC) 및 제2 반사 방지막(112; BARC)을 순차적으로 형성할 수 있다.
제2 반사 방지막(112)의 상부에는 형성하고자 하는 패턴을 갖는 포토레지스트 패턴(114)을 형성한다. 포토레지스트 패턴(114)은 ArF(argon fluorine)광원용 포토레지스트 물질로 형성할 수 있다.
도 1b를 참조하면, 포토레지스트 패턴(114)의 개구부 폭이 원하는 폭보다 넓게 형성된 경우, 개구부 폭을 좁히기 위하여 포토레지스트 패턴(114)의 표면을 따라 보조막(116)을 더 형성할 수 있다. 보조막(116)은 CH2F2 가스 또는 CH2F2 가스를 포함한 혼합가스를 사용하여 포토레지스트 패턴(114)을 따라 폴리머(polymer) 성분의 막으로 형성할 수 있다.
도 1c를 참조하면, 포토레지스트 패턴(114) 또는 보조막(116)이 형성된 포토레지스트 패턴(114)의 사이로 노출된 제2 반사 방지막(112) 표면(A)의 거칠기(surface roughness)를 감소시키기 위한 제1 트리트먼트 공정을 실시한다.
제1 트리트먼트 공정은 HBr 가스, O2 가스, CF4 가스 또는 Cl2 가스 중 어느 하나를 사용하여 실시할 수 있다. 바람직하게는, HBr 가스와 O2 가스의 혼합가스를 사용하며, HBr 가스와 O2 가스의 혼합가스에 CF4 가스 또는 Cl2 가스를 더 혼합하여 사용할 수도 있다. 구체적으로 설명하면 다음과 같다.
제2 반사 방지막(112)의 표면은 미세하게 거친 표면을 가진다. 이때, 표면 거칠기(roughness)의 차이는 형성 조건에 따라 달라질 수 있다. 이때, HBr 가스는 제2 반사 방지막(112)의 표면에서 들어간 부분을 메우는 기능을 하며, O2 가스는 튀어나온 부분을 식각하는 기능을 한다. 이처럼, HBr 가스와 O2 가스의 혼합가스를 이용하면 제2 반사 방지막(112)의 표면은 들어간 부분은 메워지고 돌출된 부분은 식각되어 표면의 거칠기가 낮아질 수 있다. 이때, 제2 반사 방지막(112) 표면의 들어간 부분과 돌출된 부분의 거칠기(roughness)는 육안으로 확인이 불가능한 매우 미세한 크기이므로 가스를 사용한 제1 트리트먼트 공정으로 개선이 가능하다.
도 1d를 참조하면, 포토레지스트 패턴(114) 또는 보조막(116)이 형성된 포토레지스트 패턴(114)에 따라 노출된 제2 반사 방지막(도 1c의 112)을 패터닝하여 제2 반사 방지 패턴(112a)을 형성하기 위한 제1 식각 공정을 실시한다. 제1 식각 공정은 식각 공정으로 실시하는 것이 바람직하다. 이때, 제1 트리트먼트 공정으로 인해 제2 반사 방지막(도 1c의 112)의 표면 거칠기를 감소시킬 수 있으므로, 제1 식각 공정시 패턴의 프로파일 변형 마진을 감소시킬 수 있다.
특히, 제1 식각 공정은 제2 반사 방지 패턴(112a)을 형성하고, 이어서 노출된 제1 반사 방지막(110)도 패터닝할 수 있지만, 바람직하게는 패턴의 프로파일 변형을 더 억제하기 위하여 제1 반사 방지막(110)이 노출되면 제1 식각 공정을 멈춘다.
도 1e를 참조하면, 노출된 제2 반사 방지 패턴(112a) 및 제1 반사 방지막(110) 표면(B)의 거칠기를 낮추기 위한 제2 트리트먼트 공정을 실시한다. 제2 트리트먼트 공정은 제1 트리트먼트 공정과 동일한 방법으로 수행하는 것이 바람직하다. 즉, 제2 트리트먼트 공정은 HBr 가스, O2 가스, CF4 가스 또는 Cl2 가스 중 어느 하나를 사용하여 실시할 수 있다. 바람직하게는, HBr 가스와 O2 가스의 혼합가스를 사용하며, HBr 가스와 O2 가스의 혼합가스에 CF4 가스 또는 Cl2 가스를 더 혼합하여 사용할 수도 있다.
도 1f를 참조하면, 포토레지스트 패턴(도 1e의 114) 또는 보조막(도 1e의 116)이 형성된 포토레지스트 패턴(도 1e의 114)에 따라 노출된 제1 반사 방지막(도 1e의 110)을 패터닝하여 제1 반사 방지 패턴(미도시)을 형성하기 위한 제2 식각 공정을 실시한다. 제2 식각 공정은 건식 식각 공정으로 수행하는 것이 바람직하다.
제2 식각 공정을 실시하여 제3 하드 마스크막(도 1e의 108) 및 제2 하드 마스크막(도 1e의 106)을 순차적으로 패터닝하여 제3 하드 마스크 패턴(108a) 및 제2 하드 마스크 패턴(106a)를 형성한다. 이때, 보조막(도 1e의 116) 및 포토레지스트 패턴(도 1e의 114)은 식각 공정 중에 제거될 수 있으며, 제2 반사 방지 패턴(도 1e의 112a) 및 제1 반사 방지 패턴(미도시)도 제거될 수 있다.
도 1g를 참조하면, 제3 하드 마스크 패턴(도 1f의 108a) 및 제2 하드 마스크 패턴(106a)에 따라 식각 대상막(도 1f의 102)에 식각 공정을 실시하여 식각 대상 패턴(102a)을 형성한다.
상술한 바와 같이, 제1 및 제2 트리트먼트 공정을 실시함으로써 반사 방지막(110 및 112)의 표면 거칠기(roughness)를 감소시킬 수 있고, 이로 인하여 패턴의 프로파일 변형을 억제시킬 수 있다. 이에 따라, 게이트 라인들 또는 금속배선들의 패턴을 원하는 패턴으로 형성할 수 있으므로, 트랜지스터의 경우 문턱전압의 차이를 저하시킬 수 있고, 안정적인 전압 전달을 이룰 수 있으므로 반도체 소자의 프로그램, 소거 및 독출 동작의 속도를 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 식각 대상막
102a : 식각 대상 패턴 104 : 제1 하드 마스크막
104a : 제1 하드 마스크 패턴 106 : 제2 하드 마스크막
106a : 제2 하드 마스크 패턴 108 : 제3 하드 마스크막
108a : 제3 하드 마스크 패턴 110 : 제1 반사 방지막
112 : 제2 반사 방지막 112a : 제2 반사 방지막
114 : 포토레지스트 패턴 116 : 보조막

Claims (15)

  1. 반사 방지막이 형성된 반도체 기판이 제공되는 단계;
    상기 반사 방지막의 상부에 포토레지스트 패턴을 형성하는 단계;
    상기 반사 방지막의 표면 거칠기를 낮추기 위한 트리트먼트 공정을 실시하는 단계; 및
    상기 포토레지스트 패턴에 따라 노출된 상기 반사 방지막을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성방법.
  2. 반도체 기판 상에 식각 대상막, 하드 마스크막, 반사 방지막 및 포토레지스트 패턴을 순차적으로 적층하는 단계;
    상기 포토레지스트 패턴에 따라 노출된 상기 반사 방지막의 표면 거칠기를 낮추기 위한 트리트먼트 공정을 실시하는 단계;
    상기 포토레지스트 패턴에 따라 상기 반사 방지막, 상기 하드 마스크막 및 상기 식각 대상막을 패터닝 하는 단계를 포함하는 반도체 소자의 패턴 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 트리트먼트 공정은,
    HBr 가스, O2 가스, CF4 가스 또는 Cl2 가스 중 어느 하나를 단독으로 사용하거나, 상기 HBr 가스와 상기 O2 가스의 혼합가스를 사용하여 실시하는 반도체 소자 의 패턴 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 트리트먼트 공정은,
    HBr 가스와 O2 가스의 혼합가스에 CF4 가스 또는 Cl2 가스를 혼합하여 실시하는 반도체 소자의 패턴 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 포토레지스트 패턴은 ArF용 포토레지스트 물질로 형성하는 반도체 소자의 패턴 형성방법.
  6. 반도체 기판 상에 하드 마스크막, 제1 반사 방지막, 제2 반사 방지막 및 포토레지스트 패턴을 형성하는 단계;
    노출된 상기 제2 반사 방지막의 표면 거칠기를 낮추기 위한 제1 트리트먼트 공정을 실시하는 단계;
    상기 제2 반사 방지막을 패터닝하여 상기 제1 반사 방지막의 일부를 노출하는 제2 반사 방지 패턴을 형성하는 단계;
    노출된 상기 제1 반사 방지막의 표면 거칠기를 낮추기 위한 제2 트리트먼드 공정을 실시하는 단계; 및
    상기 제1 반사 방지막을 패터닝하여 상기 하드 마스크막의 일부를 노출하는 제1 반사 방지 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성방법.
  7. 제 6 항에 있어서,
    상기 제1 트리트먼트 공정 및 상기 제2 트리트먼트 공정은 HBr 가스, O2 가스, CF4 가스 또는 Cl2 가스 중 어느 하나를 단독으로 사용하거나, 상기 HBr 가스와 상기 O2 가스의 혼합가스를 사용하여 실시하는 반도체 소자의 패턴 형성방법.
  8. 제 6 항에 있어서,
    상기 제1 트리트먼트 공정 및 상기 제2 트리트먼트 공정은 HBr 가스와 O2 가스의 혼합가스에 CF4 가스 또는 Cl2 가스를 혼합하여 실시하는 반도체 소자의 패턴 형성방법.
  9. 제 6 항에 있어서,
    상기 포토레지스트 패턴은 ArF용 포토레지스트 물질로 형성하는 반도체 소자의 패턴 형성방법.
  10. 제 6 항에 있어서,
    상기 하드 마스크막은 SiON, TEOS(tetra ethyl ortho silicate) 및 ACL(amorphous carbon layer)을 순차적으로 적층하여 형성하는 반도체 소자의 패턴 형성방법.
  11. 제 6 항에 있어서,
    상기 식각 대상막 도전물질 또는 절연물질로 형성하는 반도체 소자의 패턴 형성방법.
  12. 제 6 항에 있어서,
    상기 식각 대상막은 게이트 절연막, 플로팅 게이트용 제1 도전막, 유전체막, 콘트롤 게이트용 제2 도전막 및 금속막을 적층하여 형성하는 반도체 소자의 패턴 형성방법.
  13. 제 1 항, 제 2 항 또는 제 6 항에 있어서,
    상기 포토레지스트 패턴의 개구부 폭을 좁히는 단계를 더 포함하는 반도체 소자의 패턴 형성방법.
  14. 제 13 항에 있어서,
    상기 포토레지스트 패턴의 개구부 폭을 좁히는 단계는 상기 포토레지스트 패턴의 표면을 따라 보조막을 형성하여 수행하는 반도체 소자의 패턴 형성방법.
  15. 제 14 항에 있어서,
    상기 보조막은 CH2F2 가스 또는 CH2F2 가스를 포함한 혼합가스를 사용하여 형성하는 반도체 소자의 패턴 형성방법.
KR1020080072725A 2008-07-25 2008-07-25 반도체 소자의 패턴 형성방법 KR20100011488A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080072725A KR20100011488A (ko) 2008-07-25 2008-07-25 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072725A KR20100011488A (ko) 2008-07-25 2008-07-25 반도체 소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20100011488A true KR20100011488A (ko) 2010-02-03

Family

ID=42085957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072725A KR20100011488A (ko) 2008-07-25 2008-07-25 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20100011488A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210193479A1 (en) * 2019-12-23 2021-06-24 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210193479A1 (en) * 2019-12-23 2021-06-24 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
US11756795B2 (en) * 2019-12-23 2023-09-12 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof

Similar Documents

Publication Publication Date Title
US8728945B2 (en) Method for patterning sublithographic features
KR20080112281A (ko) 집적 회로용 ＣＤ(Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ) 제어를 위한 트림 프로세스
KR100277150B1 (ko) 반도체 장치 제조 방법
KR100551071B1 (ko) 반도체소자 제조방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20100011488A (ko) 반도체 소자의 패턴 형성방법
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
KR20100081514A (ko) 반도체 소자의 제조 방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
JP2006276869A (ja) 半導体装置の製造方法
TW200842971A (en) Semiconductor device, its manufacturing method, dry etching method, method for manufacturing wiring material and dry etching device
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100520153B1 (ko) 반도체소자의 미세패턴 형성방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
JP2006295172A (ja) フラッシュメモリ素子の製造方法
KR100955184B1 (ko) 반도체소자의 제조방법
KR100780628B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR20060127479A (ko) 반도체 소자의 미세패턴 형성방법
KR100699682B1 (ko) 반도체 소자의 제조 방법
KR20030002051A (ko) 콘택홀 형성 방법
KR20040057532A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 불화아르곤노광원을 이용한 반도체소자 제조방법
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination