KR20030002051A - 콘택홀 형성 방법 - Google Patents
콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR20030002051A KR20030002051A KR1020010038786A KR20010038786A KR20030002051A KR 20030002051 A KR20030002051 A KR 20030002051A KR 1020010038786 A KR1020010038786 A KR 1020010038786A KR 20010038786 A KR20010038786 A KR 20010038786A KR 20030002051 A KR20030002051 A KR 20030002051A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- film
- etching
- forming
- sacrificial
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 229920000642 polymer Polymers 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- -1 ion ion Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 비빈사막을 희생막으로 이용한 콘택홀 형성 방법에 관한 것이다. 본 발명은 감광막 패턴 하부에 희생막을 먼저 형성한 후 콘택홀 형성을 위한 식각 공정시 비반사 희생막에 의한 다량의 폴리머를 감광막 패턴 측벽에 생성함으로써, 콘택홀 크기를 작게하여 하드마스크에 대한 오정렬 마진을 증가시킴으로써, 하드마스크의 손실에 따른 전극간 단락을 효과적으로 방지할 수 있는 콘택홀 형성 방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은, 소정 공정이 완료된 기판 상에 절연막 및 희생막을 차례로 형성하는 제1단계; 상기 희생막 상에 콘택홀을 정의하기 위한 감광막 패턴을 형성하는 제2단계; 상기 감광막 패턴을 마스크로 하여 상기 희생막을 식각함으로써 상기 절연막을 노출시키되, 상기 희생막 식각시 발생된 다량의 폴리머가 상기 감광막 패턴 측벽에 부착되도록 하는 제3단계; 상기 노출된 절연막을 식각하여 정의된 콘택홀보다 좁은 콘택홀을 형성하는 제4단계; 및 상기 감광막 패턴 및 상기 희생막을 제거하는 제5단계를 포함하여 이루어지는 콘택홀 형성 방법을 제공한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 콘택홀 형성 방법에 관한 것으로, 더욱 상세하게는 반사방지막(Anti-Reflective Coating)을 희생막으로 이용한 콘택홀 형성 방법에 관한 것이다.
일반적으로, 반도체 소자에 있어서, 전도체와 전도체 사이의 층간접속을 위하여 콘택홀(Contact hole)을 형성하게 된다.
상기 콘택홀 형성 공정 순서는 대략 다음과 같다. 반도체 소자에 콘택홀을 형성하기 위한 마스크 공정을 실시한 후 식각 공정을 통해 콘택홀을 형성한 다음, 감광막을 제거하고 세정 공정을 실시하게 된다.
그러나, 반도체 소자가 고집적화 됨에 따라 콘택홀 식각공정시 사진 식각 장비의 패터닝(Patterning) 및 오버래이(Overlay) 한계에 이르게 되어 예컨대, 2nd 256M DRAM 소자의 0.16㎛ 콘택홀 형성 및 오정렬이 없는(Zero misalignment) 공정의 수행이 거의 불가능하게 되었으며, 감광 마스크 플로우(Resist flow) 공정을 진행하지만, 환류 오븐(Convection oven)의 열구배가 존재하여 감광막 패턴 임계치수(Develop Inspection Critical Dimension; 이하 DICD라 함)가 불균일하게 되어 여러가지 문제점이 유발되며 그에 따른 소자의 재현성이 열화된다.
한편, 사진 식각 공정에서 예컨대, 0.16㎛ 콘택홀을 형성하더라도 설계 도면 상으로 원하는 비트라인 등의 콘택홀 공정 마진은 거의 '0'에 가깝게 되며, 질화막 등의 하드마스크를 식각멈춤막으로 사용한 자기정렬 콘택(Self Aligned Contact; 이하 SAC라 함) 공정에 의한 콘택홀 형성시 질화막에 대한 고선택비를 얻기가 매우 어렵게 되어 하드마스크의 손실에 의한 전극간 단락이 발생할 확률이 증가하게 된다.
즉, 첨부한 도 1의 TEM 사진에는 이러한 전극간 단락이 도시되어 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 감광막 패턴 하부에 희생막을 먼저 형성한 후 콘택홀 형성을 위한 식각 공정시 비반사 희생막에 의한 다량의 폴리머를 감광막 패턴 측벽에 생성함으로써, 콘택홀 크기를 작게하여 하드마스크에 대한 오정렬 마진을 증가시킴으로써, 하드마스크의 손실에 따른 전극간 단락을 효과적으로 방지할 수 있는 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 콘택홀 형성에 따라 발생한 전극간 단락을 도시한 TEM 사진,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 콘택홀 형성 공정을 도시한 단면도,
도 3은 본 발명에 따른 희생막 식각시 발생한 폴리머를 도시한 SEM 사진,
도 4는 본 발명에 따라 형성된 콘택홀 프로파일을 도시한 SEM 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판
11 : 게이트 산화막
12 : 폴리실리콘층
13 : 실리사이드층
14 : 하드마스크
15 : 스페이서
16 : 식각방지막
17 : 층간절연막
18 : 플러그
19 : 절연막
23 : 콘택홀
상기와 같은 문제점을 해결하기 위해 본 발명은, 소정 공정이 완료된 기판 상에 절연막 및 희생막을 차례로 형성하는 제1단계; 상기 희생막 상에 콘택홀을 정의하기 위한 감광막 패턴을 형성하는 제2단계; 상기 감광막 패턴을 마스크로 하여 상기 희생막을 식각함으로써 상기 절연막을 노출시키되, 상기 희생막 식각시 발생된 다량의 폴리머가 상기 감광막 패턴 측벽에 부착되도록 하는 제3단계; 상기 노출된 절연막을 식각하여 정의된 콘택홀보다 좁은 콘택홀을 형성하는 제4단계; 및 상기 감광막 패턴 및 상기 희생막을 제거하는 제5단계를 포함하여 이루어지는 콘택홀 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 희생막은 유기 반사방지막 또는 플라즈마 화학기상 증착법에 의한 실리콘산화질화막 중 어느 하나인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도 2a 내지 도 2e를 참조하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 희생막을 이용한 콘택홀 형성 공정을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(10) 상에 '11∼16'으로 이루어진 이웃하는 다수의 도전패턴을 형성한 다음, 층간절연막(17)을 형성한 후, 도전패턴 사이에 플러그(18)를 형성하여 평탄화한다.
여기서, 상기 도전패턴은 게이트 전극, 비트라인 또는 워드라인을 모두 포함하는 바, 본 발명의 일예에서는 워드라인을 일예로 하여 설명한다.
도면부호 '11'은 게이트 절연막, '12'는 폴리실리콘층, '13'은 실리사이드층, '14'는 질화막 등의 하드마스크, '15'는 질화막 등의 스페이서, '16'은 산화막 등의 식각방지막을 나타낸다.
그리고, 상기 플러그(18)와 콘택될 상부와의 미리 정의된 콘택홀 폭은 도시된 'Wd'이다.
다음으로 도 2b에 도시된 바와 같이, 플러그(18) 및 도전패턴을 포함한 결과물 전면에 절연막(19)과 희생막(20)을 차례로 형성한다.
여기서, 절연막은 HDP(High Density Plasma) 산화막 또는 BPSG(BoroPhospho Silicate Glass) 등의 통상의 산화막계열을 이용하며, 희생막(20)은 식각시 폴리머를 다량 발생시킬 수 있는 유기 반사방지막(Organic Anti-Reflective Coating) 또는 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 함)에 의한 무기 반사방지막 즉, Si/O/N/C/H 조성을 갖는 실리콘산화질화막 등을 이용하는 바, 반사방지막에 대해 다음과 같이 간략히 설명한다.
반도체 제조 공정 중 초미세 패턴 형성 공정에서는 기판 상의 하부막층의 광학적 성질 및 감광막 두께의 변동에 의한 정재파(Standing wave), 반사(Reflective notching)와 하부막으로부터의 회절광 및 반사광에 의한 CD(Critical Dimension)의 변동이 불가피하게 일어난다. 따라서, 노광원으로 사용하는 빛의 파장대에서 광흡수를 잘하는 유기물질을 도입하여 하부막층에서 반사를 막을 수 있는 막층의 도입이 제안되었으며, 이 막이 위에서 언급한 반사방지막이다. 반사방지막은 크게 사용되는 물질의 종류에 따라 무기계 반사방지막과 유기계 반사방지막으로 구분되거나, 기작(Mechanism)에 따라 흡수계 반사방지막과 간섭계 반사방지막으로 나누어진다. 365nm 파장의 I-선(I-line)을 이용한 미세패턴 형성공정에서는 주로 무기계 반사방지막을 사용하며 흡수계로는 TiN 및 무정형카본(Amorphous C)을, 간섭계로서는 주로 SiON 즉, 실리콘산화질화막을 사용하여 왔다.
한편, 유기 반사방지막은 방향족 폴리술폰 구조(Aromatic polysulfone structure)를 갖는 바, DUV(Deep UltraViolet) 마이크로리소그라피(Micro Lithography)에 대한 유용한 반사방지막으로 사용되며, 유기층의 성분은 방향족(Aromatic)기 등의 카본(C)이 주성분이며 그 이외에는 S, O-H 등의 성분을 가지므로 이러한 유기층을 식각하기 위해서는 다운스트림(Down stream) 형태, 플라즈마 형태의 식각 또는 반응성 이온식각(Reactive Ion Etching; 이하 RIE라 함)장비 등에서 O2플라즈마를 이용한다.
본 발명에서는 상술한 반사방지막을 희생막(20)으로 이용함으로써, 막균일도를 높이며, 식각시 폴리머를 다량 발생시킴과 동시에 플러그(18)에 대한 오버래이 마진을 증가시켜 하드마스크(14)의 손실을 최소화하도록 한 것이다.
다음으로 도 2c에 도시된 바와 같이, 콘택홀을 정의하기 위한 감광막 패턴(21)을 형성한다.
다음으로 도 2d에 도시된 바와 같이, 감광막 패턴(21)을 마스크로 하여 희생막(20)을 식각함으로써 절연막(19) 표면을 노출시킨다.
이때, 희생막(20) 식각시 발생된 다량의 폴리머(22)가 감광막 패턴(21) 측벽에 부착되도록 하는 바, DRM(Dipole Ring Magnet) 또는 MERIE(Manatically Enhanced Reactive Ion Etcher) 등의 식각 장비를 이용하여 종래에 사용하던 CF4/Ar/O2의 가스 조합이 아닌 1 SCCM ∼ 20 SCCM의 O2와 10 SCCM ∼ 500 SCCM의 CO를 주가스로 하여 건식식각한다.
또한, 폴리머(22) 형성시 그 균일도를 증가시키기 위해 상기 주가스에 CF4, CHF3, CH2F2, CH3F, CH2F2, C2HF5또는 C2F6등의 CF계와 Ar, He, Ne 또는 Xe 등의 비활성 가스를 적절히 조합한 가스를 더 첨가하여 사용한다.
도 3의 SEM 사진에는 이러한 식각 공정을 통해 형성된 폴리머(22)가 도시되어 있다.
다음으로 도 2e에 도시된 바와 같이, 감광막 패턴(21)을 마스크로 하여 노출된 절연막(19)을 식각함으로써 플러그(19)를 노출시키는 콘택홀(23)을 형성하는 바, 폴리머(22)에 의해 콘택홀(23)의 폭은 도시된 'Wf'와 같이 미리 정의된 것 보다는 감소되었음을 알 수 있다. 한편, 이러한 콘택 사이즈의 감소에 의해 플러그(18)에 대한 오버래이 마진이 증가함에 따라 하부 하드마스크(14)에 대한 식각 손실을 최대한 방지할 수 있게 된다.
도 4의 SEM 사진에 도시된 바와 같이, 하드마스크(14)의 손실이 발생하지 않음을 알 수 있다.
다음으로, 세정 및 피알 스트립 공정을 실시하여 감광막(21)과 희생막(20) 및 폴리머(22)를 제거함으로써, 콘택홀(23) 형성 공정이 완료된다.
상기한 바와 같이 이루어지는 본 발명은, 콘택홀을 정의하기 위한 감광막 패턴 하부에 식각시 폴리머를 다량 발생시키는 반사방지막을 희생막으로 형성하여 막균일도를 증가시킴과 동시에 반사방지막 식각에 따라 발생된 폴리머를 감광막 측벽에 형성함으로써, 콘택홀 형성시 그 사이즈를 미리 정의된 것보다 작게 함으로써 플러그와의 오버래이 마진을 증가시켜 하드마스크의 손실을 최소화 할 수 있음을 바람직한 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 콘택홀 형성에 따른 하드마스크의 손실을 방지하여 전극간 단락을 방지함으로써, 궁극적으로 제품의 수율을 향상시킬 수 있으며, 전기적 특성을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (5)
- 반도체 소자 제조 방법에 있어서,소정 공정이 완료된 기판 상에 절연막 및 희생막을 차례로 형성하는 제1단계;상기 희생막 상에 콘택홀을 정의하기 위한 감광막 패턴을 형성하는 제2단계;상기 감광막 패턴을 마스크로 하여 상기 희생막을 식각함으로써 상기 절연막을 노출시키되, 상기 희생막 식각시 발생된 다량의 폴리머가 상기 감광막 패턴 측벽에 부착되도록 하는 제3단계;상기 노출된 절연막을 식각하여 정의된 콘택홀보다 좁은 콘택홀을 형성하는 제4단계; 및상기 감광막 패턴 및 상기 희생막을 제거하는 제5단계를 포함하여 이루어지는 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 제3단계의 식각은, DRM(Dipole Ring Magnet) 또는 MERIE(Manatically Enhanced Reactive Ion Etcher) 중 어느 하나의 장비를 이용하는 것을 특징으로 하는 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 제3단계의 식각은,1 SCCM 내지 20 SCCM의 O2와 10 SCCM 내지 500 SCCM의 CO를 주가스로 하는 건식식각인 것을 특징으로 하는 콘택홀 형성 방법.
- 제 1 항 및 제 3 항에 있어서,상기 제3단계의 식각시,상기 주가스에 CF4, CHF3, CH2F2, CH3F, CH2F2, C2HF5, C2F6, Ar, He, Ne 또는 Xe 중 적어도 어느 하나의 가스를 더 포함하는 것을 특징으로 하는 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 희생막은,유기 반사방지막 또는 플라즈마 화학기상 증착법에 의한 실리콘산화질화막인 것을 특징으로 하는 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038786A KR20030002051A (ko) | 2001-06-30 | 2001-06-30 | 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038786A KR20030002051A (ko) | 2001-06-30 | 2001-06-30 | 콘택홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002051A true KR20030002051A (ko) | 2003-01-08 |
Family
ID=27712694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038786A KR20030002051A (ko) | 2001-06-30 | 2001-06-30 | 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002051A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622739B2 (en) | 2007-04-05 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor for flat panel display and method of fabricating the same |
| KR101100800B1 (ko) * | 2009-03-18 | 2012-01-02 | 윤당모 | 원적외선 세라믹 조리장치 |
-
2001
- 2001-06-30 KR KR1020010038786A patent/KR20030002051A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622739B2 (en) | 2007-04-05 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor for flat panel display and method of fabricating the same |
| KR101100800B1 (ko) * | 2009-03-18 | 2012-01-02 | 윤당모 | 원적외선 세라믹 조리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271108B2 (en) | Multiple mask process with etch mask stack | |
| US6867145B2 (en) | Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser | |
| KR20010106923A (ko) | 반도체소자의 제조방법 | |
| JP2010531061A (ja) | 半導体デバイス、および半導体デバイスを含む電子システムの製造中に、対称なフォトマスクを用いて対称もしくは非対称な機構を選択的に形成するための方法 | |
| KR100704469B1 (ko) | 반도체 소자 제조 방법 | |
| KR100792409B1 (ko) | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 | |
| KR20030002051A (ko) | 콘택홀 형성 방법 | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR100376986B1 (ko) | 반도체소자의 제조방법 | |
| US20020137331A1 (en) | Method of forming contact holes of reduced dimensions by using reverse-transcription process | |
| KR20090067596A (ko) | 반도체 소자 제조 방법 | |
| KR100257767B1 (ko) | 반도체 장치 제조 방법 | |
| KR20030046932A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100527572B1 (ko) | 콘택홀 형성 방법 | |
| KR20030001084A (ko) | 반도체소자의 패턴 형성 방법 | |
| KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
| KR100670681B1 (ko) | 반도체 소자 제조 방법 | |
| KR20020046778A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100436131B1 (ko) | 반도체소자의미세패턴형성방법 | |
| KR100942980B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법 | |
| TWI485772B (zh) | 形成介層洞的方法 | |
| KR20070021506A (ko) | 반도체 소자의 제조방법 | |
| KR20000043212A (ko) | 금속 게이트전극 형성방법 | |
| KR20040082873A (ko) | 불화아르곤 포토리소그라피 공정을 이용한 반도체 장치의콘택홀 형성 방법 | |
| KR20030049908A (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |