KR20090067596A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20090067596A
KR20090067596A KR1020070135302A KR20070135302A KR20090067596A KR 20090067596 A KR20090067596 A KR 20090067596A KR 1020070135302 A KR1020070135302 A KR 1020070135302A KR 20070135302 A KR20070135302 A KR 20070135302A KR 20090067596 A KR20090067596 A KR 20090067596A
Authority
KR
South Korea
Prior art keywords
film
dielectric constant
low dielectric
constant insulating
semiconductor device
Prior art date
Application number
KR1020070135302A
Other languages
English (en)
Inventor
이상오
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070135302A priority Critical patent/KR20090067596A/ko
Publication of KR20090067596A publication Critical patent/KR20090067596A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 포토레지스트패턴의 제거공정에서 저유전율 절연막의 패턴변형을 방지할 수 있는 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위해 기판상에 저유전율 절연막, 노출방지막, 하드마스크막 및 포토레지스트패턴을 순차적으로 형성하는 단계, 상기 저유전율 절연막이 노출되지 않도록, 상기 포토레지스트패턴을 식각장벽으로 상기 하드마스크막과 상기 노출방지막의 일부를 식각하는 단계, 상기 포토레지스트패턴을 제거하는 단계 및 상기 하드마스크막을 식각장벽으로 상기 노출방지막과 상기 저유전율 절연막을 식각하는 단계를 포함하여 이루어지므로써, 저유전율 절연막의 패턴 균일도를 향상시킨다.
노출방지막, 저유전율 절연막, 하드마스크막, 포토레지스트패턴

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 포토레지스트패턴의 제거 공정에서 저유전율 절연막이 변형되는 것을 방지하기 위한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 디자인룰(design rule)이 감소함에 따라, 도전막간 절연을 위한 절연막의 두께 또한 감소하고 있다. 따라서, 얇은 두께로도 절연특성이 우수한 저유전율(low k) 절연막이 필요한 상태이다.
그러나, 저유전율 절연막을 패터닝(patterning)함에 있어서, 저유전율 절연막을 식각(etch)하는 데는 어려움이 없으나, 저유전율 절연막을 식각하기 위해 형성된 포토레지스트패턴의 스트립(strip)에는 큰 문제점이 발생하고 있다.
도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 도전패턴(12)을 형성한 후, 층간절연막으로서 저유전율 절연막(13)을 형성한다. 여기서, 저유전율 절연막(13)은 카 본(carbon) 성분을 포함하는 SiOx(x는 0을 제외한 자연수)막이다. 예를 들면, SiOCxHy(x, y는 0을 제외한 자연수)계열의 박막일 수 있다.
이어서, 저유전율 절연막(13) 상에 반사방지막(14)과 포토레지스트패턴(15)을 형성한 후, 포토레지스트패턴(15)을 식각장벽으로 반사방지막(14) 및 저유전율 절연막(13)을 식각하여 콘택홀(16)을 형성한다. 여기서, 포토레지스트패턴(15)은 CxHy(x, y는 0을 제외한 자연수)계열의 박막이다.
도 1b에 도시된 바와 같이, 포토레지스트패턴(15)을 스트립한다. 또한, 반사방지막(14)도 제거한다.
포토레지스트패턴(15)의 스트립은 O2와 N2의 혼합가스를 이용한다.
이로써, 도전막(12)이 노출되는 콘택홀(16A)이 형성되며, 이후 콘택홀(16A)에 플러그(plug)물질을 매립하여 도전막(12)과 연결되는 플러그를 형성할 수 있다.
그러나, 종래기술과 같이 O2 및 N2의 혼합가스를 이용하여 CxHy계열의 포토레지스트패턴(15)을 스트립할 경우, SiOCxHy계열의 저유전율 절연막(13)이 데미지(damage)를 입어 콘택홀(16A)의 형상(profile)이 변형된다.
도 2는 포토레지스트패턴의 스트립 공정에서 데미지를 받은 저유전율 절연막을 촬영한 전자현미경 사진으로, 도 1의 도면부호를 인용하여 설명한다.
도 2를 참조하면, 저유전율 절연막(11)이 데미지를 받아 측벽면, 즉 콘택홀(16A)의 측벽이 수직형상을 갖지 못하는 것을 확인할 수 있다.
따라서, 포토레지스트패턴의 스트립 공정에서 저유전율 절연막(13)을 안정적으로 보호할 수 있는 기술이 필요하게 되었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 포토레지스트패턴의 제거공정에서 저유전율 절연막의 패턴변형을 방지할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은 기판상에 저유전율 절연막, 노출방지막, 하드마스크막 및 포토레지스트패턴을 순차적으로 형성하는 단계, 상기 저유전율 절연막이 노출되지 않도록, 상기 포토레지스트패턴을 식각장벽으로 상기 하드마스크막과 상기 노출방지막의 일부를 식각하는 단계, 상기 포토레지스트패턴을 제거하는 단계 및 상기 하드마스크막을 식각장벽으로 상기 노출방지막과 상기 저유전율 절연막을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 포토레지스트패턴의 제거공정에서 저유전율 절연막의 패턴변형을 방지하여 저유전율 절연막의 패턴 균일도를 향상시킨다.
따라서, 반도체 소자의 안정성 및 신뢰성을 향상시킬 수 있으며, 나아가 수 율을 향상시킬 수 있는 효과를 갖는다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 기판(21) 상에 도전패턴(22)을 형성한다.
도전패턴(22)은 워드라인(word line), 비트라인(bit line), 금속배선(metal line) 및 절연패턴으로 이루어진 그룹 중에서 선택된 어느 하나일 수 있다.
이어서, 도전패턴(22)이 형성된 기판(21) 상에 저유전율 절연막(23)을 형성한다.
저유전율 절연막(23)은 카본 성분을 포함하는 SiOx(x는 0을 제외한 자연수)막이다. 예를 들면, SiOCxHy(x, y는 0을 제외한 자연수)계열의 박막일 수 있다. 또한, 저유전율 절연막(23)은 SOG(Spin On Glass)방식으로 형성하거나, 화학기상증착(Chemical Vapor Deposition; CVD)방식으로 형성한다.
이어서, 저유전율 절연막(23) 상에 노출방지막(24)을 형성한다.
노출방지막(24)은 산화막으로 형성하며, CVD방식을 이용한다.
이어서, 노출방지막(24) 상에 하드마스크막(25)을 형성한다.
하드마스크막(25)은 노출방지막(24) 및 저유전율 절연막(23)과 식각선택비를 갖는 박막으로 형성하며, 예를 들면, SixNy(x, y는 0을 제외한 자연수), SixCN(x는 0을 제외한 자연수) 및 SixBN(x는 0을 제외한 자연수)으로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 박막일 수 있다. 예를 들면, SixNy와 SixBN의 적층막일 수 있다. 또한, 하드마스크막(25)은 CVD방식으로 형성한다.
이어서, 하드마스크막(25) 상에 반사방지막(26)과 포토레지스트패턴(27)을 순차적으로 형성한다.
반사방지막(26, bottom anti-reflective coating)은 포토레지스트패턴(27)을 형성하기 위한 노광공정에서 노광원의 반사를 방지하는 박막이다.
도 3b에 도시된 바와 같이, 포토레지스트패턴(27)을 식각장벽으로 반사방지막(26), 하드마스크막(25) 및 노출방지막(24)을 순차적으로 식각한다. 이때, 노출방지막(24)은 일부가 식각되며, 이에 따라 저유전율 절연막(23)은 외부에 노출되지 않는다.
이하, 식각된 반사방지막(26), 하드마스크막(25) 및 노출방지막(24)은 각각 반사방지막패턴(26A), 하드마스크막패턴(25A) 및 노출방지막패턴(24A)이라 표기한다.
반사방지막(26), 하드마스크막(25) 및 노출방지막(24)의 식각을 자세하게 설명하면 다음과 같다.
먼저, 하드마스크막(25)의 식각은 건식식각(dry etch)으로 진행하며, 이온(ion)에 의한 충돌효과를 이용하여 식각하기 위해 RIE 플라즈마 소스(Reactive Ion Etch plasma source)를 사용하며, 식각가스로는 CxFy(x, y는 0을 제외한 자연수)와 O2 베이스(base)의 혼합가스를 사용한다. 또한, 필요에 따라 상술한 CxFy와 O2 베이스의 혼합가스에 CHF3가스를 첨가할 수 있다.
그리고, 노출방지막(24)의 식각은 건식식각으로 진행하며, 이온에 의한 충돌효과를 이용하여 식각하기 위해 RIE 플라즈마 소스를 사용하며, 식각가스로는 CxFy(x, y는 0을 제외한 자연수)와 O2 베이스(base)의 혼합가스를 사용한다. 또한, 필요에 따라 상술한 CxFy와 O2 베이스의 혼합가스에 CHF3 및 CH2H2의 혼합가스를 첨가할 수 있다. 이로써, 노출방지막(24)은 일부가 식각되어 저유전율 절연막(23)은 노출되지 않는다.
도 3c에 도시된 바와 같이, 포토레지스트패턴(27)을 제거한다.
포토레지스트패턴(27)의 제거는 마이크로웨이브(microwave)를 사용하며, N2와 O2의 혼합가스를 이용한다.
이어서, 습식세정(wet clean)을 진행하는데, H2SO4와 H2O2를 혼합하여 진행한다.
이어서, 반사방지막패턴(26A)을 제거한다.
도 3d에 도시된 바와 같이, 하드마스크막패턴(25A)을 식각장벽으로 노출방지 막패턴(24A)과 저유전율 절연막(23)을 식각한다.
이하, 식각된 노출방지막패턴(24A)은 도면부호를 변경하여 노출방지막패턴(24B)으로 표기하며, 식각된 저유전율 절연막(23)은 저유전율 절연막패턴(23A)으로 표기한다.
노출방지막패턴(24A)의 식각은 건식식각으로 진행하며, 이온에 의한 충돌효과를 이용하여 식각하기 위해 RIE 플라즈마 소스를 사용하며, 식각가스로는 CxFy(x, y는 0을 제외한 자연수)와 O2 베이스(base)의 혼합가스를 사용한다. 또한, 필요에 따라 상술한 CxFy와 O2 베이스의 혼합가스에 CHF3 및 CH2H2의 혼합가스를 첨가할 수 있다.
저유전율 절연막(23)의 식각은 건식식각으로 진행하며, 이온에 의한 충돌효과를 이용하여 식각하기 위해 RIE 플라즈마 소스를 사용하며, 식각가스로는 CxFy(x, y는 0을 제외한 자연수)와 O2 베이스(base)의 혼합가스를 사용한다. 또한, 필요에 따라 상술한 CxFy와 O2 베이스의 혼합가스에 CHF3 및 CH2H2의 혼합가스를 첨가할 수 있다.
그리고, 노출방지막패턴(24A) 및 저유전율 절연막(23) 식각시 하드마스크막패턴(25A)은 소모되어 제거되거나, 일부가 잔류할 수 있다. 만약 하드마스크막패턴(25A)이 잔류할 경우 별도의 제거공정을 진행하여 제거한다.
이어서, 습식세정(wet clean)을 진행하는데, H2SO4와 H2O2를 혼합하여 진행한 다.
도 4는 도 3a 내지 도 3d와 같은 실시예를 진행하여 형성된 저유전율 절연막을 촬영한 전자현미경 사진으로, 도 3a 내지 도 3d의 도면부호를 인용하여 설명한다.
도 4를 참조하면, 저유전율 절연막(23A)의 측벽이 수직형상을 갖는 것을 볼 수 있다.
이는 저유전율 절연막(23A)이 노출되지 않은 상태에서 포토레지스트패턴(27)을 제거하였기 때문이다.
전술한 바와 같은 본 발명의 실시예는 저유전율 절연막(23)을 노출시키지 않은 상태에서 포토레지스트패턴(27)을 제거한다.
즉, 포토레지스트패턴(27)의 제거공정에서 데미지를 받는 저유전율 절연막(23)을 노출시키지 않은 상태에서 포토레지스트패턴(27)을 제거하여 상기 데미지를 방지하는 것이다.
이를 위해 포토레지스트패턴(27) 하부에 노출방지막(24)을 형성하며, 이를 통해 저유전율 절연막(23)의 노출을 방지한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
도 2는 포토레지스트패턴의 스트립 공정에서 데미지를 받은 저유전율 절연막을 촬영한 전자현미경 사진.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
도 4는 도 3a 내지 도 3d와 같은 실시예를 진행하여 형성된 저유전율 절연막을 촬영한 전자현미경 사진.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 기판 22 : 도전패턴
23A : 저유전율 절연막 24B : 노출방지막
25A : 하드마스크막패턴 26A : 반사방지막패턴
27 : 포토레지스트패턴

Claims (6)

  1. 기판상에 저유전율 절연막, 노출방지막, 하드마스크막 및 포토레지스트패턴을 순차적으로 형성하는 단계;
    상기 저유전율 절연막이 노출되지 않도록, 상기 포토레지스트패턴을 식각장벽으로 상기 하드마스크막과 상기 노출방지막의 일부를 식각하는 단계;
    상기 포토레지스트패턴을 제거하는 단계; 및
    상기 하드마스크막을 식각장벽으로 상기 노출방지막과 상기 저유전율 절연막을 식각하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 노출방지막은 산화막으로 형성하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 저유전율 절연막은 카본 성분을 포함하는 SiOx(x는 0을 제외한 자연수)막으로 형성하는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 저유전율 절연막은 SiOCxHy(x, y는 0을 제외한 자연수)계열의 박막으로 형성하는 반도체 소자 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 저유전율 절연막은 SOG(Spin On Glass)방식 또는 화학기상증착(Chemical Vapor Deposition)방식으로 형성하는 반도체 소자 제조 방법.
  6. 제1항에 있어서,
    상기 하드마스크막은 SixNy(x, y는 0을 제외한 자연수), SixCN(x는 0을 제외한 자연수) 및 SixBN(x는 0을 제외한 자연수)으로 이루어진 그룹 중에서 선택된 적어도 어느 하나의 박막인 반도체 소자 제조 방법.
KR1020070135302A 2007-12-21 2007-12-21 반도체 소자 제조 방법 KR20090067596A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070135302A KR20090067596A (ko) 2007-12-21 2007-12-21 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135302A KR20090067596A (ko) 2007-12-21 2007-12-21 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090067596A true KR20090067596A (ko) 2009-06-25

Family

ID=40995296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135302A KR20090067596A (ko) 2007-12-21 2007-12-21 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20090067596A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160089843A (ko) * 2015-01-20 2016-07-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플라즈마 공정시에 ｅｌｋ 유전체층이 손상되는 것을 방지하는 방법
WO2018038922A1 (en) * 2016-08-26 2018-03-01 Tokyo Electron Limited Manufacturing methods to protect ulk materials from damage during etch processing to obtain desired features

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160089843A (ko) * 2015-01-20 2016-07-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 플라즈마 공정시에 ｅｌｋ 유전체층이 손상되는 것을 방지하는 방법
WO2018038922A1 (en) * 2016-08-26 2018-03-01 Tokyo Electron Limited Manufacturing methods to protect ulk materials from damage during etch processing to obtain desired features
KR20190037341A (ko) * 2016-08-26 2019-04-05 도쿄엘렉트론가부시키가이샤 원하는 피쳐를 얻기 위해 에칭 프로세싱 중에 ulk 물질을 손상으로부터 보호하기 위한 제조 방법
US10304725B2 (en) 2016-08-26 2019-05-28 Tokyo Electron Limited Manufacturing methods to protect ULK materials from damage during etch processing to obtain desired features

Similar Documents

Publication Publication Date Title
KR100294838B1 (ko) 콘택트구조의제조방법
CN101764081B (zh) 连接孔的制造方法
KR20090067596A (ko) 반도체 소자 제조 방법
KR100606540B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
CN109755175B (zh) 互连结构及其形成方法
KR20080001714A (ko) 반도체 소자의 제조방법
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
US20050142886A1 (en) Method for forming a contact in semiconductor device
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100671631B1 (ko) 반도체 소자 제조방법
KR100596900B1 (ko) 반도체소자의 비아콘택 형성방법
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR20080038845A (ko) 반도체 소자의 제조방법
KR100289656B1 (ko) 반도체 소자의 제조방법
KR100642920B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100895230B1 (ko) 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법
KR20070002797A (ko) 깊은 콘택을 갖는 반도체소자의 제조 방법
KR20030002051A (ko) 콘택홀 형성 방법
KR100641483B1 (ko) 반도체 소자의 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination