KR100641483B1 - 반도체 소자의 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100641483B1
KR100641483B1 KR1020040113258A KR20040113258A KR100641483B1 KR 100641483 B1 KR100641483 B1 KR 100641483B1 KR 1020040113258 A KR1020040113258 A KR 1020040113258A KR 20040113258 A KR20040113258 A KR 20040113258A KR 100641483 B1 KR100641483 B1 KR 100641483B1
Authority
KR
South Korea
Prior art keywords
film
forming
trench
interlayer insulating
reflection film
Prior art date
Application number
KR1020040113258A
Other languages
English (en)
Other versions
KR20060074505A (ko
Inventor
백인혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113258A priority Critical patent/KR100641483B1/ko
Publication of KR20060074505A publication Critical patent/KR20060074505A/ko
Application granted granted Critical
Publication of KR100641483B1 publication Critical patent/KR100641483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Abstract

본 발명에 따른 반도체 소자의 다마신 패턴 형성 방법은, 반도체 기판의 상부에 산화막, 도전막 및 식각 방지막을 순차 형성하는 단계와, 식각 방지막의 상부에 층간 절연막 및 제 1 반사 방지막을 순차적으로 형성하는 단계와, 제 1 반사 방지막의 상부에 트렌치 영역을 정의하기 위한 제 1 포토레지스트 패턴을 형성하는 단계와, 제 1 포토레지스트 패턴에 맞추어서 제 1 반사 방지막을 식각함과 더불어 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와, 제 1 포토레지스트 패턴과 제 1 반사 방지막을 제거함과 더불어 트렌치가 형성된 층간 절연막의 표면에 제 2 반사 방지막을 형성하는 단계와, 트렌치 내에 비아홀 영역을 정의하기 위해 제 2 반사 방지막의 상부에 제 2 포토레지스트 패턴을 형성하는 단계와, 제 2 포토레지스트 패턴에 맞추어서 제 2 반사 방지막 및 층간 절연막을 식각 정지막이 드러날 때까지 식각하여 층간 절연막 상에 비아홀을 형성하는 단계와, 제 2 포토레지스트 패턴과 제 2 반사 방지막을 제거하여 트렌치와 비아홀로 이루어진 다마신 패턴을 형성하는 단계를 포함한다.
이와 같이, 본 발명은 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 다마신 공정의 신뢰성을 확보할 수 있어 반도체 공정의 수율을 향상시킬 수 있다.

Description

반도체 소자의 다마신 패턴 형성 방법{METHOD FOR FABRICATING DMASCENE PATTERN IN A SEMICONDUCTOR DEVICE}
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 다마신 패턴 형성 과정을을 도시한 공정 단면도들이다.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 다마신 패턴 형성 방법에 관한 것이다.
최근 LSI, ULSI로 대표되는 반도체 분야에 있어서의 배선 재료로서는, 종래 이용되고 있는 알루미늄을 이용한 배선보다도 배선 저항이 낮고 또 일렉트로마이그레이션(eletro-migration)이나 스트레스 마이그레이션(stress-migration) 등의 내성이 높은 구리를 이용한 배선에 관한 검토가 진행되고 있다. 이것은 적층도의 향상에 따른 미세화의 진전이나 동작 스피드의 향상 등이 진행되어 오고 있기 때문이다.
배선재료로서 동은 상술한 바와 같이 종래의 배선 재료인 Al과 비교하여 저저항성, 내마이그레이션성이 우수하므로 차세대 배선 재료로서 기대되고 있다.
그러나, 종래의 미세 배선의 형성에 이용되어 온 포토리소그래피에 의한 마스킹이나 반응성 이온 에칭법 등의 조합으로는 구리를 이용한 미세 배선을 형성하는 것은 어렵다. 그것은 구리의 할로게화물은 증기압이 낮기 즉, 증발하기 어렵기 때문이다. 즉 구리를 이용하여 미세 배선을 형성하고자 한 경우 상기의 에칭에 의해 형성되는 할로겐 화물을 휘발시켜 제거하기 위해서, 프로세스온도로서 200∼300℃에서의 에칭 처리가 필요해진다. 따라서 구리 배선의 에칭에 의한 미세 가공은 어렵다.
구리를 이용한 미세 배선의 형성 수법으로서는 다마신법이 있다. 다마신 방법으로는 비아홀을 먼저 형성하고 트렌치를 형성하는 방법과 트렌치를 형성한 다음 비아홀을 형성하는 방법이 있다.
첫 번째 방법은 비아홀의 크기가 작고 깊은 홀을 형성이 어려울 뿐만 아니라 많은 양의 폴리머의 사용으로 식각 공정 시 식각 정지되는 문제가 있다.
이러한 문제를 피하기 위해, 트렌치를 먼저 형성하는 방법이 있는데, 이 방법은 트렌치를 형성하는 식각 공정 이후 트렌치 내부에 두꺼운 반사 방지막을 매립하기 하기 때문에 이를 제거하기 위해서 과도한 식각 타겟이 요구되어지고 이후 작은 사이즈의 비아홀 형성이 어렵다.
다마신 공정에서 반사 방지막(ARC : Anti-Reflective Coating)은 두 가지 형태로 사용되는데, 그 중 한 가지는 PEP(Photo Engraving Process, 이른바 photo-lithography)를 이용하는 방식으로서 액체 상태의 용액을 트랙 장비를 이용하여 코팅하는 방식이고, 또 다른 한 가지는 산화 질화막을 반사방지막의 상부에 증착시킨 후 그 위에 PEP 공정을 진행하는 것이다.
그러나, 첫 번째 방법은 웨이퍼 상부의 단차에 따라 낮은 곳에는 두껍게 도포되고, 단차가 높은 곳은 얇게 도포되어, 반사 방지막 식각의 타겟은 두꺼운 영역을 기준으로 건식 식각 타겟을 정하게 되는데, 이때 건식 식각 특성상 낮은 선택비 문제로 인하여 패턴의 변형이 크게 발생되는 문제점이 있고, 산화 질화막을 사용하는 방법은 선택비는 좋지만 제거가 용이하지 않은 문제로 이후 연결 등에 어려움을 주는 등의 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 다마신 공정의 신뢰성을 확보할 수 있어 반도체 공정의 수율을 향상시킬 수 있는 반도체 소자의 다마신 패턴 형성 방법을 제공하고자 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은, 반도체 기판의 상부에 산화막, 도전막 및 식각 방지막을 순차 형성하는 단계와, 상기 식각 방지막의 상부에 층간 절연막 및 제 1 반사 방지막을 순차적으로 형성하는 단계와, 상기 제 1 반사 방지막의 상부에 트렌치 영역을 정의하기 위한 제 1 포토레지스트 패턴을 형성하는 단계와, 상기 제 1 포토레지스트 패턴에 맞추어서 상기 제 1 반사 방지막을 식각함과 더불어 상기 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와, 상기 제 1 포토레지스트 패턴과 제 1 반사 방지막을 제거함과 더불어 상기 트렌치가 형성된 층간 절연막의 표면에 제 2 반사 방지막을 형성하는 단계와, 상기 트렌치 내에 비아홀 영역을 정의하기 위해 상기 제 2 반사 방지막의 상부에 제 2 포토레지스트 패턴을 형성하는 단계와, 상기 제 2 포토레지스트 패턴에 맞추어서 상기 제 2 반사 방지막 및 층간 절연막을 상기 식각 정지막이 드러날 때까지 식각하여 상기 층간 절연막 상에 비아홀을 형성하는 단계와, 상기 제 2 포토레지스트 패턴과 제 2 반사 방지막을 제거하여 상기 트렌치와 비아홀로 이루어진 다마신 패턴을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 다마신 패턴 형성 과정을을 도시한 공정 단면도들이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 기판(100) 상부에 산화막(102), 도전막(104)을 순차 형성한 다음 도전막(104)의 상부에 식각 정지막(106)을 수백 Å의 두께로 증착시킨다.
도 1b에 도시된 바와 같이, 식각 정지막(106)의 상부에 패터닝하고자 하는 층간 절연막(108)을 형성한 후 그 상부에 100Å∼600Å의 두께를 갖는 제 1 반사방지막(ARC)(110)을 폴리머 형태로 증착시킨다. 그런 다음 제 1 반사 방지막(110)의 상부에 포토레지스트를 도포한 후 노광 및 현상을 공정을 통해 포토레지스트를 패터닝함으로서, 제 1 반사 방지막(110)의 상부에 트렌치 영역을 정의하는 제 1 포토레지스트 패턴(112)을 형성한다.
도 1c에 도시된 바와 같이, 제 1 포토레지스트 패턴(112)에 맞추어서 층간 절연막(108)의 표면이 드러나도록 제 1 반사 방지막(110)을 건식 식각한 다음 층간 절연막(108)을 소정 깊이까지 건식 식각함으로서, 층간 절연막(108)에 트렌치(T)를 형성시킨다. 그런 후에 제 1 포토레지스트 패턴(112)을 드라이 애싱(dry ashing) 방식으로 제거한 다음 솔벤트를 이용한 습식 식각으로 잔류하는 폴리머 형태의 제 1 반사 방지막(110)을 제거한다.
여기서, 제 1 반사 방지막(110)을 식각하는 건식 식각 공정은, 500∼1000mT의 압력, 500∼2000와트의 소스 RF 전력, 300∼1500와트의 바이어스 RF 전력, 10∼200SCCM의 산소 가스, 10∼200SCCM의 아르곤(또는 헬륨) 가스를 사용한다.
도 1d에 도시된 바와 같이, 트렌치(T)가 형성된 층간 절연막(108)의 표면에 500℃내외의 두께를 갖는 제 2 반사 방지막(114)을 폴리머 형태로 증착하고, 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 포토레지스트를 패터닝함으로서, 비아홀 영역을 정의하는 제 2 포토레지스트 패턴(116)을 형성한다.
도 1e에 도시된 바와 같이, 제 2 포토레지스트 패턴(116)에 맞추어서 제 2 반사 방지막(114)을 건식 식각한 다음 제 2 포토레지스트 패턴(116)에 맞추어서 층간 절연막(108)을 식각함으로서 비아홀(H)을 형성한다.
그리고 나서, 도 1f에 도시된 바와 같이, 제 2 포토레지스트 패턴(116)을 드라이 애싱 방식으로 제거한 다음 솔벤트를 이용한 습식 식각으로 잔류하는 폴리머 형태의 제 2 반사 방지막(114)을 제거함으로서, 트렌치(T)와 비아홀(H)로 이루어진 다마신 패턴(118)을 형성한다.
여기서, 제 2 반사 방지막(114)을 식각하는 건식 식각 공정은 제 1 반사 방지막(110)을 제거하는 과정과 동일하게 500∼1000mT의 압력, 500∼2000와트의 소스 RF 전력, 300∼1500와트의 바이어스 RF 전력, 10∼200SCCM의 산소 가스, 10∼200SCCM의 아르곤(또는 헬륨) 가스를 사용한다.
이상 설명한 바와 같이, 본 발명은 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 반사 방지막의 식각 공정 시간을 단축시킬 수 있을 뿐만 아니라 식각 공정 시 발생되는 부산물의 양을 줄여 장비의 상태를 양호하게 할 수 있고 이를 통해 장비의 가동율을 높일 수 있다.
또한, 본 발명은 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 다마신 공정의 신뢰성을 확보할 수 있어 반도체 공정의 수율을 향상시킬 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (8)

  1. 반도체 기판의 상부에 산화막, 도전막 및 식각 방지막을 순차 형성하는 단계와,
    상기 식각 방지막의 상부에 층간 절연막 및 제 1 반사 방지막을 순차적으로 형성하는 단계와,
    상기 제 1 반사 방지막의 상부에 트렌치 영역을 정의하기 위한 제 1 포토레지스트 패턴을 형성하는 단계와,
    상기 제 1 포토레지스트 패턴에 맞추어서 상기 제 1 반사 방지막을 식각함과 더불어 상기 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와,
    상기 제 1 포토레지스트 패턴과 제 1 반사 방지막을 제거함과 더불어 상기 트렌치가 형성된 층간 절연막의 표면에 제 2 반사 방지막을 형성하는 단계와,
    상기 트렌치 내에 비아홀 영역을 정의하기 위해 상기 제 2 반사 방지막의 상부에 제 2 포토레지스트 패턴을 형성하는 단계와,
    상기 제 2 포토레지스트 패턴에 맞추어서 상기 제 2 반사 방지막 및 층간 절연막을 상기 식각 정지막이 드러날 때까지 식각하여 상기 층간 절연막 상에 비아홀을 형성하는 단계와,
    상기 제 2 포토레지스트 패턴과 제 2 반사 방지막을 제거하여 상기 트렌치와 비아홀로 이루어진 다마신 패턴을 형성하는 단계
    를 포함하는 반도체 소자의 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1, 2 반사 방지막은, 폴리머 형태로 증착되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 1 반사 방지막은, 100∼600Å의 두께를 갖는 폴리머를 이용하여 상기 층간 절연막의 상부에 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 제 2 반사 방지막은, 500Å의 두께를 갖는 폴리머를 이용하여 상기 트렌치가 형성된 층간 절연막의 표면에만 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 트렌치와 비아홀 형성 후에 남은 제 1, 2 반사 방지막은, 아르곤(Ar) 혹은 헬륨(He)과 산소(O2) 가스를 이용한 건식 식각으로 제거되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 반도체 소자의 다마신 패턴 형성 방법은, 상기 건식 식각 공정을 이용하여 상기 트렌치와 비아홀 형성 후에 남은 제 1, 2 반사 방지막을 제거한 후 남은 찌거기를 제거하기 위해 솔벤트 화학물을 이용한 세정 공정을 더 실시하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 건식 식각 공정은, 500∼1000mT의 압력, 500∼2000와트의 소스 RF 전력, 300∼1500와트의 바이어스 RF 전력, 10∼200SCCM의 산소 가스, 10∼200SCCM의 아르곤(또는 헬륨) 가스를 사용하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
  8. 제 1 항에 있어서,
    제 1, 2 포토레지스트 패턴은, 드라이 애싱(dry ashing) 방식으로 제거되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.
KR1020040113258A 2004-12-27 2004-12-27 반도체 소자의 다마신 패턴 형성 방법 KR100641483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113258A KR100641483B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113258A KR100641483B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20060074505A KR20060074505A (ko) 2006-07-03
KR100641483B1 true KR100641483B1 (ko) 2006-11-01

Family

ID=37167253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113258A KR100641483B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100641483B1 (ko)

Also Published As

Publication number Publication date
KR20060074505A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
TWI234872B (en) Method for forming novel BARC open for precision critical dimension control
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US6780782B1 (en) Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US20020076935A1 (en) Anisotropic etching of organic-containing insulating layers
US8017517B2 (en) Dual damascene process
JPH08172077A (ja) ビアのプラズマエッチング改良方法
US6187666B1 (en) CVD plasma process to fill contact hole in damascene process
US6362093B1 (en) Dual damascene method employing sacrificial via fill layer
US6855629B2 (en) Method for forming a dual damascene wiring pattern in a semiconductor device
JP2001358218A (ja) 有機膜のエッチング方法及び素子の製造方法
US6271115B1 (en) Post metal etch photoresist strip method
TW594860B (en) Method for manufacturing semiconductor device
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
JP2004119950A (ja) 半導体装置の製造方法
US20060134921A1 (en) Plasma etching process
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
JP5493165B2 (ja) 半導体装置の製造方法
KR100641483B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2001284327A (ja) ドライエッチング方法、半導体装置の製造方法及び半導体装置
US6800558B1 (en) Photoresist scum for copper dual damascene process
CN113097065B (en) Semiconductor structure and forming method thereof
JP3877461B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee