JPH1197414A - 酸化シリコン系絶縁膜のプラズマエッチング方法 - Google Patents

酸化シリコン系絶縁膜のプラズマエッチング方法

Info

Publication number
JPH1197414A
JPH1197414A JP26008797A JP26008797A JPH1197414A JP H1197414 A JPH1197414 A JP H1197414A JP 26008797 A JP26008797 A JP 26008797A JP 26008797 A JP26008797 A JP 26008797A JP H1197414 A JPH1197414 A JP H1197414A
Authority
JP
Japan
Prior art keywords
etching
film
insulating film
silicon oxide
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26008797A
Other languages
English (en)
Inventor
Masanaga Fukazawa
正永 深沢
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26008797A priority Critical patent/JPH1197414A/ja
Publication of JPH1197414A publication Critical patent/JPH1197414A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 酸化シリコン系絶縁膜に微細パターン、例え
ば微細な開口径を有する接続孔等をパターニングする際
の、ボウイング形状の発生や、接続孔の抜け不良、エッ
チング停止等を防止しうるプラズマエッチング方法を提
供する。 【解決手段】 少なくともSiF4 を含むエッチングガ
スを用いるとともに、パターニングされつつある接続孔
9の側壁に、Siを含むあるいはSi−C結合を含む側
壁保護膜11を薄く形成しつつプラズマエッチングす
る。接続孔の他に、ゲート電極上のオフセット絶縁膜等
のラインアンドスペースパターンであってもよい。 【効果】 Siを含むあるいはSi−C結合を含む側壁
保護膜はエッチング耐性が大きく、ラジカル等の攻撃か
ら接続孔側面を効果的に保護し、異方性エッチングに寄
与する。また側壁保護膜の堆積膜厚は比較的薄いので、
マイクロローディング効果によるエッチングレート低下
が防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高集積度半導体装置
等の製造分野で適用される酸化シリコン系絶縁膜のプラ
ズマエッチング方法に関し、更に詳しくは、半導体装置
の層間絶縁膜に微細な接続孔を高精度にパターニングし
たり、微細長のゲート電極上にオフセット絶縁膜を高精
度にパターニングする際等に適用される、酸化シリコン
系絶縁膜のプラズマエッチング方法に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積度化、高
性能化が進展するに伴い、そのデザインルールはハーフ
ミクロンからサブクォータミクロンへと縮小しつつあ
る。多層配線構造の半導体装置の層間絶縁膜に形成す
る、コンタクトホールやヴァイアホール等の接続孔につ
いても例外ではなく、すでに0.1μmφの接続孔の形
成技術の開発段階に入っている。層間絶縁膜の厚さは、
絶縁耐圧や、配線間容量の低減を保証しなければならな
いので、通常1μm程度は必要とされている。したがっ
て、接続孔のアスペクト比は10にも達し、かかる微細
で高アスペクト比の接続孔を形成するためのプラズマエ
ッチング方法に対する技術的要求は、ますます厳しさを
増している。
【0003】一方、MOSトランジスタのゲート電極長
の微細化にともない発生する、ホットキャリアによる閾
値電圧の変化を防止するために、LDD(Lightly Doped
Drain) 構造が採用される。LDD構造においては、サ
イドウォールスペーサの幅を制御するために、微細幅の
ゲート電極上にオフセット絶縁膜を形成する工程が採用
されるが、このオフセット絶縁膜のパターニングにおい
ても高精度の異方性プラズマエッチングが望まれる。
【0004】レジスト膜の露光に用いられる現在のステ
ッパでは、0.1μmφ程度の開口径や、ラインアンド
スペースパターンを有するレジストマスクを形成するこ
とは、露光光の分解能やレジスト材料の関係から極めて
困難である。このため、位相シフト露光法や電子ビーム
露光法あるいはX線露光法が開発されているが、特殊な
露光マスクや露光装置が必要である。
【0005】現在のステッパの分解能により0.1μm
φ程度の開口径のマスクパターンを形成する方法とし
て、多結晶シリコン(Polycrystalline Silicon) をマス
ク材料とし、さらにサイドウォールにより開口径を縮小
したPSC(Poly Shrunken Contact) 法が知られてい
る。このPSC法を図12を参照して説明する。
【0006】図12(a)〜(d)は、PSC法によ
り、現在のステッパの解像度を超える0.1μmφ程度
の開口径を有する接続孔を形成する工程を説明する概略
断面図である。まず図12(a)に示すように、シリコ
ン等の半導体基板1上に、層間絶縁膜となる酸化シリコ
ン膜2を形成し、さらに多結晶シリコン膜6を形成して
これをパターニングして開口を形成する。多結晶シリコ
ン膜6はエッチングマスクの一部となるものであり、そ
の開口幅は現在のステッパの解像度で十分に形成するこ
とができる幅が選ばれる。
【0007】つぎに図12(b)に示すように、同じく
多結晶シリコンからなるサイドウォール形成膜6aを、
薄くコンフォーマルに形成する。
【0008】さらに図12(c)に示すようにサイドウ
ォール形成膜6aをエッチバックし、多結晶シリコン膜
6パターンの側面にサイドウォールとして残して多結晶
シリコンマスク8を形成する。多結晶シリコンマスク8
の開口径は、サイドウォール形成膜6aのエッチバック
により形成されたサイドウォールの幅により自己整合的
に縮小され、ステッパの解像限界以下の微細幅となる。
すなわち、多結晶シリコンマスク8の開口径は、サイド
ウォール形成膜6aの成膜厚さにより制御することがで
きる。
【0009】最後に、図12(d)に示すように多結晶
シリコンマスク8をエッチングマスクとしてプラズマエ
ッチングし、酸化シリコン膜2をパターニングして接続
孔9を形成する。接続孔9の開口径は、多結晶シリコン
マスク8の開口径が転写され、0.1μmφ程度の微細
径が得られる。
【0010】ところで、酸化シリコン系絶縁体膜プラズ
マエッチングは、強固なSi−O結合(705kJ/m
ol)を切断する必要があるため、スパッタリング効果
のあるイオン性の強いエッチングモードが採用される。
一般的なエッチングガスは、CF4 やC3 8 あるいは
CHF3 等を代表とするフルオロカーボン系ガスを主体
とし、これにCO、O2 あるいはAr等を添加した混合
ガスが用いられる。これは、フルオロカーボン系ガスか
ら解離生成するCFx + の入射イオンエネルギによるス
パッタリング作用と、構成元素である炭素の還元性によ
るSi−O結合の切断作用、および蒸気圧の大きい反応
生成物であるSiFx の生成除去を利用するものであ
る。しかしイオンモードのプラズマエッチングの一般的
特徴として、エッチングレートは大きくはない。
【0011】そこで高速エッチングを指向して入射イオ
ンエネルギを高めると、エッチング反応は物理的なスパ
ッタリングを主体とする形となり、エッチングマスクや
下地の半導体基板等とのエッチング選択性は低下する。
またエッチングレートを高める他の方法として、フッ素
ラジカル(F* )を主体とする、ラジカル反応の割合を
高めたエッチング条件の採用が考えられる。しかしなが
らこの方法では、開口される接続孔にボウイング(Bowi
ng) 形状と呼ばれる形状異常が発生する。
【0012】図11(a)〜(b)はこのボウイング形
状を説明する概略断面図であり、図11(a)は正常な
接続孔を、図11(b)はボウイング形状の接続孔をそ
れぞれ示す。図11(a)の接続孔は、その断面側壁部
が極くゆるい順テーパ形状をなしており、後工程におい
てプラグ材料を埋め込むことが容易である。一方図11
(b)に示すボウイング形状の接続孔では、接続孔9の
断面側壁部にサイドエッチングが入り、後工程において
プラグ材料を埋め込む際に鬆 (Void) が発生する虞れが
多く、低抵抗のコンタクトプラグが得られない。これ
は、エッチング反応が等方的なラジカルモードのエッチ
ングに特有の形状である。
【0013】このサイドエッチングないしはアンダカッ
トを防止するためには、フルオロカーボン系ガスの反応
生成物を主体とするフッ化炭素系ポリマを厚く堆積する
必要がある。しかしながら、このようなガスケミストリ
で同一エッチングチャンバ内でプラズマエッチングを重
ねると、過剰な堆積物によりエッチングレートの低下や
パーティクルレベルの悪化を招く。エッチングレートの
低下は微細パターンほど顕著に表れ、いわゆるマイクロ
ローディング効果による接続孔の抜け不良や、甚だしい
場合にはエッチング中途でのエッチング停止が発生す
る。これらの現象は、微細幅のラインアンドスペースパ
ターンのプラズマエッチングにおいても同様に発生す
る。
【0014】
【発明が解決しようとする課題】本発明は、上述した従
来技術の問題点を解決することをその課題としている。
すなわち本発明の課題は、酸化シリコン系絶縁膜に微細
で高アスペクト比の接続孔やラインアンドスペースパタ
ーン等を形成するプラズマエッチング方法において、サ
イドエッチング等の形状異常やエッチング停止等が発生
することのない、酸化シリコン系絶縁膜のプラズマエッ
チング方法を提供することである。
【0015】
【課題を解決するための手段】本発明の酸化シリコン系
絶縁膜のプラズマエッチング方法は、上述した課題を達
成するために提案するものであり、酸化シリコン系絶縁
膜上に形成されたエッチングマスクを用い、かつ、少な
くともSiF4 を含むエッチングガスを用いるととも
に、パターニングされつつあるパターン側壁に、少なく
ともSiを含む側壁保護膜を堆積しつつ、この酸化シリ
コン系絶縁膜をパターニングすることを特徴とする。
【0016】本発明に用いるエッチングマスクは、フォ
トレジストマスク、あるいはPSC法に代表される、多
結晶シリコンのようなシリコン系材料等によるハードマ
スクのいずれでもよい。
【0017】エッチングガスとして、SiF4 単独でも
酸化シリコン系絶縁膜をエッチングすることは可能であ
るが、フルオロカーボン系ガスあるいはCOやO2 等の
添加ガスとの混合ガスとして用いることが望ましい。
【0018】本発明のプラズマエッチング方法で、異方
性を達成するために重要な役割を果たす側壁保護膜は、
Siをその構成成分とすることが望ましく、さらにはS
i−C結合を有することが望ましい。
【0019】本発明が対象とする被エッチング膜である
酸化シリコン系絶縁膜は、単一組成のSiO2 膜の他
に、酸化窒化シリコン(SiON)膜や、PSG(Phosp
ho Silicate Glass)等の不純物を含む酸化シリコン膜で
あってもよく、これらの積層絶縁膜にも、好適に適用す
ることができる。また、SiOF等の低誘電率酸化シリ
コン膜であってもよい。
【0020】つぎに作用の説明に移る。本発明のポイン
トは、酸化シリコン系絶縁膜のプラズマエッチングに用
いるエッチングガスの主要構成成分として、SiF4
用いる点にある。SiF4 はプラズマ中で解離すること
によりSi原子を放出し、Siをその構成成分とする堆
積物を被エッチング基板上に形成する。エッチングマス
クとしてフォトレジストマスクを用いる場合には、フォ
トレジストのスパッタリングにより供給される炭素成分
と結合し、Si−C結合を有する堆積物を被エッチング
基板上に形成する。エッチングガスとしてフルオロカー
ボン系ガスを併用する場合にも、プラズマ中でこのフル
オロカーボン系ガスから供給される炭素成分と結合し
て、Si−C結合を有する堆積物を被エッチング基板上
に形成する。
【0021】これらの堆積物は、パターニングされつつ
ある酸化シリコン系絶縁膜のパターン側壁に選択的に残
留し、SiあるいはSi−C結合を含む側壁保護膜を形
成する。これらの側壁保護膜、特にSi−C結合を含む
側壁保護膜は強固な結合を有するので、酸素やフッ素等
のラジカルやイオンに対する耐性が大きい。したがっ
て、サイドエッチングやボウイング形状のない、垂直な
いし緩やかな順テーパ形状の側壁を有する接続孔やライ
ンアンドスペースパターンを形成することが可能とな
る。
【0022】また、従来より酸化シリコン系絶縁膜のプ
ラズマエッチングの主エッチングガスとして用いられて
きたフルオロカーボン系ガスの場合のように、フッ化炭
素系の側壁保護膜を厚く形成する必要がなくなるので、
微細な接続孔エッチングにおけるマイクロローディング
効果による抜け不良、エッチング停止が防止される。ま
たエッチングチャンバ内や被エッチング基板のパーティ
クル汚染の低減にも有効である。
【0023】
【発明の実施の形態】以下、本発明の実施の形態例を図
面を参照して説明する。
【0024】図1は本発明のプラズマエッチング方法を
採用し、シリコン等の半導体基板1上に形成された層間
絶縁膜である酸化シリコン膜2に、接続孔9をパターニ
ングしつつある状態を示す概略断面図である。エッチン
グマスクとしては多結晶シリコンマスク8を採用してい
る。パターニングされつつある接続孔9の側面には、S
iを含む、あるいはSi−C結合を含む側壁保護膜11
が薄く形成されている。この側壁保護膜11は、従来の
CF系ポリマによる側壁保護膜に比してその厚さは薄い
ものの、酸素やフッ素等のラジカルやイオンに対する耐
性が大きい。したがって、接続孔9の側面に対するサイ
ドエッチングが防止され、ボウイング形状の無い、垂直
ないし緩やかな順テーパ形状の側壁を有する接続孔9が
形成される。また、マイクロローディング効果による接
続孔の抜け不良や、エッチング停止等が発生することも
ない。
【0025】図示の例は、半導体基板1に形成された不
純物拡散層(不図示)に臨む接続孔9すなわちコンタク
トホールの例であるが、不純物を含む多結晶シリコン等
による下層配線に臨むヴァイアホールのパターニングで
あってもよい。また層間絶縁膜として単一組成のSiO
2 からなる酸化シリコン膜を例示しているが、PSG等
不純物を有する酸化シリコンや、SOG(Spin On Glas
s) 、SiON、SiOF、あるいはこれらの積層構造
であってもよい。またその形成方法も、CVD法、スパ
ッタリング法、蒸着法あるいは塗布法等の種別を問わな
い。
【0026】またエッチングマスクとして多結晶シリコ
ンマスク8を採用しているが、この多結晶シリコンマス
ク8には不純物を有していてもいなくてもよい。金属膜
や他のシリコン化合物等のハードマスクや、レジストマ
スクであってもよい。
【0027】図2は半導体基板1上にゲート絶縁膜1
2、ゲート電極膜13、PSG膜4およびSiON膜5
を順次形成し、PSG膜4およびSiON膜5の積層酸
化シリコン系絶縁膜からなるオフセット絶縁膜を形成す
る工程に、本発明のプラズマエッチング方法を採用して
いる状態を示す概略断面図である。エッチングマスクと
してはフォトレジストマスク7を採用している。パター
ニングされつつあるオフセット絶縁膜の側面には、Si
を含む、あるいはSi−C結合を含む側壁保護膜11が
薄く形成され、図1における側壁保護膜と同様の理由に
より、オフセット絶縁膜のサイドエッチングを防止する
ことができる。
【0028】このオフセット絶縁膜は、後にサイドウォ
ールスペーサを形成後のLDDイオン注入工程後に除去
されることが多い。PSG等の不純物を含む酸化シリコ
ンは、希フッ酸等のウェットエッチングによるエッチン
グレートが大きく、容易に除去できることから、好んで
オフセット絶縁膜の下層に採用される。しかしながら、
このPSG等の不純物を含む酸化シリコンは、プラズマ
エッチングにおけるエッチングレートも大きく、フルオ
ロカーボン系ガスによるエッチングではサイドエッチン
グが入り易いので、本発明のSiF4 を含むエッチング
ガスによるプラズマエッチング方法は極めて有効であ
る。すなわち、オフセット絶縁膜の上層のSiON膜5
およびPSG膜4をエッチングマスクとしてゲート電極
膜13をパターニングする際には、サイドエッチングの
ないハードマスクをエッチングマスクとして利用できる
ため、ゲート電極長の厳密な制御が可能となる。また、
LDD領域長やチャネル長の制御も精度高く施すことが
できる。
【0029】本発明のプラズマエッチング方法で採用す
るプラズマエッチング装置としては、通常の平行平板型
RIE(Reactive Ion Etching)装置でよいが、磁界を併
用したマグネトロンRIE装置の他に、ECR(Erectro
n Cyclotron Resonance)プラズマエッチング装置、IC
P(Inductively Coupled Prasma)エッチング装置、ヘリ
コン波プラズマエッチング装置等の高密度プラズマエッ
チング装置を好適に用いることができる。これらプラズ
マエッチング装置のチャンバ内壁にSiあるいはSi−
C結合を含む堆積物が形成される場合には、一回、ある
いは複数回のプラズマエッチング終了後、NF3 やXe
2 等、非堆積性のフッ素系ガスによりチャンバクリー
ニングを施すことがパーティクル汚染低減に有効であ
る。
【0030】本発明のプラズマエッチング方法は、Si
4 を含むエッチングガスで1段階でパターニングして
もよいし、SiF4 をパターニングの前半あるいは後半
のみに用いる多段階エッチング、あるいはSiF4 の混
合割合を経時的に変化させてゆく多段階エッチングを採
用してもよい。
【0031】
【実施例】以下、本発明を一例として半導体装置の層間
絶縁膜への接続孔パターニングに適用した具体的実施
例、およびMOS型半導体装置のゲート電極上のオフセ
ット絶縁膜のパターニングに適用した具体的実施例につ
き、適宜比較例を挙げながら添付図面を参照してさらに
詳しく説明する。ただし本発明は以下の実施例になんら
限定されるものではない。
【0032】実施例1 本実施例は層間絶縁膜として単層の酸化シリコン膜を採
用し、またエッチングマスクとしてPSC法による多結
晶シリコンマスクを用いた例であり、図3〜図4を参照
してこの工程を説明する。
【0033】図3(a)〜(c)および図4(d)〜
(f)は、先述したPSC法により、現在のステッパの
解像度を超える0.1μmφの接続孔を形成する工程を
説明する概略断面図である。まず図3(a)に示すよう
に、MOSトランジスタ等の素子が作り込まれたシリコ
ン等の半導体基板1上に、層間絶縁膜となる酸化シリコ
ン膜2、エッチングマスクとなる多結晶シリコン膜6を
それぞれCVD法により形成する。酸化シリコン膜2の
厚さは例えば1.0μm、多結晶シリコン膜6の厚さは
例えば0.25μmとする。この後、フォトレジストと
してSAL−601(シプレー社製)を例えば0.8μ
mの厚さにスピンコーティングし、KrFエキシマレー
ザステッパにより露光および現像の工程を経てフォトレ
ジストマスク7を形成する。フォトレジストマスク7の
開口径は例えば0.32μmであり、現在のKrFエキ
シマレーザステッパの解像度で十分に形成することが可
能である。
【0034】つぎに図3(b)に示すように、多結晶シ
リコン膜6を平行平板型RIE装置により異方性エッチ
ングし、フォトレジストマスク7の開口形状を多結晶シ
リコン膜6に転写する。この後、図3(c)に示すよう
にフォトレジストマスク7を剥離する。パターニングさ
れた多結晶シリコン膜6の開口径は、同じく0.32μ
mである。
【0035】この後、図4(d)に示すように同じく多
結晶シリコンからなるサイドウォール形成膜6aを、例
えば0.1μmの厚さにCVD法によりコンフォーマル
に形成する。
【0036】さらに図4(e)に示すようにサイドウォ
ール形成膜6aをエッチバックし、多結晶シリコン膜6
パターンの側面にサイドウォールとして残して、多結晶
シリコンマスク8を形成する。エッチバックは、例えば
平行平板型RIE装置による異方性エッチング条件でお
こなう。多結晶シリコンマスク8の開口径は、サイドウ
ォール形成膜6aにより形成されたサイドウォールの厚
さにより自己整合的に縮小され、0.1μmφとなる。
なお、この多結晶シリコンマスク8の開口径は、サイド
ウォール形成膜6aの成膜厚さやオーバーエッチング時
間により制御することができる。
【0037】つぎに、図4(f)に示すように多結晶シ
リコンマスク8をエッチングマスクとしてSiF4 を含
むエッチングガスを用いてプラズマエッチングし、酸化
シリコン膜2をパターニングして接続孔9を形成する。
接続孔9の開口径は、多結晶シリコンマスク8の開口径
が転写され、0.1μmφの微細径が得られる。平行平
板型RIE装置を用いたプラズマエッチング条件の一例
を示す。 CHF3 50 sccm SiF4 50 sccm CO 120 sccm O2 10 sccm ガス圧力 6.0 Pa RF電源パワー 1700 W(13.56MHz) 基板載置電極温度 20 ℃ 基板載置電極温度は、エッチング工程中20℃を維持し
た。
【0038】このプラズマエッチング工程においては、
* によるラジカル反応が、主としてCFx + 等のイオ
ン入射にアシストされる形で酸化シリコン膜2のエッチ
ングが進行した。その一方で、SiF4 の解離により生
成するSi原子と、CHFの解離により生成するC原
子とが再結合して得られるSi−C結合を有する堆積物
が被エッチング基板上に堆積する。このSi−C結合を
有する堆積物は、生成量は少ないながら、イオン入射の
少ないパターン側壁に残留して薄い側壁保護膜(不図
示)を形成し、厚さは薄いものの、ラジカルの攻撃によ
る等方的エッチング反応を効果的に防止する。また堆積
物の生成量が少ないので、接続孔の抜けが悪化したり、
エッチング停止が発生することもない。したがって、無
機マスクを用いたエッチングプロセスではあっても、サ
イドエッチングは防止され、先に図11(a)に示した
ように、垂直ないし緩やかな順テーパ形状の側壁を有す
る接続孔9が信頼性高く形成される。エッチングレート
は500nm/minであった。
【0039】本実施例によれば、SiFを含むエッ
チングガスと多結晶シリコンマスクを用いて酸化シリコ
ンからなる層間絶縁膜をプラズマエッチングすることに
より、リソグラフィの解像度を超える微細な接続孔を形
状よく、また信頼性高く形成することができる。なお、
多結晶シリコン以外の無機マスクや、レジストマスクを
用いても本実施例に準じる、異方性のよいパターニング
が可能であった。
【0040】比較例1 前実施例1と同様の工程により、サイドウォール付きの
多結晶シリコンマスク8を形成した図4(e)に示す被
エッチング基板を、同じ平行平板型RIE装置により、
SiF4 を含まないフルオロカーボン系ガスを主体とす
るエッチングガスを用いてプラズマエッチングした。プ
ラズマエッチング条件の一例を示す。 CHF3 40 sccm CO 150 sccm O2 10 sccm ガス圧力 6.0 Pa RF電源パワー 1700 W(13.56MHz) 基板載置電極温度 20 ℃ 基板載置電極温度は、エッチング工程中20℃を維持し
た。
【0041】この比較例1のプラズマエッチング工程に
おいては、CHF3 の解離、再結合により生成するフッ
化炭素系ポリマが被エッチング基板上に堆積し、側壁保
護膜を形成する。しかしながら、このフッ化炭素系ポリ
マはイオン入射耐性やラジカル耐性が小さく、接続孔の
側壁に容易にサイドエッチングを発生して、先に図11
(b)で示したボウイング形状となる。また、サイドエ
ッチングの防止のため、このフッ化炭素系ポリマを厚く
堆積すると、接続孔の抜け不良やエッチングの停止が発
生して望ましくない。なお、多結晶シリコン以外の無機
マスクや、レジストマスクを用いても本比較例と同様の
ボウイング形状や、接続孔の抜け不良あるいはエッチン
グ停止が発生した。
【0042】堆積物の分析 平行平板型RIE装置の基板載置電極上に、ダミーのシ
リコン基板をセッティングし、実施例1および比較例1
のプラズマエッチング条件によりエッチング処理を施し
た。いずれのプラズマエッチング条件によっても、シリ
コン基板のエッチングは極く僅かであり、シリコン基板
表面には堆積物が形成された。この堆積物をXPS(X-r
ay Photoelectron Spectroscopy)により元素分析したと
ころ、実施例1のプラズマエッチング条件による堆積物
はSi−C結合を有することが判った。一方の、比較例
1によるプラズマエッチング条件による堆積物はフルオ
ロカーボン系ポリマであった。この分析結果から、Si
−C結合を有する堆積物が接続孔の側面に側壁保護膜と
して形成されることにより、サイドエッチングが防止さ
れたことが明らかである。
【0043】実施例2 本実施例は、SiF4 とフルオロカーボン系ガスを含む
混合ガス中のSiF4の流量比を変化させ、酸化シリコ
ン系絶縁膜に接続孔を形成した場合の、接続孔の形状変
化を評価したものである。本実施例で採用した被エッチ
ング基板は、前実施例1においてサイドウォール付きの
多結晶シリコンマスク8を形成した図4(e)に示すも
のに準じるものであり、同じ平行平板型RIE装置によ
り、一例として下記プラズマエッチング条件を用いて接
続孔のパターニングをおこなった。 CHF3 50 sccm SiF4 0,25,50 sccm CO 120 sccm O2 10 sccm ガス圧力 6.0 Pa RF電源パワー 1700 W(13.56MHz) 基板載置電極温度 20 ℃ 基板載置電極温度は、エッチング工程中20℃を維持し
た。
【0044】実施例2においては、SiF4 の流量を
0,25,50sccmの3段階に設定し、他のプラズ
マエッチング条件は同一にして、同じ被エッチング基板
を用いて接続孔のパターニングをおこなった。形成され
た接続孔の概略断面図を図5(a)〜(c)に示す。こ
れらのうち、図5(a)はSiF4 流量が0sccm、
図5(b)は25sccm、そして図5(c)は50s
ccmのプラズマエッチング条件に対応するものであ
る。図5から明らかなように、SiF4 の流量が増加す
るに従い、接続孔側壁のボウイング形状が修正され、緩
やかな順テーパ形状ないし垂直形状となることがわか
る。なお、多結晶シリコンマスクに替えて、フォトレジ
ストマスクを用いた場合にも同様の傾向が得られた。
【0045】実施例3 本実施例は、多結晶シリコンからなる下層配線上に形成
されたPSGおよびSiONからなる積層酸化シリコン
系絶縁膜を、フォトレジストマスクを用いてプラズマエ
ッチングした例であり、図6〜図7を参照してこの工程
を説明する。
【0046】本実施例で採用した被エッチング基板は、
図6にその概略断面図を示すように、シリコン等の半導
体基板1上に、下層層間絶縁膜である酸化シリコン膜
2、不純物を含む多結晶シリコンからなる下層配線3、
PSG膜4およびSiON膜5からなる上層層間絶縁
膜、そして0.25μmの開口径を有するフォトレジス
トマスク7が形成されたものである。PSG膜4の厚さ
は一例として160nm、SiON膜5の厚さはこれも
一例として30nmであり、いずれもCVD法により形
成した。またフォトレジストマスク7は、フォトレジス
トとしてSAL−601(シプレー社製)を例えば0.
8μmの厚さにスピンコーティングし、位相シフトマス
クおよびKrFエキシマレーザステッパにより露光およ
び現像の工程を経て形成した。
【0047】この被エッチング基板を、平行平板型RI
E装置の基板載置電極上にセッティングし、一例として
下記プラズマエッチング条件により、PSG膜4および
SiON膜5からなる上層層間絶縁膜をパターニングし
て接続孔(ヴァイアホール)を形成する。 CHF3 50 sccm SiF4 30 sccm CO 50 sccm Ar 150 sccm O2 10 sccm ガス圧力 4.0 Pa RF電源パワー 1500 W(13.56MHz) 基板載置電極温度 20 ℃ 基板載置電極温度は、エッチング工程中20℃を維持し
た。
【0048】この結果、図7に示すように緩やかな順テ
ーパ形状の側壁を有する接続孔9が実施例1と同様に形
成された。
【0049】本実施例によれば、SiF4 を含むエッチ
ングガスとフォトレジストマスクを用いて、特にサイド
エッチングを受けやすいPSG膜とSiON膜からなる
層間絶縁膜をプラズマエッチングすることにより、微細
な接続孔を形状よく、また信頼性高く形成することがで
きる。なお、フォトレジストマスク以外の無機マスクを
用いても本実施例に準じる、異方性のよいパターニング
が可能であった。
【0050】比較例2 前実施例3と同様の工程により、フォトレジストマスク
7を形成した図6に示す被エッチング基板を、同じ平行
平板型RIE装置により、SiF4 を含まないフルオロ
カーボン系ガスを主体とするエッチングガスを用いてプ
ラズマエッチングした。プラズマエッチング条件の一例
を示す。 CHF3 45 sccm CO 50 sccm Ar 150 sccm O2 8 sccm ガス圧力 4.0 Pa RF電源パワー 1500 W(13.56MHz) 基板載置電極温度 20 ℃基板載置電極温度は、
エッチング工程中20℃を維持した。
【0051】この比較例2のプラズマエッチング工程に
おいては、CHF3 の解離、再結合により生成するフッ
化炭素系ポリマが被エッチング基板上に堆積し、側壁保
護膜を形成する。しかしながら、このフッ化炭素系ポリ
マはラジカル耐性が小さく、接続孔の側壁、特にPSG
膜4の側壁に容易にサイドエッチングを発生して、図8
に示したボウイング形状の接続孔9が形成される。ま
た、サイドエッチングの防止のため、このフッ化炭素系
ポリマを厚く堆積すると、接続孔の抜け不良やエッチン
グの停止が発生する。なお、フォトレジストマスク以外
の無機マスクを用いても本比較例2と同様のボウイング
形状や、接続孔の抜け不良あるいはエッチング停止が発
生した。
【0052】実施例4 本実施例は、微細長ゲート電極上のオフセット絶縁膜の
パターニングに本発明のプラズマエッチング方法を適用
した例であり、この工程を図9〜図10を参照して説明
する。
【0053】本実施例で採用した試料は、図9(a)に
示すようにシリコン等の半導体基板1上に、ゲート絶縁
膜12、多結晶シリコン等からなるゲート電極膜13、
PSG膜4、SiON膜5およびフォトレジストマスク
7が順次形成されたものである。このフォトレジストマ
スク7のライン幅は0.18μmであり、フォトレジス
トとしてSAL−601(シプレー社製)を例えば0.
8μmの厚さにスピンコーティングし、位相シフトマス
クおよびKrFエキシマレーザステッパにより露光およ
び現像の工程を経て形成した。
【0054】図9(a)に示す被エッチング基板を、平
行平板型RIE装置の基板載置電極上にセッティング
し、一例として下記プラズマエッチング条件によりPS
G膜4およびSiON膜5をパターニングした。 CHF3 50 sccm SiF4 30 sccm CO 50 sccm Ar 150 sccm O2 10 sccm ガス圧力 4.0 Pa RF電源パワー 1500 W(13.56MHz) 基板載置電極温度 20 ℃ 基板載置電極温度は、エッチング工程中20℃を維持し
た。
【0055】このプラズマエッチング工程においては、
図9(b)に示すように、Si−C結合を有する堆積物
からなる側壁保護膜11が形成され、特にサイドエッチ
ングを受けやすいPSG膜4パターン側壁を保護しなが
らパターニングが進行する。この結果、PSG膜4およ
びSiON膜5の積層酸化シリコン系絶縁膜からなり、
略垂直な側壁を有するオフセット絶縁膜が形成された。
オフセット絶縁膜のパターン幅はフォトレジストマスク
7の幅が忠実に転写された結果、0.18μmであっ
た。
【0056】つぎに図9(c)に示すようにフォトレジ
ストマスク7および側壁保護膜11をアッシング等によ
り除去し、SiON膜5パターンおよびPSG膜4パタ
ーンからなるオフセット絶縁膜をエッチングマスクとし
てゲート電極膜13をエッチングする。このエッチング
工程においては、エッチングマスクすなわちオフセット
絶縁膜にサイドエッチングが入っていないので、最初の
フォトレジストマスク7の幅が忠実にゲート電極13a
に転写され、0.18μmの微細電極長を有するゲート
電極13aが得られる。なおフォトレジストマスク7
は、除去せずにそのままゲート電極膜13のパターニン
グ用マスクとして用いてもよい。
【0057】この後、Si3 4 等よりなるサイドウォ
ール形成膜14を全面に形成し図10(d)の状態とす
る。この後サイドウォール形成膜14を、対酸化シリコ
ン系絶縁膜との選択比の大きい条件を用いて全面エッチ
バックして、SiON膜5パターンおよびPSG膜4パ
ターンからなるオフセット絶縁膜およびゲート電極13
aの側面にサイドウォールスペーサ14aを残置形成す
る。サイドウォールスペーサ14aの下端がゲート絶縁
膜12と接する部分の幅は、LDD領域の幅を決定する
重要な意味をもつ。本実施例によればSiON膜5パタ
ーンおよびPSG膜4パターンからなるオフセット絶縁
膜にパターン変換差が発生しておらず、サイドエッチン
グもないので、設計通りの下端幅を有するサイドウォー
ルスペーサ14aが形成される。
【0058】この後の工程は図示を省略するが、常法に
準じ、LDD形成用のイオン注入等を施した後、酸化シ
リコン系絶縁膜に対する選択比の大きいウェットエッチ
ング条件でサイドウォールスペーサ14aを除去する。
続けてSiON膜5パターンおよびPSG膜4パターン
からなるオフセット絶縁膜も希フッ酸等を用いてウェッ
トエッチング除去する。このウェットエッチング工程で
は、PSG膜4パターンのエッチングレートが大きいの
で、エッチングレートの小さいSiON膜5パターンは
リフトオフの形で容易に除去される。したがって、過度
のオーバーエッチングにより、薄いゲート絶縁膜12に
ダメージが入る虞れがない。
【0059】本実施例によれば、SiF4 を含むエッチ
ングガスによりPSG膜とSiON膜からなる積層酸化
シリコン系絶縁膜をプラズマエッチングすることによ
り、微細なオフセット絶縁膜を形状制御性よく形成する
ことができる。このため、MOSトランジスタのLDD
領域の形状制御が高精度になされ、またオフセット絶縁
膜の除去も容易である。
【0060】以上、本発明を4つの実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。
【0061】例えば、酸化シリコン系絶縁膜として、S
iO2 、PSGやSiONの他にBSG(Boro Silicate
Glass) 、BPSG(Boro Phospho Silicate Glass) や
AsSG(Arseno Silicate Glass) 等の不純物を含む酸
化シリコンや、SiOF等の低誘電率酸化シリコン、あ
るいはSOG等の塗布酸化シリコンであってもよい。こ
れらは、単層あるいは積層構造として用いることができ
る。
【0062】また酸化シリコン系絶縁膜が形成されてい
る被エッチング基板の構造も任意である。ゲート電極上
のオフセット絶縁膜は、LDDサイドウォールスペーサ
の形成の他に、セルフアラインコンタクトのサイドウォ
ール形成に用いることもできる。さらに、接続孔やオフ
セット絶縁膜のパターニングの他に、酸化シリコン系絶
縁膜にラインアンドスペースパターンや孤立パターン等
の各種微細加工を施す場合に好適に本発明を採用するこ
とができる。
【0063】SiF4 を含むエッチングガスに添加する
フルオロカーボン系ガスとして、CHF3 を例示した
が、CF4 、C2 6 あるいはC3 8 等、他のCF
系、CHF系ガス等のフッ素系ガスやHBr等の臭素系
ガスを用いることができる。また希釈ガス等、各種添加
ガスを加えてもよい。
【0064】エッチングマスクとして、レジストマスク
や多結晶シリコンマスクの他に、非晶質シリコンマスク
や他のハードマスクを用いることもできる。
【0065】プラズマエッチング装置は、例示した平行
平板型RIE装置をはじめ、各種プラズマエッチング装
置が採用でき、その場合のエッチング条件も適宜変更し
てよい。
【0066】
【発明の効果】以上の説明から明らかなように、本発明
によれば酸化シリコン系絶縁膜に微細で高アスペクト比
のパターニングを施す際に、サイドエッチングやアンダ
カットを防止し、パターン変換差のない酸化シリコン系
絶縁膜パターンを得ることができる。また過剰の側壁保
護膜の堆積によるエッチングレートの低下やパーティク
ル汚染の虞れがない。
【0067】したがって、高アスペクト比の接続孔等を
開口するプラズマエッチング方法において、ボウイング
形状等の形状異常や、接続孔の抜け不良あるいはエッチ
ング停止が発生することがない。またオフセット絶縁膜
等のラインアンドスペース状のパターンのプラズマエッ
チングにおいても、サイドエッチングやパターン変換差
がないので、LDDサイドウォールスペーサの形状制御
が容易であり、信頼性の高い高集積度半導体装置を提供
することが可能となる。
【図面の簡単な説明】
【図1】本発明のプラズマエッチング方法を採用し、酸
化シリコン膜に接続孔をパターニングしつつある状態を
示す概略断面図である。
【図2】本発明のプラズマエッチング方法を採用し、P
SG膜およびSiON膜からなる積層酸化シリコン系絶
縁膜をパターニングしてオフセット絶縁膜を形成しつつ
ある状態を示す概略断面図である。
【図3】本発明のプラズマエッチング方法を採用し、P
SC法により酸化シリコン膜に接続孔をパターニングす
る工程の前半を示す概略断面図である。
【図4】本発明のプラズマエッチング方法を採用し、P
SC法により酸化シリコン膜に接続孔をパターニングす
る工程の後半を示す概略断面図である。
【図5】SiF4 の流量比を変化させ、酸化シリコン膜
に接続孔をパターニングした場合の、接続孔の形状変化
を示す概略断面図である。
【図6】本発明のプラズマエッチング方法を採用し、P
SGおよびSiONからなる積層酸化シリコン系絶縁膜
に接続孔をパターニングする工程で採用した被エッチン
グ基板を示す概略断面図である。
【図7】本発明のプラズマエッチング方法を採用し、P
SGおよびSiONからなる積層酸化シリコン系絶縁膜
に接続孔をパターニングした場合の形状を示す概略断面
図である。
【図8】従来のプラズマエッチング方法を採用し、PS
GおよびSiONからなる積層酸化シリコン系絶縁膜に
接続孔をパターニングした場合の形状を示す概略断面図
である。
【図9】本発明のプラズマエッチング方法を採用し、P
SGおよびSiONからなる積層酸化シリコン系絶縁膜
をパターニングして、オフセット絶縁膜を形成する工程
の前半を示す概略断面図である。
【図10】本発明のプラズマエッチング方法を採用し、
PSGおよびSiONからなる積層酸化シリコン系絶縁
膜をパターニングして、オフセット絶縁膜を形成する工
程の後半を示す概略断面図である。
【図11】ボウイング形状を説明する概略断面図であ
る。
【図12】PSC法により、現在のステッパの解像度を
超える微細径の接続孔を形成する工程を示す概略断面図
である。
【符号の説明】
1…半導体基板、2…酸化シリコン膜、3…下層配線、
4…PSG膜、5…SiON膜、6…多結晶シリコン
膜、6a…サイドウォール形成膜、7…フォトレジスト
マスク、8…多結晶シリコンマスク、9…接続孔、10
…エッチングマスク、11…側壁保護膜、12…ゲート
絶縁膜、13…ゲート電極膜、13a…ゲート電極、1
4…サイドウォール形成膜、14a…サイドウォールス
ペーサ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 酸化シリコン系絶縁膜上に形成されたエ
    ッチングマスクを用い、かつ、少なくともSiF4 を含
    むエッチングガスを用いるとともに、 パターニングされつつあるパターン側壁に少なくともS
    iを含む側壁保護膜を堆積しつつ、 前記酸化シリコン系絶縁膜をパターニングすることを特
    徴とする、酸化シリコン系絶縁膜のプラズマエッチング
    方法。
  2. 【請求項2】 前記エッチングマスクは、フォトレジス
    トおよびシリコン系材料のうちのいずれか少なくとも一
    方からなることを特徴とする、請求項1記載の酸化シリ
    コン系絶縁膜のプラズマエッチング方法。
  3. 【請求項3】 前記シリコン系材料は多結晶シリコンで
    あることを特徴とする、請求項2記載の酸化シリコン系
    絶縁膜のプラズマエッチング方法。
  4. 【請求項4】 前記エッチングガスは、さらにフルオロ
    カーボン系ガスを含むことを特徴とする、請求項1記載
    の酸化シリコン系絶縁膜のプラズマエッチング方法。
  5. 【請求項5】 前記Siを含む側壁保護膜は、Si−C
    結合を有することを特徴とする、請求項1記載の酸化シ
    リコン系絶縁膜のプラズマエッチング方法。
  6. 【請求項6】 前記酸化シリコン系絶縁膜は、酸化窒化
    シリコン膜と不純物を含む酸化シリコン膜との積層絶縁
    膜であることを特徴とする、請求項1記載の酸化シリコ
    ン系絶縁膜のプラズマエッチング方法。
JP26008797A 1997-09-25 1997-09-25 酸化シリコン系絶縁膜のプラズマエッチング方法 Pending JPH1197414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26008797A JPH1197414A (ja) 1997-09-25 1997-09-25 酸化シリコン系絶縁膜のプラズマエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26008797A JPH1197414A (ja) 1997-09-25 1997-09-25 酸化シリコン系絶縁膜のプラズマエッチング方法

Publications (1)

Publication Number Publication Date
JPH1197414A true JPH1197414A (ja) 1999-04-09

Family

ID=17343127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26008797A Pending JPH1197414A (ja) 1997-09-25 1997-09-25 酸化シリコン系絶縁膜のプラズマエッチング方法

Country Status (1)

Country Link
JP (1) JPH1197414A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763514B1 (ko) 2006-06-30 2007-10-04 삼성전자주식회사 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법
KR100777925B1 (ko) 2006-08-22 2007-11-21 동부일렉트로닉스 주식회사 금속 배선 형성 방법
JP2010503207A (ja) * 2006-08-31 2010-01-28 マイクロン テクノロジー, インク. 高アスペクト比のフィーチャを形成するための選択的化学エッチングおよび関連構造
WO2010047978A2 (en) * 2008-10-23 2010-04-29 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
JP2011009761A (ja) * 2002-10-31 2011-01-13 Applied Materials Inc シリコン含有ハードマスクをパターンエッチングする方法
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
US8173547B2 (en) 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
JP2014232825A (ja) * 2013-05-30 2014-12-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8975188B2 (en) 2011-07-12 2015-03-10 Tokyo Electron Limited Plasma etching method
US9330926B2 (en) 2007-12-21 2016-05-03 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
JP2016189409A (ja) * 2015-03-30 2016-11-04 東京エレクトロン株式会社 薄膜の形成方法
CN107994026A (zh) * 2017-11-16 2018-05-04 长江存储科技有限责任公司 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺
CN111326413A (zh) * 2013-05-15 2020-06-23 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009761A (ja) * 2002-10-31 2011-01-13 Applied Materials Inc シリコン含有ハードマスクをパターンエッチングする方法
KR100763514B1 (ko) 2006-06-30 2007-10-04 삼성전자주식회사 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법
KR100777925B1 (ko) 2006-08-22 2007-11-21 동부일렉트로닉스 주식회사 금속 배선 형성 방법
US8088691B2 (en) 2006-08-31 2012-01-03 Micron Technology, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP2010503207A (ja) * 2006-08-31 2010-01-28 マイクロン テクノロジー, インク. 高アスペクト比のフィーチャを形成するための選択的化学エッチングおよび関連構造
US9865472B2 (en) 2007-12-21 2018-01-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US9330926B2 (en) 2007-12-21 2016-05-03 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US8598037B2 (en) 2008-10-23 2013-12-03 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
CN102187437A (zh) * 2008-10-23 2011-09-14 朗姆研究公司 使用化学气相沉积钝化的硅蚀刻
US8173547B2 (en) 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US9018098B2 (en) 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
WO2010047978A3 (en) * 2008-10-23 2010-07-01 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
WO2010047978A2 (en) * 2008-10-23 2010-04-29 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
JP2011142248A (ja) * 2010-01-08 2011-07-21 Tokyo Electron Ltd 基板のクリーニング方法及び基板のクリーニング装置
US8975188B2 (en) 2011-07-12 2015-03-10 Tokyo Electron Limited Plasma etching method
CN111326413A (zh) * 2013-05-15 2020-06-23 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
JP2014232825A (ja) * 2013-05-30 2014-12-11 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016189409A (ja) * 2015-03-30 2016-11-04 東京エレクトロン株式会社 薄膜の形成方法
CN107994026A (zh) * 2017-11-16 2018-05-04 长江存储科技有限责任公司 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺
CN107994026B (zh) * 2017-11-16 2020-07-10 长江存储科技有限责任公司 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺

Similar Documents

Publication Publication Date Title
US6410437B1 (en) Method for etching dual damascene structures in organosilicate glass
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
KR101048009B1 (ko) 기판 처리 방법
US5750441A (en) Mask having a tapered profile used during the formation of a semiconductor device
US20050153538A1 (en) Method for forming novel BARC open for precision critical dimension control
JPH11330046A (ja) 半導体装置の製造方法及び半導体装置
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
TWI784183B (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
US7078334B1 (en) In situ hard mask approach for self-aligned contact etch
JP3279016B2 (ja) ドライエッチング方法
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100464391B1 (ko) 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법
JP2006032721A (ja) 半導体装置の製造方法
JPH09120990A (ja) 接続孔の形成方法
KR20020056013A (ko) 듀얼 다미센 형성방법
KR100282416B1 (ko) 반도체소자의제조방법
JP3371180B2 (ja) 配線形成方法
KR100910865B1 (ko) 반도체소자 제조방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
JPH0864580A (ja) 半導体装置の製造方法
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR20020009426A (ko) 반도체장치의 제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법