JPH09120990A - 接続孔の形成方法 - Google Patents

接続孔の形成方法

Info

Publication number
JPH09120990A
JPH09120990A JP27800795A JP27800795A JPH09120990A JP H09120990 A JPH09120990 A JP H09120990A JP 27800795 A JP27800795 A JP 27800795A JP 27800795 A JP27800795 A JP 27800795A JP H09120990 A JPH09120990 A JP H09120990A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
connection hole
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27800795A
Other languages
English (en)
Inventor
Tetsuji Nagayama
哲治 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27800795A priority Critical patent/JPH09120990A/ja
Publication of JPH09120990A publication Critical patent/JPH09120990A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 SiOx膜/n+ 型ポリシリコン膜/SiO
x膜の積層膜にコンタクト・ホール(CH)を開口する
自己整合コンタクト・プロセスにおいて、n+ 型ポリシ
リコン膜とCHに埋め込まれるプラグとの間の絶縁耐圧
を向上させる。 【解決手段】 上記の積層膜のドライエッチング中に
は、カーボン系ポリマーよりなる側壁保護膜の影響で第
2層間絶縁膜4とn+ 型ポリシリコン膜3との界面に段
差が生ずるので、CHの側壁面上でのサイドウォール形
成を2回に分け、この段差による絶縁膜の被覆性の劣化
を防止する。すなわち、まずSiOxよりなる第1サイ
ドウォール10SWで上記段差を吸収し、次にこれに重
ねてSiOxよりなる第2サイドウォール11SWを形
成する。このようにして、n+ 型ポリシリコン膜3の加
工断面を十分な厚さの絶縁膜で被覆することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体デバイス製造
等の微細加工分野に適用される接続孔の形成方法に関
し、特に絶縁膜/導電膜/絶縁膜の積層構造を持つ多層
膜を貫通して接続孔を形成する自己整合コンタクト・プ
ロセスにおいて、接続孔の側壁面に露出する導電膜と、
該接続孔に埋め込まれるメタル・プラグとの間の絶縁耐
圧を確保する方法に関する。
【0002】
【従来の技術】0.3μm以降のデザイン・ルールが適
用される微細な半導体デバイスの製造プロセスでは、接
続孔の設計余裕を下層配線との位置合わせのバラつきを
考慮して決定すると、接続孔の設計寸法(=ホール径+
設計余裕)が大きくなり過ぎる問題が生じている。この
位置合わせのバラつきは、フォトリソグラフィで用いら
れる縮小投影露光装置のアライメント性能の不足に起因
するものである。しかし、このバラつきは、半導体プロ
セスに含まれる様々なスケーリング・ファクターの中で
も特にスケール・ダウンが困難な項目であり、解像度以
上に露光技術の限界を決定する要因であるとすら言われ
ている。接続孔の設計寸法が大きくなると、下層配線の
線幅を縮小することができず、半導体デバイスの微細化
や高密度化の大きな障害となる。一方、設計寸法の増大
をホール径の縮小で抑えようとすると、現状の露光装置
では焦点深度が不足し、レジスト膜にホール・パターン
を形成することができない問題が起こる。
【0003】かかる背景から、位置合わせのための設計
余裕をフォトマスク上で不要にできる自己整合コンタク
ト・プロセスが関心を集めている。このプロセスには色
々な種類があるが、露光工程が増えないことから最もよ
く検討されているのは、窒化膜(SiN)をエッチング
停止層として用いるプロセスである。これは、2本の配
線パターンの間に接続孔を開口しようとする場合に、該
配線パターンとその両側のサイドウォールをまとめてコ
ンフォーマルなSiN膜で被覆し、この上に積層された
SiOx層間絶縁膜を上記配線間スペースよりも広い範
囲でエッチングするものである。SiN膜がその下の配
線パターンやサイドウォールをエッチングから保護する
ため、配線間スペースが両側のサイドウォールでさらに
狭められた微小な領域を底面とする接続孔が自己整合的
に形成される。このようなプロセスは、当然ながらチッ
プやメモリセルの占有面積の縮小にも貢献する。
【0004】
【発明が解決しようとする課題】ところで、自己整合コ
ンタクト・プロセスは、デザイン・ルール増大の抑制や
露光工程のコスト低減等を目的として、上記以外の他の
構造部にも積極的に採用されようとしている。この例の
ひとつとして、ASIC用DRAMのプレート電極の間
でビット線を基板にコンタクトさせるプロセスを、図1
0ないし図14を参照しながら説明する。
【0005】図10は、予め下層配線としての不純物拡
散領域(図示せず。)が形成されたシリコン基板(S
i)21の上に酸化シリコンよりなる第1層間絶縁膜
(SiOx)22,n+ 型ポリシリコン膜(polyS
i)23,酸化シリコンよりなる第2層間絶縁膜(Si
Ox)24がこの順に積層された多層膜が形成され、さ
らにこの多層膜上でレジスト・パターン(PR)25が
形成された、エッチング前のウェハの状態を示してい
る。上記n+ 型ポリシリコン膜23は、DRAMのプレ
ート電極を構成するものである。また、上記レジスト・
パターン25には、ホール・パターンにならった開口2
6が形成されている。
【0006】次に、図11に示されるように、通常のフ
ルオロカーボン系ガスを用いて上記第1層間絶縁膜22
をドライエッチングする。このときのエッチングは、形
成されゆく第1開口27の側壁面にカーボン系ポリマー
を主体とする側壁保護膜28が堆積しながら進行するた
め、第1開口27は異方性形状を有するものとなる。こ
のカーボン系ポリマーは、フルオロカーボン系ガスの
他、レジスト・パターンのスパッタ生成物にも由来して
いる。
【0007】続いて、エッチング・ガスをハロゲン系ガ
スに切り替えてn+ 型ポリシリコン膜23をドライエッ
チングし、さらにフルオロカーボン系ガスに戻して第1
層間絶縁膜22をドライエッチングする。このときのエ
ッチングも異方的に進行するが、先の第2層間絶縁膜2
4のエッチング時に堆積した側壁保護膜28の厚み分だ
けレジストパターン25の開口26が狭まる。このた
め、図12に示されるように、このエッチングにより形
成される第2開口29は第1開口27よりも開口径が狭
くなる。この結果、レジスト・パターン25と側壁保護
膜28をアッシングおよびRCA洗浄により除去した後
に得られるコンタクト・ホールCHは、第1層間絶縁膜
24とn+ 型ポリシリコン膜23との間に段差を生じた
ものとなる。
【0008】上記コンタクト・ホールCHの側壁面には
+ 型ポリシリコン膜23の加工断面が露出しているの
で、該コンタクト・ホールを上層配線膜のプラグで埋め
込む際には、予めこの加工断面を絶縁膜で被覆しておか
なければならない。そこで、基体の全面にSiOx膜
(図示せず。)を成膜し、続いてこのSiOx膜を異方
的にエッチバックすることにより、図13に示されるよ
うに、コンタクト・ホールCHの側壁面にサイドウォー
ル30を形成する。しかし、コンタクト・ホールCHの
側壁面に段差が存在しているために、この段差の肩の部
分は十分な厚さのサイドウォール30で被覆されること
がなく、オーバーエッチングの量によっては露出するこ
ともある。
【0009】このような状態で、図14に示されるよう
なアルミニウム系多層膜からなる上層配線膜(Al)3
1を用いてコンタクト・ホールCHを埋め込んだとして
も、プラグ部分とn+ 型ポリシリコン膜23との間の絶
縁耐圧を十分高く確保することができず、最悪の場合は
両者が短絡してしまう。
【0010】上述の問題は、そもそも積層膜のドライエ
ッチング中にカーボン系ポリマーが発生し、これが堆積
して側壁保護膜28を形成することに端を発している
が、現状の絶縁膜加工ではこのような堆積物の発生を完
全に抑えることはできない。また、カーボン系ポリマー
の発生にはレジスト・パターン25も一部寄与している
が、同一マスクを介したエッチングが要求される上述の
ようなケースでは、途中でレジスト・パターン25をア
ッシングすることもできない。
【0011】そこで本発明は、この問題を解決し、絶縁
膜/導電膜/絶縁膜の積層構造を持つ多層膜を貫通して
接続孔を形成する自己整合コンタクト・プロセスにおい
て、接続孔の側壁面に露出する導電膜と、該接続孔に埋
め込まれるプラグとの間の絶縁耐圧を確保することが可
能な接続孔の形成方法を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明の接続孔の形成方
法は、上述の目的を達するために提案されるものであ
り、第1層間絶縁膜,導電膜,第2層間絶縁膜がこの順
に積層された多層膜に有機膜パターンをマスクとするド
ライエッチングを行って接続孔を開口する際に、該接続
孔の側壁面に必然的に発生してしまう段差の影響を、サ
イドウォール形成を2回に分けて行うことで排除するも
のである。最初に形成される第1サイドウォールは、上
記段差を少なくとも吸収することに寄与する。2番目に
形成される第2サイドウォールは、段差が吸収された接
続孔の側壁面上に十分な厚さをもって形成されることに
より、導電膜の加工端面を完全に被覆することに寄与す
る。したがって、この導電膜と、後工程でこの接続孔に
埋め込まれるプラグとの間の絶縁耐圧を十分な値に確保
することが可能となる。
【0013】上記第1サイドウォールおよび第2サイド
ウォールは、各々第1絶縁膜と第2絶縁膜の全面堆積お
よびそのエッチバックを経て形成されるものである。基
板バイアスを併用可能なプラズマ装置を用いれば、処理
条件の最適化により堆積とエッチバックとを同一チャン
バ内で連続的に行うこともできる。
【0014】
【発明の実施の形態】ここでは、ASIC用DRAMの
プレート電極の間でビット線を基板にコンタクトクさせ
るプロセスを、図1ないし図9を参照しながら説明す
る。
【0015】図1は、予め下層配線としての不純物拡散
領域(図示せず。)が形成されたシリコン基板(Si)
1の上に酸化シリコンよりなる第1層間絶縁膜(SiO
x)2,n+ 型ポリシリコン膜(polySi)3,酸
化シリコンよりなる第2層間絶縁膜(SiOx)4がこ
の順に積層された多層膜が形成され、さらにこの多層膜
上でレジスト・パターン(PR)5が形成された、エッ
チング前のウェハの状態を示している。
【0016】次に、図2に示されるように、上記レジス
ト・パターン5をマスクとし、その開口6内に表出する
第2層間絶縁膜4をフルオロカーボン系ガスを用いてド
ライエッチングする。このエッチング過程では、エッチ
ング・ガスやレジスト・パターンに由来するカーボン系
ポリマーがパターン側壁面に堆積して側壁保護膜8が形
成され、その側壁保護作用により異方性形状を有する第
1開口7が形成される。
【0017】続いて、ハロゲン系ガスを用いてn+ 型ポ
リシリコン膜3のドライエッチングを行う。このエッチ
ング過程では、上述の側壁保護膜8のために実質的にエ
ッチング・マスクが太った状態で異方性エッチングが進
行する。このため、n+ 型ポリシリコン膜3には、第1
開口7よりも開口径が小さい、第2開口9が途中まで形
成される。
【0018】次に、第2層間絶縁膜4のエッチング条件
と同じ条件で第1層間絶縁膜2をエッチングする。この
エッチングにより、図4に示されるように、第2開口9
がすべて形成される。この後、常法にしたがいO2 プラ
ズマ・アッシングおよびRCA洗浄を行い、レジスト・
パターン5と側壁保護膜8とを除去して段差付きコンタ
クト・ホールCH1を完成する。
【0019】次に、図5に示されるように、ウェハの全
面に第1絶縁膜10を堆積させる。この第1絶縁膜10
としては、酸化シリコン系材料膜あるいは窒化シリコン
系材料膜を成膜する。このときの成膜には、従来公知の
真空薄膜形成技術を適用することができるが、特に高ア
スペクト比を有する微細な接続孔の内部でコンフォーマ
ルな成膜を行いたい場合には、ECRプラズマ、誘導結
合プラズマ、ヘリコン波プラズマ等の近年開発された高
密度プラズマを利用すると良い。これらのプラズマ源を
用いる装置は、いわゆるリモート・プラズマ装置であ
り、プラズマ生成とは独立に基板にバイアス・エネルギ
ーを印加して基板へのイオン入射エネルギーを制御可能
とするものである。加えることができる。
【0020】次に、上記第1絶縁膜10を異方性ドライ
エッチングによりエッチバックし、図6に示されるよう
な第1サイドウォール10SWを形成する。この第1サ
イドウォール10SWは、第1開口7と第2開口9の境
界に発生している段差を吸収する。
【0021】次に、図7に示されるように、ウェハの全
面に第2絶縁膜11を堆積させる。この第2絶縁膜11
としては、酸化シリコン系材料膜あるいは窒化シリコン
系材料膜を成膜する。第2絶縁膜11が成膜される時点
では、コンタクト・ホールの断面形状が比較的滑らかに
整形されているため、この膜のステップ・カバレージは
良好である。
【0022】続いて上記第2絶縁膜11を異方的にエッ
チバックすることにより、図8に示されるように、第2
サイドウォール11SWを形成する。これにより、改良
コンタクト・ホールCH2が完成する。この「改良」と
はすなわち、第2サイドウォール11SWが十分な厚さ
をもってn+ 型ポリシリコン膜3の加工断面を被覆して
いるので、後工程で埋め込まれるプラグとの間の絶縁耐
圧が改良されるという意味である。
【0023】なお、本発明では、上述のように2回の絶
縁膜の堆積と2回のエッチバックを経て2重にサイドウ
ォールを形成するが、ウェハ・ステージにバイアス・エ
ネルギーを印加可能なプラズマ装置を用いれば、上記の
堆積とエッチバックとを、同一チャンバ内で連続的に行
うことも可能である。
【0024】この後、図9に示されるように、常法にし
たがって上層配線膜12をウェハの全面に被着させ、改
良コンタクト・ホールCH2を埋め込む。この上層配線
膜12は、バリヤメタルや反射防止膜等を併用する従来
公知のいかなる構成をとるものであっても良い。この
後、所望のパターニングを行ってビット線を完成させ
る。
【0025】このように作製されたDRAMセルの降伏
電圧は、サイドウォールを1回しか形成しない従来法で
作製したDRAMセルに比べて著しく改善される。
【0026】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0027】実施例1 本実施例では、上述したDRAMのビット線コンタクト
加工において、第1サイドウォール10SWと第2サイ
ドウォール11SWを共にSiOx膜を用いて構成し
た。
【0028】サンプル・ウェハは、前出の図1に示した
ものである。ここで、上記第1層間絶縁膜2は、たとえ
ばSiH4 /N2 O混合ガスを用いたLPCVD法によ
り、約100nmの膜厚に形成した。上記n+ 型ポリシ
リコン膜3は、DRAMのプレート電極を構成するもの
であり、たとえばSiH4 /PH3 混合ガスを用いたL
PCVD法により約100nmの厚さに形成した。さら
に上記第2層間絶縁膜4は、TEOS(テトラエトキシ
シラン)/O3 混合ガスを用いた常圧CVD法により、
約500nmの膜厚に形成した。さらに、上記レジスト
・パターン5は化学増幅系レジスト材料を用い、KrF
エキシマ・レーザ・リソグラフィおよび現像処理を経て
形成しており、ホール・パターンにならって直径約0.
3μmの開口6を有する。
【0029】ここで、上記第2層間絶縁膜4のドライエ
ッチング条件は、たとえば、 エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 (SiOxエッチング用) CHF3 流量 45 SCCM CH22 流量 5 SCCM 圧力 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 250 W(800 kHz) ウェハ温度 20 ℃ オーバエッチング 50 % である。このエッチングにより、図2に示されるよう
に、カーボン系ポリマーを主体とする側壁保護膜8を約
30nmの厚さに形成しながら、その側壁保護作用を利
用して異方性形状を有する第1開口7を形成した。
【0030】続く上記ポリシリコン膜3のドライエッチ
ング条件は、たとえば、 エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 (ポリシリコン・エッチング用) Cl2 流量 75 SCCM O2 流量 5 SCCM 圧力 1.0 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 50 W(2 MHz) ウェハ温度 20 ℃ オーバエッチング 50 % とした。
【0031】さらに、第1の層間絶縁膜2を、上記第2
層間絶縁膜4と同じ条件でエッチングし、第2開口9を
形成した。この第2開口9は異方性形状を有するが、そ
の直径は、第1開口7に比べて約60nm小さかった。
このため、アッシングとRCA洗浄を経て得られたこの
段階のコンタクト・ホールは、第2層間絶縁膜4とn+
型ポリシリコン膜3との間に段差を有する段差付きコン
タクト・ホールCH1である。
【0032】この段差付きコンタクト・ホールCH1を
被覆する第1絶縁膜10および第2絶縁膜11としてS
iOx膜を堆積する条件は、たとえば、 TEOS流量 100 SCCM 圧力 70 Pa ウェハ温度 720 ℃ 堆積時間 3 分 とした。この条件により、第1絶縁膜10および第2絶
縁膜11はそれぞれ約30nmの厚さに形成された。
【0033】また、上記第1絶縁膜10および第2絶縁
膜11をエッチバックする条件は、たとえば エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 (SiOxエッチング用) CHF3 流量 50 SCCM 圧力 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 200 W(800 kHz) ウェハ温度 20 ℃ オーバエッチング 20 % とした。このエッチバックにより、第1サイドウォール
10SWおよび第2サイドウォール11SWが形成さ
れ、改良コンタクト・ホールCH2が完成された。これ
ら2つのサイドウォール10SW,11SWにより、n
+ ポリシリコン膜3の加工端面は確実に絶縁膜で被覆さ
れたことになる。
【0034】この後、この改良コンタクト・ホールCH
2を上層配線膜12で埋め込んだ。この上層配線膜12
は、たとえばTi(厚さ約30nm)/TiN(厚さ約
70nm)積層系からなる厚さ約100nmのバリヤメ
タル,厚さ約300nmのAl−1%Si膜,厚さ約3
0nmのTiON反射防止膜を順次積層したAl系多層
膜とした。このようにして作製されたDRAMセルの降
伏電圧は約50Vであり、サイドウォールを1回しか形
成しない従来の方法により作製されたDRAMセルに比
べて約2倍に改善されていた。
【0035】実施例2 本実施例では、上述したDRAMのビット線コンタクト
加工において、第1サイドウォール10SWと第2サイ
ドウォール11SWを共にSiN膜を用いて構成した。
段差付きコンタクト・ホールCH1を形成するまでの工
程は、実施例1と同じである。
【0036】本実施例では、前出の図5および図7に示
した第1絶縁膜10および第2絶縁膜11の堆積工程に
おいて、たとえば次の条件 SiH2 Cl2 流量 50 SCCM NH3 流量 200 SCCM N2 流量 2000 SCCM 圧力 70 Pa ウェハ温度 760 ℃ 堆積時間 3 分 でSiN膜を成膜した。
【0037】また、第1サイドウォール10SW,第2
サイドウォール11SWを形成するための上記第1絶縁
膜10および第2絶縁膜11のエッチバック条件は、た
とえば エッチング装置 有磁場マイクロ波プラズマ・エッチング装置 (SiOxエッチング用) CHF3 流量 50 SCCM 圧力 0.27 Pa マイクロ波パワー 1200 W(2.45 GHz) RFバイアス・パワー 180 W(800 kHz) ウェハ温度 20 ℃ オーバエッチング 20 % とした。
【0038】本実施例で作製されたDRAMセルの降伏
電圧は約50Vであり、サイドウォールを1回しか形成
しない従来の方法により作製されたDRAMセルに比べ
て約2倍に改善されていた。
【0039】実施例3 本実施例では、第1サイドウォール10SWをSiOx
膜、第2サイドウォール11SWをSiN膜を用いてそ
れぞれ構成した。
【0040】第1絶縁膜10の成膜条件およびエッチバ
ック条件は実施例1で、また第2絶縁膜11の成膜条件
およびエッチバック条件は実施例2で、それぞれ上述し
たとおりである。
【0041】本実施例で作製されたDRAMセルの降伏
電圧は約50Vであり、サイドウォールを1回しか形成
しない従来の方法により作製されたDRAMセルに比べ
て約2倍に改善されていた。
【0042】実施例4 本実施例も、第1サイドウォール10SWをSiOx
膜、第2サイドウォール11SWをSiN膜を用いてそ
れぞれ構成した例であるが、これら各絶縁膜の堆積とエ
ッチバックとを同じRFバイアス印加型有磁場マイクロ
波プラズマ装置のプラズマ・チャンバ内で連続して行っ
たものである。
【0043】ここで、堆積用の原料ガスとエッチバック
用のエッチング・ガスの切り替えについては、作業シー
ケンスにおいて、次のガスをプラズマ・チャンバに導入
する前にチャンバ内を排気するステップを挿入すること
で対処可能である。しかし、ウェハ温度はウェハ・ステ
ージの温調により制御しているので、迅速な変更は困難
である。そこで本実施例では、エッチバックも堆積と同
じウェハ温度で行えるような条件を採用した。
【0044】第1絶縁膜10であるSiOx膜の堆積条
件は、たとえば SiH4 流量 20 SCCM N2 O流量 40 SCCM 圧力 0.10 Pa マイクロ波パワー 1500 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 300 ℃ 堆積時間 3 分 とした。
【0045】引き続き行ったエッチバックの条件は、た
とえば CHF3 流量 50 SCCM 圧力 0.10 Pa マイクロ波パワー 1200 W RFバイアス・パワー 150 W(13.56 MHz) ウェハ温度 300 ℃ オーバエッチング 20 % とした。
【0046】また、第2絶縁膜11であるSiN膜の堆
積条件は、たとえば SiH4 流量 20 SCCM NH3 流量 40 SCCM N2 流量 50 SCCM 圧力 0.10 Pa マイクロ波パワー 1500 W(2.45 GHz) RFバイアス・パワー 0 W ウェハ温度 300 ℃ 堆積時間 3 分 とした。
【0047】引き続き行ったエッチバックの条件は、た
とえば CHF3 流量 50 SCCM 圧力 0.10 Pa マイクロ波パワー 1200 W RFバイアス・パワー 130 W(13.56 MHz) ウェハ温度 300 ℃ オーバエッチング 20 % とした。
【0048】本実施例で作製されたDRAMセルの降伏
電圧は約50Vであり、サイドウォールを1回しか形成
しない従来の方法により作製されたDRAMセルに比べ
て約2倍に改善されていた。
【0049】以上、具体的な実施例を4例挙げたが、本
発明はこれらの実施例に何ら限定されるものではなく、
プラズマ源、サンプル・ウェハの構成、堆積条件、エッ
チング条件の細部は、適宜変更および選択が可能であ
る。
【0050】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、絶縁膜/導電膜/絶縁膜の積層構造を持つ
多層膜を貫通して接続孔を形成する自己整合コンタクト
・プロセスにおいて、接続孔の側壁面に露出する導電膜
と、該接続孔に埋め込まれるプラグとの間の絶縁耐圧を
確保することが可能となる。したがって本発明は、接続
孔形成の信頼性の向上を通じて、半導体デバイスの高集
積化,微細化,高性能化に大きく貢献するものである。
【図面の簡単な説明】
【図1】本発明をDRAMの自己整合的なビット線コン
タクト形成に適用したプロセス例において、第1層間絶
縁膜/n+ 型ポリシリコン膜/第2層間絶縁膜の積層系
である多層膜上でレジスト・パターニングを行った状態
を示す模式的断面図である。
【図2】図1の第2層間絶縁膜をドライエッチングして
第1開口を形成した状態を示す模式的断面図である。
【図3】図2のn+ 型ポリシリコン膜をドライエッチン
グして第2開口を途中まで形成した状態を示す模式的断
面図である。
【図4】図3の第1層間絶縁膜をドライエッチングして
段差付きコンタクト・ホールを形成した状態を示す模式
的断面図である。
【図5】図4の段差付きコンタクト・ホールを被覆して
第1絶縁膜を堆積させた状態を示す模式的断面図であ
る。
【図6】図5の第1絶縁膜をエッチバックして段差を吸
収する第1サイドウォールを形成した状態を示す模式的
断面図である。
【図7】図6のコンタクト・ホールを被覆して第2絶縁
膜を堆積させた状態を示す模式的断面図である。
【図8】図7の第2絶縁膜をエッチバックして第2サイ
ドウォールを形成し、改良コンタクト・ホールを完成さ
せた状態を示す模式的断面図である。
【図9】図8の改良コンタクト・ホールに上層配線膜を
埋め込んだ状態を示す模式的断面図である。
【図10】従来のDRAMの自己整合的なビット線コン
タクト形成プロセスにおいて、第1層間絶縁膜/n+
ポリシリコン膜/第2層間絶縁膜の積層系である多層膜
上でレジスト・パターニングを行った状態を示す模式的
断面図である。
【図11】図10の第2層間絶縁膜をドライエッチング
して第1開口を形成した状態を示す模式的断面図であ
る。
【図12】図11のn+ 型ポリシリコン膜と第1層間絶
縁膜をドライエッチングして第2開口を形成し、段差付
きのコンタクト・ホールを形成した状態を示す模式的断
面図である。
【図13】図12のコンタクト・ホールの段差を吸収す
るサイドウォールを形成した状態を示す模式的断面図で
ある。
【図14】図13のコンタクト・ホールに上層配線膜を
埋め込んだ状態を示す模式的断面図である。
【符号の説明】
1 シリコン基板 2 第1層間絶縁膜 3 n+ 型ポリシリコン膜 4 第2層間絶縁膜 5 レジスト・パターン 7 第1開口 8 側壁保護膜 9 第2開口 10 第1絶縁膜 10SW 第1サイドウォール 11 第2絶縁膜 11SW 第2サイドウォール CH1 段差付きコンタクト・ホール CH2 改良コンタクト・ホール

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 第1層間絶縁膜,導電膜,第2層間絶縁
    膜がこの順に積層された多層膜を、下層配線を被覆する
    ごとく成膜する工程と、 前記多層膜上に有機膜パターンを形成する工程と、 前記有機膜パターンをマスクとして、前記第2層間絶縁
    膜,前記導電膜,前記第1層間絶縁膜を各々の最適条件
    にて順次ドライエッチングすることにより、該第2層間
    絶縁膜と該導電膜との界面で階段状の段差を有する接続
    孔を前記下層配線に臨んで開口する工程と、 前記有機膜パターンを除去する工程と、 前記接続孔を被覆する第1絶縁膜を形成する工程と、 前記第1絶縁膜をエッチバックすることにより、前記接
    続孔の側壁面に第1サイドウォールを形成する工程と、 前記接続孔を被覆する第2絶縁膜を形成する工程と、 前記第2絶縁膜をエッチバックすることにより、前記第
    1サイドウォール上に第2サイドウォールを形成する工
    程とを有する接続孔の形成方法。
  2. 【請求項2】 前記第1層間絶縁膜のドライエッチング
    はフルオロカーボン系ガスを用いて行い、この過程でエ
    ッチング・パターンの側壁面に堆積するカーボン系ポリ
    マーに起因して前記段差が発生する請求項1記載の接続
    孔の形成方法。
  3. 【請求項3】 前記第1サイドウォールを、前記段差を
    吸収できる厚さに形成する請求項1記載の接続孔の形成
    方法。
  4. 【請求項4】 前記第1層間絶縁膜および第2層間絶縁
    膜が共に酸化シリコン系材料よりなり、前記導電膜が不
    純物含有ポリシリコン膜よりなる請求項1記載の接続孔
    の形成方法。
  5. 【請求項5】 前記第1サイドウォールと前記第2サイ
    ドウォールは、各々酸化シリコン系材料または窒化シリ
    コン系材料のいずれかを用いて構成される請求項1記載
    の接続孔の形成方法。
  6. 【請求項6】 前記第1絶縁膜もしくは前記第2絶縁膜
    の形成とそのエッチバックとを、基板バイアスを併用可
    能なプラズマ装置の同一チャンバ内で連続的に行う請求
    項1記載の接続孔の形成方法。
JP27800795A 1995-10-25 1995-10-25 接続孔の形成方法 Withdrawn JPH09120990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27800795A JPH09120990A (ja) 1995-10-25 1995-10-25 接続孔の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27800795A JPH09120990A (ja) 1995-10-25 1995-10-25 接続孔の形成方法

Publications (1)

Publication Number Publication Date
JPH09120990A true JPH09120990A (ja) 1997-05-06

Family

ID=17591341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27800795A Withdrawn JPH09120990A (ja) 1995-10-25 1995-10-25 接続孔の形成方法

Country Status (1)

Country Link
JP (1) JPH09120990A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434312B1 (ko) * 2000-12-21 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR100475118B1 (ko) * 2002-11-22 2005-03-10 삼성전자주식회사 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법
KR100504551B1 (ko) * 2000-12-19 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法
WO2021193302A1 (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504551B1 (ko) * 2000-12-19 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100434312B1 (ko) * 2000-12-21 2004-06-05 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR100475118B1 (ko) * 2002-11-22 2005-03-10 삼성전자주식회사 2중 콘택 스페이서를 포함하는 반도체 소자의 제조방법
CN111063655A (zh) * 2018-10-17 2020-04-24 无锡华润上华科技有限公司 一种半导体器件的制造方法
WO2021193302A1 (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Similar Documents

Publication Publication Date Title
US6337282B2 (en) Method for forming a dielectric layer
US20020006715A1 (en) Method for forming an extended metal gate using a damascene process
KR100585007B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US20060073699A1 (en) Method for fabricating semiconductor device
KR100685677B1 (ko) 반도체 소자 제조 방법
KR20050049243A (ko) 반도체소자 제조 방법
KR20080060376A (ko) 반도체 소자의 제조방법
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
JP3700231B2 (ja) 接続孔の形成方法
JPH09120990A (ja) 接続孔の形成方法
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
KR101057759B1 (ko) 반도체 장치 제조 방법
US6946388B1 (en) Method for fabricating semiconductor devices
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100537187B1 (ko) 반도체소자 제조 방법
JP3543504B2 (ja) 半導体装置の製造方法
JP2001077189A (ja) 半導体装置の製造方法
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100503748B1 (ko) 반도체 소자의 측벽 형성 방법
KR100440077B1 (ko) 반도체 소자의 제조 방법
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR20050117108A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107