JPH0621018A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0621018A
JPH0621018A JP4194866A JP19486692A JPH0621018A JP H0621018 A JPH0621018 A JP H0621018A JP 4194866 A JP4194866 A JP 4194866A JP 19486692 A JP19486692 A JP 19486692A JP H0621018 A JPH0621018 A JP H0621018A
Authority
JP
Japan
Prior art keywords
layer
etching
polycide
dry etching
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4194866A
Other languages
English (en)
Inventor
Seiichi Fukuda
誠一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4194866A priority Critical patent/JPH0621018A/ja
Priority to US08/080,711 priority patent/US5698072A/en
Publication of JPH0621018A publication Critical patent/JPH0621018A/ja
Priority to US08/840,995 priority patent/US5880035A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 側壁保護膜が生成してこれを後に除去する必
要がある場合も、下地に悪影響（例えばゲート酸化膜へ
のダメージ）を及ぼさないようにして、生産性や歩留り
を高めることができるドライエッチング方法を提供す
る。 【構成】 酸化膜４下地上にポリシリコン層３と高融点
金属シリサイド層２とが順次形成されたポリサイド層を
該ポリサイド層上に選択的に形成されたレジストパター
ン１をマスクにエッチングするドライエッチング方法に
おいて、レジストパターン１に接する高融点金属シリサ
イド層２等にアンダカット６を入れた後、高融点金属シ
リサイド層２とポリシリコン層３を異方性エッチングす
るドライエッチング方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ドライエッチング方法
に関する。特に、酸化膜下地上にポリシリコン層と高融
点金属シリサイド層とが順次形成されたポリサイド層を
該ポリサイド層上に選択的に形成されたレジストパター
ンをマスクにエッチングするドライエッチング方法に関
するものである。本発明は、例えば、電子材料（半導体
装置等）の製造の分野で利用することができる。例え
ば、高速・高密度半導体装置の製造における側壁保護膜
を利用するドライエッチング技術として、具体化でき
る。
【０００２】
【従来の技術】近年、各種電子材料等について、その微
細化・高密度化がますます進行している。このように、
近年のＶＬＳＩ，ＵＬＳＩ等にみられるように、半導体
装置等のデザイン・ルールが高度に微細化されるに伴
い、ドライエッチングの分野においても、対下地選択性
の高い条件で被エッチング材料層をエッチングすること
が極めて重要な技術となっている。
【０００３】例えば、ＭＯＳ−ＦＥＴのゲート電極加工
においては、酸化シリコン（ＳｉＯ2 ）からなる薄いゲ
ート絶縁膜に対して高選択比がとれる条件で多結晶シリ
コン層やポリサイド膜等のシリコン（Ｓｉ）系材料層を
エッチングすることが必要となる。
【０００４】また半導体基板内に形成された不純物拡散
領域や、ＳＲＡＭの抵抗負荷素子として用いられるＰＭ
ＯＳトランジスタのソース・ドレイン領域等にコンタク
トを形成しようとする場合等には、シリコン基板や多結
晶シリコン層等のＳｉ系材料層に対して高選択比がとれ
る条件でＳｉＯ2 層間絶縁膜をエッチングすることが必
要となる。
【０００５】しかし、ドライエッチングにおいて対下地
選択性、異方性、エッチング速度、低汚染性、低ダメー
ジ性等の諸条件は、相互にトレードオフの関係（相反す
る関係）にあるため、実際のプロセスではこれらの条件
を実用レベルで許容できる範囲に適宜調整しながらエッ
チングを行っているのが実情である。
【０００６】従来、単結晶シリコン、多結晶シリコン、
高融点金属シリサイド、ポリサイド等のＳｉ系材料層の
エッチングには、フロン１１３（Ｃ2 Ｃｌ3 Ｆ3 ）等に
代表されるフロン（クロロフルオロカーボン）系ガスが
エッチングガスとして広く用いられてきた。フロン系ガ
スは１分子内にＦとＣｌとを構成元素として有するた
め、ラジカル反応とイオン・アシスト反応の両方の寄与
によるエッチングが可能であり、かつ気相中から堆積す
る炭素系ポリマーで側壁保護を行いながら高異方性を達
成することができるからである。
【０００７】しかしながら、Ｓｉ系材料層の代表的なエ
ッチングガスであるフロン系ガスは、周知のように地球
のオゾン層破壊の元凶であることが指摘されており、近
い将来に製造及び使用が禁止される運びである。従っ
て、ドライエッチングの分野においても、これらの堆積
性カーボン系ガスの代替品となり得るエッチングガス、
及びその使用技術の開発が検討されている。例えば、臭
素ガス（Ｂｒ2 ）や臭化水素系ガス（ＨＢｒ）によるエ
ッチング技術が開発されている（例えば、特開平２−８
９３１０号公報参照）。
【０００８】臭化水素系ガスを用いたＳｉ系材料層のエ
ッチングにおいては、高異方性を達成するために、フォ
トレジストとＢｒとの反応生成物や、ＳｉとＢｒとの反
応生成物等で、側壁保護を行っている。また、オーバー
エッチング時には対下地選択性が優先されるため、対下
地選択性とトレードオフの関係にある異方性は低下す
る。従って、より強固な側壁保護膜、例えばＳｉＯ2 膜
を用いて異方性の低下を補償するプロセス条件によるエ
ッチングが行われる場合がある。
【０００９】一方、エッチング工程終了後、通常はエッ
チングマスクとして使われているレジスト層を酸素（Ｏ
2 ）ガスプラズマによってアッシング除去しなければな
らない。このとき、Ｓｉ系材料層のエッチング時に利用
した側壁保護膜は、マスクであるレジスト層の側壁にも
付着しているため、酸素プラズマによってはエッチング
除去できないこの側壁保護膜だけが、レジスト層のアッ
シング除去後も帯状に残ってしまう。
【００１０】帯状に残った側壁保護膜は、次工程以降で
積層される層間膜の平坦性等に悪影響を及ぼすため、層
間膜積層前に除去する必要がある。従来の技術では、側
壁保護膜を利用した異方性加工後、フッ酸水溶液でウエ
ットエッチングにより該側壁保護膜を除去していたが、
フッ酸水溶液によるウエットエッチングでは、ゲート酸
化膜も同時にエッチングされてしまう。最小加工線幅
が、充分に大きく、ゲート酸化膜も充分に厚い場合は問
題無かったが、ゲート酸化膜が加速度的に薄くなってい
く現状では、被エッチング部分のゲート酸化膜に影響が
及ぼされ、場合によってはゲート酸化膜にダメージが与
えられる可能性が出て来る。
【００１１】
【発明の目的】本発明は上記事情に鑑みてなされたもの
で、側壁保護膜が生成して、これを後に除去する必要が
ある場合も、下地に悪影響を及ぼすことなく、即ち例え
ばゲート酸化膜にダメージを与えない、あるいはダメー
ジを抑制できるようにして、もって生産性や歩留りを高
めることができるドライエッチング方法を提供しようと
するものである。
【００１２】
【問題点を解決するための手段】本出願の請求項１の発
明は、酸化膜下地上にポリシリコン層と高融点金属シリ
サイド層とが順次形成されたポリサイド層を該ポリサイ
ド層上に選択的に形成されたレジストパターンをマスク
にエッチングするドライエッチング方法において、前記
レジストパターンに接する前記高融点金属シリサイド層
にアンダカットを入れた後、前記高融点金属シリサイド
層と前記ポリシリコン層を異方性エッチングすることを
特徴とするドライエッチング方法であって、これにより
上記目的を達成するものである。
【００１３】本出願の請求項２の発明は、酸化膜下地上
にポリシリコン層と高融点金属シリサイド層とが順次形
成されたポリサイド層を該ポリサイド層上に選択的に形
成されたレジストパターンをマスクにエッチングするド
ライエッチング方法において、前記高融点金属シリサイ
ド層上部に高濃度不純物含有ポリサイド薄層を形成し、
該高濃度不純物含有ポリサイド薄層にアンダカットを入
れた後、前記高融点金属シリサイド層と前記ポリシリコ
ン層を異方性エッチングすることを特徴とするドライエ
ッチング方法であって、これにより上記目的を達成する
ものである。
【００１４】本出願の請求項３の発明は、酸化膜下地上
にポリシリコン層と高融点金属シリサイド層とが順次形
成されたポリサイド層を該ポリサイド層上に選択的に形
成されたレジストパターンをマスクにエッチングするド
ライエッチング方法において、異方性エッチングを達成
するための側壁保護膜が被エッチング層側面と前記レジ
ストパターン側面に形成され、かつ被エッチング層側面
に形成された第１の側壁保護膜と前記レジストパターン
側面に形成された第２の側壁保護膜とはエッチング終了
時点において分断されていることを特徴とするドライエ
ッチング方法であって、これにより上記目的を達成する
ものである。
【００１５】本出願の請求項４の発明は、酸化膜下地上
にポリシリコン層と高融点金属シリサイド層とが順次形
成されたポリサイド層を該ポリサイド層上に選択的に形
成されたレジストパターンをマスクにエッチングするド
ライエッチング方法において、異方性エッチングを達成
するための側壁保護膜が被エッチング層側面と前記レジ
ストパターン側面に形成され、かつ被エッチング層側面
に形成された第１の側壁保護膜と前記レジストパターン
側面に形成された第２の側壁保護膜とはエッチング終了
時点において分断されており、エッチング終了後側壁保
護膜を除去することを特徴とするドライエッチング方法
であって、これにより上記目的を達成するものである。
【００１６】本出願の請求項５の発明は、側壁保護膜除
去を、アッシング技術により行うことを特徴とする請求
項４に記載のドライエッチング方法であって、これによ
り上記目的を達成するものである。
【００１７】本出願の請求項６の発明は、側壁保護膜除
去を、水洗洗浄により行うことを特徴とする請求項４に
記載のドライエッチング方法であって、これにより上記
目的を達成するものである。
【００１８】本出願の請求項７の発明は、被エッチング
部がシリコン系材料電極層形成用の積層構造であること
を特徴とする請求項１ないし６のいずれか記載のドライ
エッチング方法であって、これにより上記目的を達成す
るものである。
【００１９】
【作用】本出願の発明によれば、高融点金属シリサイド
層にアンダカットを入れ、例えば高融点金属シリサイド
層の上部にアンダカットを入れ、あるいは高濃度不純物
含有ポリサイド薄層にアンダカットを入れたので、側壁
保護膜が形成される条件で良好なエッチング形状を得る
エッチングを行っても、レジストマスク側壁部分に付着
した側壁保護膜と被エッチング部（例えばゲート電極）
側壁部分に付着した側壁保護膜とが、上記アンダカット
部分において分断されることになり、よってその除去を
きわめて容易に行うことができ、例えば、フッ酸水溶液
によるウエットエッチングを要することなく、例えば容
易な水洗により、後工程で邪魔になるレジストマスク側
壁に付着した側壁保護膜を簡便に除去することが可能に
なる。この結果、下地にダメージを与えるおそれはきわ
めて小さくなり、かつ、生産性、歩留りを高めることが
できる。
【００２０】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し、当然のことではあるが、本発明は以
下の実施例により限定を受けるものではない。
【００２１】実施例１ 本実施例は、ゲート酸化膜上に形成したポリサイド層を
エッチングして、ゲート電極を形成する場合に、本出願
の発明を適用したものである。特に、微細化・高密度化
した半導体装置について、そのゲート電極を加工形成す
る場合に具体化したものである。
【００２２】本実施例は、ポリサイドエッチング後の工
程（製造工程の後半）を示す図１のように、酸化膜４
（本例ではゲート酸化膜）下地上にポリシリコン層３と
高融点金属シリサイド層２（本例ではＷＳｉｘ層）とが
順次形成されたポリサイド層を、該ポリサイド層上に選
択的に形成されたレジストパターン１をマスクにドライ
エッチングする際、レジストパターン１に接する高融点
金属シリサイド層２にアンダカット６を入れた後、図１
（ｃ）に示す如く高融点金属シリサイド層２とポリシリ
コン層３を異方性エッチングして、図１（ｄ）の構造を
得るものである。
【００２３】また本実施例は、同じく図１に示すよう
に、酸化膜４下地上にポリシリコン層３と高融点金属シ
リサイド層２とが順次形成されたポリサイド層を該ポリ
サイド層上に選択的に形成されたレジストパターン１を
マスクにドライエッチングする際、異方性エッチングを
達成するための側壁保護膜７が被エッチング層２，３側
面とレジストパターン１側面に形成され、かつ被エッチ
ング層２，３側面に形成された第１の側壁保護膜71とレ
ジストパターン１側面に形成された第２の側壁保護膜72
とは、図１（ｃ）に示す如くエッチング終了時点におい
て分断されているドライエッチング方法である。なお、
各図中、側壁保護膜７，71，72は図示の明瞭のため、や
や極端に示してある。
【００２４】更に詳しくは、本実施例では次の工程をと
ることによって、所望のドライエッチングを行った。
【００２５】図２（ａ）に示すように、Ｓｉ基板１上に
ゲート酸化膜となる酸化膜４（ＳｉＯ2 ）が形成され、
その上にポリＳｉ層３と高融点金属シリサイド層２（タ
ングステンシリサイド層）が形成されてポリサイド層を
なしている構造の半導体ウェハーに、所定のパターニン
グによりレジストパターン１を形成した。
【００２６】これを、ＥＣＲプラズマエッチング装置
で、図２（ｂ）のように等方性エッチングをする。これ
により、高融点金属シリサイド層２のマスクであるレジ
ストパターン１の下部に該当する部分にアンダカット６
を故意に作り出す。このときのエッチング条件は、以下
のように等方性モードの強いガスを用い、低ＲＦ下で行
った。 （第１ステップエッチング） ＳＦ6 ＝５０ｓｃｃｍ ＲＦ ：２０Ｗ 圧力 ：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃
【００２７】続いて、残っている高融点金属シリサイド
層２（ＷＳｉｘ層）及びポリＳｉ層３を、異方性加工し
て、かつオーバーエッチング時に下地との選択比をとれ
る条件で、図１（ｃ）に示すようにエッチングする。エ
ッチングは、下記条件の２段階エッチングで行った。 （第２ステップエッチング） ＳＦ6 ／ＨＢｒ＝２０／３０ｓｃｃｍ ＲＦパワー：１００Ｗ 圧力 ：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃ この第２ステップエッチングは、ジャストエッチングま
で行う。
【００２８】（第３ステップエッチング） Ｏ2 ／ＨＢｒ＝５／４５ｓｃｃｍ ＲＦパワー：３０Ｗ 圧力 ：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃ この第３ステップエッチングは、オーバーエッチングで
ある。
【００２９】最後にマスクとしたレジストパターンをＯ
2 プラズマアッシャーで取り除き、図１（ｄ）の構造を
得る。
【００３０】最終的な洗浄は、スプレー式スピン洗浄装
置またはディップ式洗浄装置を用いての洗浄で行い、乾
燥させる。
【００３１】洗浄には、脱イオン水を用いることがで
き、また、超音波洗浄を用いることができる。これによ
り、側壁保護膜が、下地にダメージ等の悪影響を何ら与
えることなく、良好に除去される。
【００３２】上記第２ステップエッチングでは、ＳＦ6
／ＨＢｒに加えて、Ｃｌ2 ／Ｏ2 ガス系を用いることも
できる。
【００３３】第３ステップのガス中のＯ2 はポリＳｉ層
３のアンダカットを防ぎ、ＨＢｒは酸化膜４に対して選
択比をかせぐ役割を果たす。
【００３４】実施例２ 本例でも、図２（ａ）のように成膜、パターニングした
半導体ウェハーを用い、ここでは中低温マルチチェンバ
ーＥＣＲプラズマエッチング装置の常温のチェンバー
で、図２（ｂ）の如く等方性にエッチングを行う。これ
によりレジストパターン１の下部シリサイド層２（ＷＳ
ｉ）にアンダカット６を故意に作り出す。このときのエ
ッチング条件を下に示す。 （第１ステップエッチング） ＳＦ6 ＝５０ｓｃｃｍ ＲＦ：２０Ｗ 圧力：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃
【００３５】続いてシリサイド２及びポリＳｉ層３を異
方性加工するために、被エッチングウェハーをステージ
が冷却されているチェンバーに搬送し、以下の条件でオ
ーバーエッチングまで行う。 （第２ステップエッチング） Ｃｌ2 ／ＨＢｒ＝３０／２０ ＲＦ：６０Ｗ 圧力：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：−３０℃
【００３６】最後にレジストパターンを実施例１と同様
に取り除き、洗浄・乾燥させる。
【００３７】本実施例でも、実施例１と同様、メインエ
ッチング、オーバーエッチングで側壁保護膜７（71，7
2）を利用しているが、ステップ１でレジスト下部にア
ンダカット６を故意に作っているので、洗浄乾燥後に角
状にレジスト側壁部の側壁保護膜が残ることなくエッチ
ング除去できる。
【００３８】実施例３ 本実施例は、図３に示すように、酸化膜４下地上にポリ
シリコン層３と高融点金属シリサイド層２とが順次形成
されたポリサイド層を該ポリサイド層上に選択的に形成
されたレジストパターン１をマスクにエッチングする
際、高融点金属シリサイド層２上部に高濃度不純物含有
ポリサイド薄層８を形成し、該高濃度不純物含有ポリサ
イド薄層８にアンダカット６を入れた後、図３（ｃ）に
示すように高融点金属シリサイド層２とポリシリコン層
３を異方性エッチングするドライエッチング方法であ
る。
【００３９】また本実施例は、同じく図３に示すよう
に、酸化膜４下地上にポリシリコン層３と高融点金属シ
リサイド層２とが順次形成されたポリサイド層を該ポリ
サイド層上に選択的に形成されたレジストパターン１を
マスクにドライエッチングする際、異方性エッチングを
達成するための側壁保護膜７が被エッチング層２，３側
面とレジストパターン１側面に形成され、かつ被エッチ
ング層２，３側面に形成された第１の側壁保護膜71とレ
ジストパターン１側面に形成された第２の側壁保護膜72
とは、図３（ｃ）に示す如くエッチング終了時点におい
て分断されているドライエッチング方法である。
【００４０】本実施例はゲート電極形成用層の最上層
に、下層よりも高濃度に不純物をドープしたポリＳｉ８
を成膜することにより、ゲート電極のドライエッチング
時に最上層にアンダカットが発生し易くしたものであ
る。これにより、エッチング加工時にレジストマスク側
壁部分に付着する反応生成物からなる側壁保護膜を、レ
ジストのアッシング除去，洗浄，乾燥時に、脱離除去し
易くしたのである。
【００４１】本実施例では、はじめに図４（ａ）に示す
ように、基板１（Ｓｉウェハー基板）をバッチ式熱拡散
炉によって熱酸化し、Ｓｉウェハー基板上にゲート酸化
膜４を成膜する。ゲート酸化膜４の厚さは、例えば１０
ｎｍとする。ゲート酸化膜４上に、ｎ+ ｐｏｌｙ Ｓｉ
層３をＬＰＣＶＤ装置で、例えば１００ｎｍ成膜する。
この時の成膜条件を下に示す。 （ＣＶＤ成膜条件） ＳｉＨ4 ＝４００ｓｃｃｍ ＰＨ3 （ＳｉＨ4 ベース０．５％）：１００ｓｃｃｍ 圧力：４０Ｐａ 温度：５５０℃
【００４２】次にゲート酸化膜／ｎ+ ｐｏｌｙ Ｓｉ上
に、重金属シリサイド層２として、ＷＳｉｘ膜を例えば
１００ｎｍ成膜する。この時の成膜条件を下に示す。 （ＷＳｉｘ膜成膜条件） ＳｉＨ4 ＝１０００ｓｃｃｍ ＷＦ6 ：１０ｓｃｃｍ 圧力：２６．６Ｐａ 温度：３６０℃
【００４３】ゲート酸化膜４、下層ポリシリコン層３、
ＷＳｉｘ層２を成膜後、下層ポリシリコン層３よりも高
濃度にドープした上層ポリシリコン層８を、例えば５０
ｎｍ、以下の条件で成膜する。成膜装置はＬＰＣＶＤ装
置を用いる。 ＳｉＨ4 ＝４００ｓｃｃｍ ＰＨ3 （ＳｉＨ4 ベース０．５％）：２００ｓｃｃｍ 圧力：３００ｍＴｏｒｒ（４０Ｐａ） 温度：５５０℃
【００４４】次に上層高濃度不純物ドープポリシリコン
層８の上に、パターン形成用レジスト層を例えばポジ型
レジストにより形成して、光，電子あるいはＸ線により
露光処理を施し、その後現像する。これによりフォトレ
ジストパターン１が形成される。なお、この時上層ポリ
シリコン層８をｉ線，Ｇ線エキシマレーザー光等露光装
置の光源に対して適当な厚さに成膜すれば、微細なパタ
ーンを形成する際の反射防止膜としての機能を兼ねるこ
ともできる。
【００４５】続いて、ＥＣＲプラズマエッチング装置に
おいて、上層ポリシリコン層８を以下の条件でドライエ
ッチングする。 （高濃度不純物含有ポリＳｉ層エッチング条件） ＳＦ6 ／ＨＢｒ：２０／３０ｓｃｃｍ ＲＦ出力：７０Ｗ 圧力：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃
【００４６】上層ポリシリコン層２には高濃度のＰが例
えば２．５ｗｔ％ドープしてあるため、エッチングが容
易に進行し、図４（ｂ）に示すようにアンダカット６が
形成される。
【００４７】上層の高濃度不純物含有ポリＳｉ層８をエ
ッチング後、エッチング条件を変更し、シリサイド層２
（ＷＳｉｘ層）、下層ポリシリコン層３をエッチングす
る。条件は以下のとおりとした。 （エッチング条件） ＳＦ6 ／ＨＢｒ＝２０／３０ｓｃｃｍ ＲＦ出力：１００Ｗ 圧力：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃
【００４８】更に、段差部分のオーバーエッチングとし
て、以下の条件で連続エッチングを行った。 ＨＢｒ＝５０ｓｃｃｍ ＲＦ出力：３０Ｗ 圧力：１．３Ｐａ μ波パワー：８５０Ｗ ステージ温度：２０℃
【００４９】これにより、図３（ｃ）に示すように、シ
リサイド層２、ポリシリコン層３が異方性加工される。
この時、エッチング中に発生した反応生成物、例えばＳ
ｉＢｒｘやＷＢｒｘ等が側壁保護膜７として、レジスト
マスク側壁部分、ゲート電極側壁部分に付着する。
【００５０】最後にエッチング加工後、不用になったフ
ォトレジストマスクをプラズマ・アッシング装置によっ
て、以下に示す条件でアッシング除去する。 Ｏ2 ＝３００ｓｃｃｍ 圧力：１６０Ｐａ μ波パワー：８５０Ｗ
【００５１】このとき、上層高濃度不純物含有ポリＳｉ
８をアンダカットが生じるように既にエッチングしてあ
るため、純水洗浄、乾燥を行うことで、図３（ｄ）に示
すような形状に加工することができる。
【００５２】実施例４ 本実施例では、はじめに図４（ａ）に示すようにＳｉウ
ェハー基板５をバッチ式熱拡散炉によって熱酸化し、Ｓ
ｉウェハー基板上にゲート酸化膜４を成膜する。この時
のゲート酸化膜４の厚さは、例えば１０ｎｍとする。ゲ
ート酸化膜上にｎ+ ポリシリコンをＬＰＣＶＤ装置で例
えば１００ｎｍ成膜する。この時の成膜条件を下に示
す。 （Ｓｉ層成膜条件） ＳｉＨ4 ＝４００ｓｃｃｍ ＰＨ3 （ＳｉＨ4 ベース０．５％）：１００ｓｃｃｍ 圧力：４０Ｐａ 温度：５５０℃
【００５３】次にこの下層ポリシリコン層３の上にシリ
サイド層２としてＷＳｉｘ膜を例えば１００ｎｍ成膜す
る。この時の成膜条件を下に示す。 （ＷＳｉ層成膜条件） ＳｉＨ4 ＝１０００ｓｃｃｍ ＷＦ6 ：１０ｓｃｃｍ 圧力：２６．６Ｐａ 温度：３６０℃
【００５４】ゲート酸化膜４、下層ポリシリコン層３、
シリサイド上層２を成膜後、下層ポリシリコン層３より
も高濃度にドープした上層ポリシリコン層８を、例えば
５０ｎｍ、ＬＰＣＶＤ装置で以下の条件で成膜する。 （高濃度不純物含有ポリＳｉ層成膜条件） ＳｉＨ4 ＝４００ｓｃｃｍ ＰＨ3 （ＳｉＨ4 ベース０．５％）：３００ｓｃｃｍ 圧力：４０Ｐａ 温度：５５０℃
【００５５】次に上層ポリシリコン層８上に、実施例３
と同様にフォトレジストパターン１を形成する。
【００５６】続いて、ＥＣＲプラズマエッチング装置に
おいて、上層ポリシリコン層８、ＷＳｉｘ層２、下層ポ
リシリコン層３を、以下の条件でエッチングする。 （エッチング条件） Ｃｌ2 ＝３５ｓｃｃｍ ＨＢｒ：１５ｓｃｃｍ ＲＦパワー：５０Ｗ 圧力：１．３Ｐａ μ波パワー：８５０Ｗ
【００５７】このとき上層ポリシリコン層８には、３．
０ｗｔ％以上のＰがドープされているのでエッチングが
容易に進行し、エッチング中にアンダカット６が発生す
る。これに対し、下層ポリシリコン層３のドープ量は
１．２ｗｔ％前後であるため、上層ポリシリコン層８の
ようにアンダカットは生じない。従って、エッチング中
の側壁保護膜７は、図３（ｃ）に示すように付着する。
【００５８】最後に実施例３と同様にＯ2 プラズマアッ
シングでフォトレジストマスクをアッシング除去し、洗
浄乾燥する。
【００５９】
【発明の効果】本発明によれば、側壁保護膜を形成して
良好な形状のエッチングを行うとともに、該側壁保護膜
を後に除去する必要がある場合も、下地に悪影響を及ぼ
すことなく、即ち例えばゲート酸化膜にダメージを与え
ない、更にはダメージを抑制できるようにして、もって
生産性や歩留りを高めることができるドライエッチング
方法を提供することができる。
【図面の簡単な説明】
【図１】実施例１の工程（ポリサイドエッチング後）を
示す図である。
【図２】実施例１の工程（ポリサイドエッチング前）を
示す図である。
【図３】実施例３の工程（ポリサイドエッチング後）を
示す図である。
【図４】実施例３の工程（ポリサイドエッチング前）を
示す図である。
【符号の説明】
１ レジストパターン ２ 高融点金属シリサイド層 ３ ポリシリコン層 ４ 酸化膜 ５ 基板 ６ アンダカット ７ 側壁保護膜 71 第１の側壁保護膜 72 第２の側壁保護膜 ８ 上層高濃度不純物含有層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】酸化膜下地上にポリシリコン層と高融点金
    属シリサイド層とが順次形成されたポリサイド層を該ポ
    リサイド層上に選択的に形成されたレジストパターンを
    マスクにエッチングするドライエッチング方法におい
    て、 前記レジストパターンに接する前記高融点金属シリサイ
    ド層にアンダカットを入れた後、前記高融点金属シリサ
    イド層と前記ポリシリコン層を異方性エッチングするこ
    とを特徴とするドライエッチング方法。
  2. 【請求項２】酸化膜下地上にポリシリコン層と高融点金
    属シリサイド層とが順次形成されたポリサイド層を該ポ
    リサイド層上に選択的に形成されたレジストパターンを
    マスクにエッチングするドライエッチング方法におい
    て、 前記高融点金属シリサイド層上部に高濃度不純物含有ポ
    リサイド薄層を形成し、該高濃度不純物含有ポリサイド
    薄層にアンダカットを入れた後、前記高融点金属シリサ
    イド層と前記ポリシリコン層を異方性エッチングするこ
    とを特徴とするドライエッチング方法。
  3. 【請求項３】酸化膜下地上にポリシリコン層と高融点金
    属シリサイド層とが順次形成されたポリサイド層を該ポ
    リサイド層上に選択的に形成されたレジストパターンを
    マスクにエッチングするドライエッチング方法におい
    て、 異方性エッチングを達成するための側壁保護膜が被エッ
    チング層側面と前記レジストパターン側面に形成され、
    かつ被エッチング層側面に形成された第１の側壁保護膜
    と前記レジストパターン側面に形成された第２の側壁保
    護膜とはエッチング終了時点において分断されているこ
    とを特徴とするドライエッチング方法。
  4. 【請求項４】酸化膜下地上にポリシリコン層と高融点金
    属シリサイド層とが順次形成されたポリサイド層を該ポ
    リサイド層上に選択的に形成されたレジストパターンを
    マスクにエッチングするドライエッチング方法におい
    て、 異方性エッチングを達成するための側壁保護膜が被エッ
    チング層側面と前記レジストパターン側面に形成され、
    かつ被エッチング層側面に形成された第１の側壁保護膜
    と前記レジストパターン側面に形成された第２の側壁保
    護膜とはエッチング終了時点において分断されており、 エッチング終了後側壁保護膜を除去することを特徴とす
    るドライエッチング方法。
  5. 【請求項５】側壁保護膜除去を、アッシング技術により
    行うことを特徴とする請求項４に記載のドライエッチン
    グ方法。
  6. 【請求項６】側壁保護膜除去を、水洗洗浄により行うこ
    とを特徴とする請求項４に記載のドライエッチング方
    法。
  7. 【請求項７】被エッチング部がシリコン系材料電極層形
    成用の積層構造であることを特徴とする請求項１ないし
    ６のいずれか記載のドライエッチング方法。
JP4194866A 1992-06-29 1992-06-29 ドライエッチング方法 Pending JPH0621018A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4194866A JPH0621018A (ja) 1992-06-29 1992-06-29 ドライエッチング方法
US08/080,711 US5698072A (en) 1992-06-29 1993-06-24 Dry etching method
US08/840,995 US5880035A (en) 1992-06-29 1997-04-25 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4194866A JPH0621018A (ja) 1992-06-29 1992-06-29 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0621018A true JPH0621018A (ja) 1994-01-28

Family

ID=16331609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4194866A Pending JPH0621018A (ja) 1992-06-29 1992-06-29 ドライエッチング方法

Country Status (2)

Country Link
US (2) US5698072A (ja)
JP (1) JPH0621018A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148356A (ja) * 1999-10-07 2001-05-29 Samsung Electronics Co Ltd チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法
US6339530B1 (en) 1997-05-09 2002-01-15 International Business Machines Corporation Attachment structure for attaching a display device to and reducing an external size of a housing of equipment in which the attachment structure is provided
US6838810B1 (en) 1997-03-21 2005-01-04 Chunghwa Picture Tubes, Ltd. Flat-panel display mounting system for portable computer
JP2007013104A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 半導体素子の製造方法
JP2008182200A (ja) * 1997-02-20 2008-08-07 Siemens Ag ポリシリコン層及び層構造のパターニング方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981367A (en) * 1996-10-17 1999-11-09 Micron Technology, Inc. Method for making an access transistor
JP3176311B2 (ja) * 1997-03-31 2001-06-18 日本電気株式会社 シリコン層のエッチング方法
US5915198A (en) * 1997-04-28 1999-06-22 Vanguard International Semiconductor Corporation Contact process using taper contact etching and polycide step
US5866448A (en) * 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
EP0932190A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching the tungsten silicide layer in the gate conductor stack formation
US5994192A (en) * 1998-05-29 1999-11-30 Vanguard International Semiconductor Corporation Compensation of the channel region critical dimension, after polycide gate, lightly doped source and drain oxidation procedure
JP3067739B2 (ja) * 1998-06-30 2000-07-24 日本電気株式会社 エッチング方法
US6096643A (en) * 1998-10-01 2000-08-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having polysilicon line with extended silicide layer
KR100281692B1 (ko) * 1998-10-17 2001-03-02 윤종용 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
US6448140B1 (en) 1999-02-08 2002-09-10 Taiwan Semiconductor Manufacturing Company Laterally recessed tungsten silicide gate structure used with a self-aligned contact structure including a straight walled sidewall spacer while filling recess
WO2000052749A1 (en) 1999-03-05 2000-09-08 Applied Materials, Inc. Method for enhancing etching of titanium silicide
KR100295061B1 (ko) * 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
US6140218A (en) * 1999-06-10 2000-10-31 Taiwan Semiconductor Manufacturing Company Method for fabricating a T-shaped hard mask/conductor profile to improve self-aligned contact isolation
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6486067B1 (en) * 1999-10-29 2002-11-26 Taiwan Semiconductor Manufacturing Company Method for improving the electrical isolation between the contact and gate in a self-aligned contact MOSFET device structure
US6235621B1 (en) * 1999-11-22 2001-05-22 Vanguard International Semiconductor Corporation Method for forming a semiconductor device
US6350670B1 (en) * 1999-12-17 2002-02-26 Intel Corporation Method for making a semiconductor device having a carbon doped oxide insulating layer
US6566236B1 (en) * 2000-04-26 2003-05-20 Integrated Device Technology, Inc. Gate structures with increased etch margin for self-aligned contact and the method of forming the same
US6492250B1 (en) * 2000-08-15 2002-12-10 United Microelectronics Corp. Polycide gate structure and method of manufacture
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100455723B1 (ko) 2001-09-13 2004-11-12 주식회사 하이닉스반도체 비트라인 형성방법
TWI306311B (en) * 2002-06-21 2009-02-11 Sanyo Electric Co Thin film transistor and method for producing thin film transistor
KR100503814B1 (ko) * 2003-02-04 2005-07-27 동부아남반도체 주식회사 반도체 소자의 게이트 형성 방법
KR100541152B1 (ko) * 2003-07-18 2006-01-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성 방법
JP2005116753A (ja) * 2003-10-07 2005-04-28 Toshiba Corp 半導体装置の製造方法
US7981785B2 (en) * 2004-03-01 2011-07-19 Tokyo Electron Limited Method for manufacturing semiconductor device and plasma oxidation method
US9331750B2 (en) 2008-03-17 2016-05-03 Powermat Technologies Ltd. Wireless power receiver and host control interface thereof
KR20100130215A (ko) 2008-03-17 2010-12-10 파우워매트 엘티디. 유도송전장치
US8981598B2 (en) 2008-07-02 2015-03-17 Powermat Technologies Ltd. Energy efficient inductive power transmission system and method
US11979201B2 (en) 2008-07-02 2024-05-07 Powermat Technologies Ltd. System and method for coded communication signals regulating inductive power transmissions
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5934635A (ja) * 1982-08-20 1984-02-25 Mitsubishi Electric Corp 微細加工方法
US4460435A (en) * 1983-12-19 1984-07-17 Rca Corporation Patterning of submicrometer metal silicide structures
JPH01169945A (ja) * 1987-12-24 1989-07-05 Sharp Corp 半導体装置の製造方法
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power
JP2964605B2 (ja) * 1990-10-04 1999-10-18 ソニー株式会社 ドライエッチング方法
JP3018462B2 (ja) * 1990-10-12 2000-03-13 ソニー株式会社 ドライエッチング方法
US5504704A (en) * 1990-10-29 1996-04-02 Nec Corporation Semiconductor memory device
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
KR950011983B1 (ko) * 1992-11-23 1995-10-13 삼성전자주식회사 반도체 장치의 제조방법
US5431770A (en) * 1993-10-13 1995-07-11 At&T Corp. Transistor gate formation
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182200A (ja) * 1997-02-20 2008-08-07 Siemens Ag ポリシリコン層及び層構造のパターニング方法
US6838810B1 (en) 1997-03-21 2005-01-04 Chunghwa Picture Tubes, Ltd. Flat-panel display mounting system for portable computer
US6339530B1 (en) 1997-05-09 2002-01-15 International Business Machines Corporation Attachment structure for attaching a display device to and reducing an external size of a housing of equipment in which the attachment structure is provided
JP2001148356A (ja) * 1999-10-07 2001-05-29 Samsung Electronics Co Ltd チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法
JP2007013104A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
US5698072A (en) 1997-12-16
US5880035A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
JPH0621018A (ja) ドライエッチング方法
US6165881A (en) Method of forming salicide poly gate with thin gate oxide and ultra narrow gate width
US6551913B1 (en) Method for fabricating a gate electrode of a semiconductor device
KR19980064255A (ko) ＴｉｘＮｙ의 선택적 제거
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
JP2006509375A (ja) 多層ゲートスタック
US5915198A (en) Contact process using taper contact etching and polycide step
JP4358556B2 (ja) 半導体装置の製造方法
JP3700231B2 (ja) 接続孔の形成方法
JP4283017B2 (ja) 半導体装置の製造方法
JP3259529B2 (ja) 選択エッチング方法
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JP2907314B2 (ja) 半導体装置の製造方法
JP3348542B2 (ja) シリコン系材料層のパターニング方法
US6989331B2 (en) Hard mask removal
JPH0794469A (ja) ドライエッチング方法
JP3570903B2 (ja) 半導体装置の製造方法
JP3371180B2 (ja) 配線形成方法
JP2002141328A (ja) 半導体装置およびその製造方法
JP3344027B2 (ja) ドライエッチング方法
JP3187020B2 (ja) 半導体装置の製造方法
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
JPH08274077A (ja) プラズマエッチング方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100259072B1 (ko) 금속게이트 형성방법