JP2006509375A - 多層ゲートスタック - Google Patents

多層ゲートスタック Download PDF

Info

Publication number
JP2006509375A
JP2006509375A JP2004559293A JP2004559293A JP2006509375A JP 2006509375 A JP2006509375 A JP 2006509375A JP 2004559293 A JP2004559293 A JP 2004559293A JP 2004559293 A JP2004559293 A JP 2004559293A JP 2006509375 A JP2006509375 A JP 2006509375A
Authority
JP
Japan
Prior art keywords
layer
gate
nitride layer
semiconductor
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004559293A
Other languages
English (en)
Other versions
JP2006509375A5 (ja
Inventor
ソウラブ デュッタ チャウドフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of JP2006509375A publication Critical patent/JP2006509375A/ja
Publication of JP2006509375A5 publication Critical patent/JP2006509375A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ4及びＣＨＦ3のガス混合物から形成される。

Description

現代の集積回路は、トランジスタやコンデンサのように、半導体の基板の中や上で形成される最大数百万の能動素子で構成されている。能動素子間の相互接続は、多結晶シリコン及び多結晶金属のような複数の導電性相互接続層を設けることにより生成され、この導電性相互接続層は、エッチングされて搬送信号のための導電体を形成する。導電性層及び層間誘電体層が、例えば各層が厚さ０．１ミクロンのオーダーになるように、連続的にケイ素基板ウェハ上に成層される。
ゲート構造は、トランジスタの一素子である。図１は、ゲートスタック８の例を示している。半導体の基板１０は、基板（１２，１４）内のドープ領域（ソース・ドレン領域）に重なるゲートの絶縁層１６を支持し、ゲート絶縁層は、典型的には多結晶シリコンであるゲート１８を支持する。ゲート上には金属層３０がある。金属層は、全体的にバリヤー層２０として示される窒化物、酸化物又はケイ素化合物のような、１つ又はそれ以上の他の層によりゲートから分離される。次いで、金属層は、窒化物、酸化物又はケイ素化合物のような１つ又はそれ以上の他の層（全体を４０）を支持する。酸化物２２が、ゲートスタックの根元部においてゲート酸化物を保護するために、ゲートの側面に形成され、そして絶縁スペーサー２４が、ゲートスタックのいずれかの側面に形成される。更に、基板内のソース・ドレン領域に対するコンタクト及びゲート構造に対するコンタクトが形成されることがある。
自己整合コンタクト（ｓｅｌｆ‐ａｌｉｇｎｅｄ ｃｏｎｔａｃｔ＝ＳＡＣ）は、ゲートと基板へのバイアコンタクトとの間の距離を、最大で最小ゲート幅の２分の１にするような半導体素子の設計を可能にする。典型的には、ＳＡＣは、整合不良のコンタクトがゲート自体に接触することを阻止するために窒化物を含むようにされたスペーサーと共に、ゲートスタック上の窒化層を使用する。窒化物が存在していない場合には、コンタクトとなる穴を形成するために使用されるエッチングが、誘電体層を貫通してゲートに達することになる。窒化物が存在する場合には、窒化層とスペーサーは、エッチングのストップ作用を果たし、不整合のために穴がゲートまで達するようになることを防止し、したがって、コンタクトとゲートの間に遥かに小さな平均距離を持つ素子設計を可能にする。
ゲートスタック上の窒化層は、ＳＡＣの形成に使用されるときには少なくとも８００オングストロームの厚さがある。エッチング停止層又はハードマスクのような他の目的にのみ使用される場合には、８００オングストローム以下の厚さが使用される。また、少なくとも８００オングストロームの厚さは、誘電体層が形成された後の厚さであり、窒化層は、最初に形成されたときには通常はもっと厚く、ゲートエッチングの間に約５００オングストロームの損失を許容し（例えばハードマスク機能としての厚さ）、窒化物スペーサーの形成の間に約２００オングストロームの損失を許容する。
集積回路及び半導体構造体内の素子の大きさを減らすことについて継続する必要性がある。素子の大きさが減少するにつれて、望ましいより小さな形状を得るためには、フォトレジストを露光するのに、より短い波長の放射線が必要である。このため、より短い波長の放射線に感度を持つフォトレジストを使用しなければならない。０．１ミクロンのオーダーの形状を得るために、１９３ナノメートルの波長を持つ放射線が使用されており、この波長に対して感度を持つフォトレジストは１９３ナノメートル・レジストと呼ばれる。このレジストは、Ｔ９２６９（スイス、ムッテン、Ｃｌａｒｉａｎｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｌｔｄ．製）、６Ａ１００（日本川崎市 東京応化工業株式会社）、及びＡＲ４１４とＡＲ２３７（両方とも日本、東京、日本合成ゴム株式会社製）のように種々のものが市販されている。
しかし、遭遇する好ましくない問題は、エッチング処理が特定のフォトレジストに対して最適化され、スケールの減少に伴って異なるフォトレジストに切り換えることにより、ラインエッジ粗さの増大のような問題を生じ得ることである。（「Ａｎ Ｅｘｐｅｒｉｍｅｎｔａｌｌｙ Ｖａｌｉｄａｔｅｄ Ａｎａｌｙｔｉｃａｌ Ｍｏｄｅｌ Ｆｏｒ Ｇａｔｅ Ｌｉｎｅ‐Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ （ＬＥＲ） Ｅｆｆｅｃｔｓ ｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｓｃａｌｉｎｇ」 Ｄｉａｚ， Ｃ． Ｈ．他 ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，２２巻Ｎｏ．６，２８７から８９ページ（２００１年６月）を参照のこと）。ラインエッジ粗さが増大すると素子の不良や素子の収益の減少という結果になる。
「Ａｎ Ｅｘｐｅｒｉｍｅｎｔａｌｌｙ Ｖａｌｉｄａｔｅｄ Ａｎａｌｙｔｉｃａｌ Ｍｏｄｅｌ Ｆｏｒ Ｇａｔｅ Ｌｉｎｅ‐Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ （ＬＥＲ） Ｅｆｆｅｃｔｓ ｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｓｃａｌｉｎｇ」 Ｄｉａｚ， Ｃ． Ｈ．他 ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，２２巻Ｎｏ．６，２８７から８９ページ（２００１年６月） Ｋｉｒｋ‐Ｏｔｈｍｅｒによる工業化学百科事典の１４巻、６７７から７０９ページ（１９９５年） Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｆｕｎｄａｍｅｎｔａｌｓ、Ｒｏｂｅｒｔ Ｆ． Ｐｉｅｒｒｅｔ、Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ、１９９６年、Ｗｏｌｆ、Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ． Ｌａｔｔｉｃｅ Ｐｒｅｓｓ、１９８６年、１９９０年、１９９５年（それぞれの１から３巻） Ｍｉｃｒｏｓｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ 第４版、Ｐｅｔｅｒ Ｖａｎ Ｚａｎｔ、Ｍｃｇｒａｗ−Ｈｉｌｌ、２０００年
第一の態様においては、本発明は、窒化層をプラズマによりエッチングして、パターン形成された窒化層を形成することを含む半導体構造体を製造する方法である。窒化層は半導体の基板上にあり、フォトレジスト層が窒化層上にあり、プラズマは、少なくとも１０ミリトルの圧力においてＣＦ4（テトラフルオルメタン）及びＣＨＦ3（トリフルオルメタン）を含むガス混合物から形成される。
第二の態様においては、本発明は窒化層をプラズマによりエッチングして、パターン形成された窒化層を形成することを含む半導体構造体を製造する方法である。窒化層はスタック上にあり、スタックは半導体の基板上にあり、スタックは、（ｉ）ケイ素を含むゲート層、及び（ｉｉ）ゲート層上の金属層を含んでいる。フォトレジスト層は窒化層上にあり、フォトレジスト層は１９３ナノメートルのフォトレジストを含み、パターン形成された窒化層は８ナノメートル以下のラインエッジ粗さであり、プラズマは炭素、水素及びフッ素から構成される。
第三の態様においては、本発明は、半導体基板上のパターン形成された窒化層を含む半導体構造体である。パターン形成された窒化層は９ナノメートル以下のラインエッジ粗さであり、基板の分離領域は０．４ミクロン以下の幅である。
ラインエッジ粗さは任意の線に沿って１ミクロン間隔で均一に取られた１０個の重要寸法（ｃｒｉｔｉｃａｌ ｄｅｍｅｎｓｉｏｎ＝ＣＤ）の読み値の３シグマとして定義される。（「Ａｎ Ｅｘｐｅｒｉｍｅｎｔａｌｌｙ Ｖａｌｉｄａｔｅｄ Ａｎａｌｙｔｉｃａｌ Ｍｏｄｅｌ Ｆｏｒ Ｇａｔｅ Ｌｉｎｅ‐Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ（ＬＥＲ） Ｅｆｆｅｃｔｓ ｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｓｃａｌｉｎｇ」 Ｄｉａｚ， Ｃ． Ｈ．他 ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，２２巻Ｎｏ．６，２８７から８９ページ（２００１年６月）における長距離ＬＥＲの説明を参照のこと）
本発明は、９ナノメートル以下のラインエッジ粗さを生成するための新規な窒化物エッチング方法の発見を利用している。一般的に、窒化物のエッチングは、エッチングが４ミリトルの圧力のもとでＣＨ2Ｆ2（ジフルオルメタン)により形成されたプラズマで実行された場合、１９３ナノメートル・レジストに対して１０から１２ナノメートルのラインエッジ粗さという結果となる。９ナノメートル以下のラインエッジ粗さはエッチングのプラズマ圧力を著しく増加させること、及びプラズマにおけるフッ素濃度を増加させることにより達成される。
図２を参照すると、ゲート絶縁層１０２が半導体基板１００上にある。半導体基板は、従来から知られている半導体材料とすることができる。半導体の例は、ケイ素、ガリウムヒ素、ゲルマニウム、窒化ガリウム、リン化アルミニウム、及び、０≦ｘ≦１として、Ｓｉ1‐xＧｅx及びＡＩxＧａ1‐xＡｓのような合金を含む。半導体基板はケイ素が好ましく、ケイ素はドープされたものでも、されていないものでもよい。ゲート絶縁層１０２は、従来から知られている絶縁体材料とすることができる。例えば、ゲート絶縁層は、シリコン酸化物又はシリコン窒酸化物を含むことができる。
図３を参照すると、ゲート層１０５がゲート絶縁層上に形成される。このゲート層は、様々な半導体材料を含むことができる。典型的には、ゲート層は、多結晶シリコン（ポリ）又はアモルファスシリコンを含む。ゲート層は、一つの型のドープ剤（Ｐ+又はＮ+）によりドープされるか、又は、区分された領域に両方の型のドープ剤を含むことができる。分割ゲートは、Ｐ+とＮ+両方のドーピング領域を持つゲート層である。
分割ゲートの場合、Ｐ+型ドープされた（Ｂ又はＢＦ2 +で）ゲート領域が基板のＮ-型ドープされたチャンネル領域上にあってＰＭＯＳ（Ｐ型金属酸化膜半導体）素子を形成し、Ｎ+型ドープされた（Ａｓ+又はリン+で）ゲート領域が、基板のＰ-型ドープされたチャンネル領域上にあってＮＭＯＳ（Ｎ型金属酸化膜半導体）素子を形成する。ゲートのＰ+及びＮ+ドーピング領域は、基板の分離領域上にある領域で分離されており、この分離領域の幅は０．４ミクロン以下、より好ましい幅は０．３６ミクロン以下である。ゲート領域のドーピングは、ゲートの形成後に、各領域を別々にマスキング及びドーピングするか、或いは一つの型のドープ剤でゲート全体をドーピンし、次いで他の型のドープ剤で一つの領域だけをマスキング及びドーピングする（カウンタードーピング処理）ことにより遂行することが好ましい。
図４を参照すると、任意にバリヤー層１１５をゲート層上に形成することができる。この任意のバリヤー層は、窒化物、ケイ素化合物、酸化物を含む様々な物質を含むことができ、導電性材料が好ましい。例えば、バリヤー層は、耐火ケイ素化合物及び窒化物を含むことができる。バリヤー層は、窒化ケイ素、或いは、タンタル、チタニウム、ニオブ又はタングステンのような金属の窒化物又はケイ化物、例えば窒化タングステンを含むことが好ましい。
更に図４を参照すると、金属層１２５が存在させる場合には、該金属層１２５は、ゲート層上又はバリヤー層１１５上に形成することができる。金属層の厚みは２００から６００オングストロームが好ましく、更に好ましいのは３００から５００オングストロームであり、３２５から４５０オングストロームが最も好ましい。金属層１２５は、様々な金属含有物質を含むことができる。例えば、金属層は、アルミニウム、銅、タンタル、チタニウム、タングステン、或いはその合金又は化合物を含むことができる。金属層はタングステン又はチタニウムからなることが好ましい。例えば、金属層は、金属の物理的気相成長法（ＰＶＤ）又はハロゲン化金属と水素の混合物の低圧化学蒸着法（ＬＰＣＶＤ）によって形成することができる。
図５を参照すると、任意にバリヤー層１３５を金属層上に形成することができる。この第２の任意のバリヤー層の形成は、第１の任意のバリヤー層１１５について説明したように遂行することができ、この層は、同じ物質により同じ厚さに形成することができる。
更に図５を参照すると、エッチング停止層１４５が、化学蒸着法（ＣＶＤ）を含む様々な方法で金属層上に形成される。エッチング停止層は、窒化層であることが好ましい。更には、エッチング停止層は、プラズマ増強化学蒸着法（ＰＥＣＶＤ）により形成された窒化ケイ素であることが好ましい。エッチング停止層は、組成を異ならせ、エッチング停止層の上に反射防止があるように、例えばエッチング停止層の上にケイ素濃度の高い窒化ケイ素、又はケイ素の酸窒化物があるようにし、この層が後のエッチング中にエッチング停止層を保護するハードマスクの機能も果たすようにすることができる。代わりに、別の反射防止層（ＡＲＣ）を形成することができる。
エッチング停止層は、比較的低温で急速に形成することが好ましい。例えば、ゲート層がＰ+及びＮ+両方のドーピング領域を含む場合には、ウェハが十分に高温のもとで長時間保持されるとドープ剤の拡散を生じる。したがって、どんな高温処理も、比較的短時間においてのみ行われることが望ましい。同様に、長時間の処理はいずれも、比較的低温で行われることが望ましい。もし大気が実質的に無酸素であれば、或いは還元環境（水素を多く含む）であれば、エッチング停止層は、７５０度までの温度のもとで形成されることが好ましい。典型的な状況のもとでは、６００度までの温度が好ましく、４５０度までが更に好ましい。少なくとも３５０度の温度、例えば４００度が好ましい。エッチング停止層の被着は、分割ゲートにおけるＰ+領域とＮ+領域の間で実質的な拡散を生じない温度及び時間で遂行されることが好ましい。
エッチング停止層は、ゲート層のエッチングの後で、かつ、ゲートスペーサーの形成の後の状態で、少なくとも８００オングストロームの厚さが好ましく、少なくとも１１００オングストロームが一層好ましく、最も好ましいのは少なくとも１２００オングストロームである。エッチング停止層の約５００オングストロームがゲート層のエッチング中に失われ、エッチング停止層の約２００オングストロームがスペーサーの形成の間に失われる。少なくとも１５００オングストロームの厚さにエッチング停止層を被着させることが好ましく、少なくとも１８００オングストロームの厚さにエッチング停止層を被着させることが一層好ましく、少なくとも２１００オングストロームの厚さにエッチング停止層を被着させることが最も好ましい。ゲート層のエッチングの後で、かつ、ゲートスペーサーの形成の後（或いはその代わりとして誘電体層が形成された後）の状態で、エッチング停止層は８００から１８００オングストロームの厚さが好ましく、１１００から１５００オングストロームの厚さが一層好ましく、最も好ましいのは１２００から１４００オングストロームである。同様に、工程におけるゲート層エッチング及びスペーサー形成の各点においてエッチング停止層の損失を生じるような物質が使われるときには、成層付着される厚みは、上述と同様の範囲に、ゲート層のエッチング及びスペーサーの形成の間に生じる損失を調整するための追加の７００オングストロームを付加したものとすることが好ましい。
図６−９を参照すると、各層は、ゲートスタックを形成するためにパターン形成することができる。このパターン形成は、例えば従来の写真平版技術とエッチング技術により遂行することができる。図６及び７を参照すると、例えば、エッチング停止層１４５（図６）上にパターン状のフォトレジスト２１０を形成し、次いで層の露光された部分をエッチングすることによってエッチングを行い、パターン形成されたエッチング停止層１５０を形成することによって、エッチング停止層が形成される。側壁の不動態化状態を除くために、フッ化水素酸浸漬を使用することができる。
エッチング停止層のエッチングは、ガス混合物から形成されたプラズマに露出することにより遂行することができる。ガス及びプラズマは、炭素、フッ素及び水素から構成することが好ましい。フッ素と水素の原子比は、４３：１から１３：３が好ましく、３５：１から５：１が更に好ましく、２７：１から７：１が最も好ましい。ガス混合物は、ＣＦ4及びＣＨＦ3を含むことが好ましく、ＣＦ4とＣＨＦ3の容積比は、１０：１から１：３が好ましく、８：１から１：２が更に好ましく、６：１から１：１が最も好ましい。ガス混合物及びプラズマは又、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）又はＡｒ（アルゴン）のような他のガスを含むことができる。エッチング中の圧力は、４ミリトルより大きく、１０から８０ミリトルのように、少なくとも１０ミリトルが好ましく、１５から４５ミリトルのように、少なくとも１５ミリトルが更に好ましく、２５から３５ミリトルが最も好ましい。
到達したラインエッジ粗さは９ナノメートル以下、好ましくは８ナノメートル以下、６ナノメートル以下となることが最も好ましい。このプラズマエッチングのその他の利点は、フォトレジストの消費が少ないことである。このプラズマエッチングは、窒化層を形成する他のステップにおいて、例えば、浅いトレンチ分離（ＳＴＩ）形成工程中といった、分離領域の形成中に使用することができる。
図８を参照すると、パターン状のエッチング停止層は、パターン状の金属層１３０を形成するために金属層１２５（図７）をエッチングする場合のハードマスクとして使用することができる。図９を参照すると、パターン状のエッチング停止層とパターン状の金属層は、パターン状のゲート層１１０を形成するためにゲート層１０５（図８）をエッチングする場合のハードマスクとして使用することができる。ゲートのエッチングは、例えば塩素、臭化水素酸及び／又は酸素から形成されたプラズマに露出することによる従来のゲートエッチング技術によって遂行することができる。
パターン形成されたフォトレジスト２１０（図６）は、エッチング停止層のエッチングに続くゲートスタック形成のいずれかのステップにおいて除去できる。例えば、パターン形成されたフォトレジストは、エッチング停止層のエッチング（図６と７に示されるように）直後に除去できるし、或いは金属層のエッチングの後又はゲートエッチングの後で除去できる。フォトレジストの除去に続いて、フォトレジストの残留副産物の除去又はフォトレジストの除去を確認するための洗浄手順を行うことができる。例えば、フォトレジストは、パターン形成されたフォトレジストをアッシングしてパターン形成されたエッチング停止層（図を有するゲートスタックを構成することにより除去することができる。フォトレジスト層のないこのゲートスタックは、次いで洗浄液で処理して、洗浄工程と除去を完了することができる。最も好ましい洗浄剤は、水、２−（２アミノエチレン）エタノール、ヒドロキシルアミン、及びカテコールを含むものである。洗浄液の例としては、ＥＫＣ２６５（カリフォルニア州へーワード、ＥＫＣ）がある。
このように、図９は、半導体のウェハ上に形成できるゲートスタック２００を表している。半導体の基板１００はゲート絶縁層１０２を支持し、該ゲート絶縁層１０２は順にゲート層１１０を支持している。ゲート層は金属層１３０を支持し、該金属層１３０は任意にバリヤー層１２０によりゲート層から分離することができる。任意に、金属層はバリヤー層１４０を支持するようにすることができる。エッチング停止層１５０は、金属層１３０上、或いは任意に該金属層の上方の層１４０の上にある。
ゲート構造の更なる処理は、ゲート層１１０上の側壁の酸化物領域１７０を形成することと、スタックの側面にスペーサー１６０（酸化物を含むことが好ましい）を形成することを含むことができる。更に、図１０に示されるように、誘電体層１８０をエッチング停止層上に形成することができ、かつ、該誘電体を通って基板に達するようにコンタクト又はバイア１９０を形成することができる。このバイアは、例えばＴｉＮ及びタングステンのそれぞれにより線形成及び充填されてバイアコンタクトを形成することができる。他の処理は、ゲート自体に対するコンタクトの形成を含むことができる。誘電体層が形成された後に、エッチング停止層は、少なくとも８００オングストローム、更に好ましくは少なくとも１１００オングストロームの厚さであり、これは、ＳＡＣの形成を可能にするために使用できる。
該半導体構造体から半導体素子を形成することを完了するために、他の処理を使用することができる。例えば、ソース／ドレン領域１２、１４を基板内に形成することができ、追加の誘電体層を基板上に形成することができ、コンタクト及び金属化層をこれらの構造上に形成することができる。これらの追加の素子は、ゲートスタックの形成の前、形成中又はその後に形成することができる。
本発明において使用するための、ゲートスタック層のエッチング、及び、研磨、洗浄、被着のステップのような他のステップを含む関連の処理ステップは、当技術における当業者によく知られており、Ｋｉｒｋ‐Ｏｔｈｍｅｒによる工業化学百科事典の１４巻、６７７から７０９ページ（１９９５年）、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｆｕｎｄａｍｅｎｔａｌｓ、Ｒｏｂｅｒｔ Ｆ． Ｐｉｅｒｒｅｔ、Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ、１９９６年、Ｗｏｌｆ、Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ． Ｌａｔｔｉｃｅ Ｐｒｅｓｓ、１９８６年、１９９０年、１９９５年（それぞれの１から３巻）、及び、Ｍｉｃｒｏｓｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ 第４版、Ｐｅｔｅｒ Ｖａｎ Ｚａｎｔ、Ｍｃｇｒａｗ−Ｈｉｌｌ、２０００年において説明されている。
本発明の半導体構造体は、例えばＳＲＡＭ、ＤＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどのようなメモリーセル、プログラム可能論理装置、データ通信装置、クロック発振装置などの集積回路のような半導体素子に組み込むことができる。更に、この半導体素子のいずれも、例えばコンピュータ、航空機又は自動車のような電子素子に組み込まれる。
実施例１−ゲート構造の形成
以下の詳細なステップが、分割ゲートを有するゲートスタックを形成するために使用された。








Figure 2006509375
底部反射防止膜（ＢＡＲＣ）が、以下の条件でエッチングされた。ＣＦ4流量１００ｓｃｃｍ（標準立方センチメートル／毎分）、Ａｒ流量１００ｓｃｃｍ、電力６００Ｗ、バイアス７５Ｗ、圧力１６ミリトル、温度６０度。温度は、ＢＡＲＣエッチング中並びにその後のステップにおいて、例えばＨｅ背後冷却により制御される。
次いで、レジストは、ＨＢｒ（臭化水素）流量１６０ｓｃｃｍ、Ｏ2流量２８ｓｃｃｍ、電力４００Ｗ、圧力８ミリトル、温度６０度、１０秒間という条件下でトリムされた。代替的に、レジストは、以下の条件でトリムされた。ＨＢｒ流量１６９ｓｃｃｍ、Ｏ2流量１９ｓｃｃｍ、電力４００Ｗ、圧力８ミリトル、温度６０度、５秒間。
窒化物のエッチングは、プラズマにより、圧力３０ミリトル、電力５００Ｗ、バイアス１００Ｗ、温度６０から６５度という条件下で遂行された。ガス組成は、２７５ｓｃｃｍでのＣＨＦ3と、３００ｓｃｃｍでのＣＦ4である。２０％のオーバーエッチングが使用された。
タングステンは、ＮＦ3（三フッ化窒素）流量１０ｓｃｃｍ、Ｃｌ2流量２５ｓｃｃｍ、Ｏ2流量５ｓｃｃｍ、Ａｒ流量５０ｓｃｃｍ、Ｎ2流量３０ｓｃｃｍ、Ｈｅ流量１５０ｓｃｃｍ、電力８００Ｗ，バイアス６０Ｗ、圧力４ミリトル、温度６０度、１０秒間の条件下でエッチングされた。
レジスト材料は、アッシング（例えば、８０度においてＣＦ4及びＯ2混合物のもとでの）により除去され、スタックは、ＥＫＣ２６５（カリフォルニア州へーワード、ＥＫＣ、２−（２アミノエチレン）エタノール、ヒドロキシルアミンとカテコールの混合）を用いて６５又は７０度において１０分間、そして２０度において２分間噴霧しながら（噴霧用ツールを使用）回転させることによりウェハを処理し、それに続いて、タングステンの望ましくない酸化を防ぐために、脱イオン水によるリンス行うことによって洗浄された。この洗浄は、望ましくない酸化を防ぐために、タングステン又はタングステン窒化物が遭遇するあらゆる除去ステップ及び洗浄ステップにも使用される。また、以下の条件により洗浄を行って、その後で、水洗浄を行い、下流側においてプラズマアッシングを行うこともできる。〔ステップ１〕ＣＦ4流量５０ｓｃｃｍ、Ｈ2Ｏ流量１６０ｓｃｃｍ、Ｎ2／Ｈ2流量１４００ｓｃｃｍ、電力１０５０Ｗ、バイアス１００Ｗ、圧力７５０ミリトル、温度８０度、３０秒間。〔ステップ２〕ＮＦ3流量４０ｓｃｃｍ、Ｈ2Ｏ流量１７０ｓｃｃｍ、Ｏ2流量１７０ｓｃｃｍ、バイアス１５０Ｗ、２５０ミリトルの圧力、温度８０度、１２０秒間。
次いで、タングステンは、以下の条件、すなわち、ＮＦ3流量１５ｓｃｃｍ、Ｃｌ2流量２５ｓｃｃｍ、Ｏ2流量５ｓｃｃｍ標準立方センチメートル毎分、Ａｒ流量５０ｓｃｃｍ、Ｎ2流量３０ｓｃｃｍ、Ｈｅ流量１５０ｓｃｃｍ、電力８００Ｗ、バイアス３５Ｗ、圧力４ミリトル、温度６０度という条件下でエッチングされた。タングステンのオーバーエッチングが５秒間実行された。その時システムは２０秒間にわたりポンプダウンされた。
次いで、ポリは、ＨＢｒ流量２５０ｓｃｃｍ、Ｈｅ（８０％）／Ｏ2（２０％）流量１２ｓｃｃｍ、電力４５０Ｗ、バイアス４０Ｗ、圧力２５ミリトル、温度６０度という条件のもとでエッチングされた。ポリのオーバーエッチングは、ＨＢｒ流量１５０ｓｃｃｍ、Ｈｅ（８０％）／Ｏ2（２０％）流量８ｓｃｃｍ、Ｈｅ流量１００ｓｃｃｍ、電力２００Ｗ、バイアス７０Ｗ、圧力７０ミリトル、温度６０度、６３秒間という条件のもとで遂行された。代わりに、ポリのオーバーエッチングは、ＨＢｒ流量１５０ｓｃｃｍ、Ｈｅ（８０％）／Ｏ2（２０％）流量１３ｓｃｃｍ、Ｈｅ流量２００ｓｃｃｍ、電力２５０Ｗ、バイアス６０Ｗ、圧力８０ミリトル、温度６０度、５３秒間という条件のもとで遂行された。洗浄は上記のように行うことができ、或いは、例えば、以下の条件、すなわち、ＣＦ4流量４０ｓｃｃｍ、Ｏ2流量１０００ｓｃｃｍ、Ｈ2Ｏ流量２００ｓｃｃｍ、Ｎ2流量１５０ｓｃｃｍ、電力１７００Ｗ、圧力７００ミリトル、温度７０度、８０秒間という条件のもとで洗浄を行い、その後で、下流側において水リンス（例えば脱イオン水で７サイクルにより）することにより遂行することができる。
ポリの露出された側は、選択的酸化による約５０から７０オングストロームの厚さの酸化物の層で覆われていた。この工程は、タングステン及びタングステン窒化物とは異なり、ポリを選択的に酸化するために、温度７５０度のもとで、水素及び酸素（１０％は蒸気）の混合物にスタックを曝すことにより遂行された。
スペーサー形成のための窒化層を形成するために、ＢＴＢＡＳを以下の条件、すなわち、ＢＴＢＡＳ流量５０ｓｃｃｍ、ＮＨ3流量１００ｓｃｃｍ、圧力１５０ミリトル、温度５５０度という条件のもとで使用した。
窒化物のエッチング（窒化物−ポリ切り出しマスクエッチング及び洗浄）は、圧力３５ミリトル、電力２８０Ｗ、温度１５度のもとで、プラズマにより実行された。主エッチングのガス組成は、３０ｓｃｃｍのＣＨＦ3、６０ｓｃｃｍのＡｒ、１０ｓｃｃｍのＯ2であった。洗浄は、次の２つのステップに基づきプラズマアッシングを使用して行い、その後で洗剤による洗浄を行った。
ステップ１：
圧力２ミリトル、温度１８５度、マイクロ波電力８００Ｗ、ガスは、３７５０ｓｃｃｍのＯ2及び３７５ｓｃｃｍのＮ2。
ステップ２：
温度２００度、マイクロ波電力１４００Ｗであること以外は同じ値。
コンタクトを形成するためのエッチング（ＳＡＣエッチング）は、ＡＲＣエッチングの条件として、圧力５５ミリトル、電力５００Ｗ、温度３５度、２０ガウスの磁石、ガスは、５ｓｃｃｍのＣＦ4、１０ｓｃｃｍのＣＨＦ3、及び１０ｓｃｃｍのＣ2Ｈ2Ｆ4におけるプラズマを使用し、主エッチングの条件は、５５ミリトルの圧力、電力５００Ｗ、温度３５度、２５ガウスの磁石、ガスは、８０ｓｃｃｍのＣＨＦ3、８ｓｃｃｍのＣ2Ｈ2Ｆ4、９０ｓｃｃｍのＡｒであった。洗浄は、次の２つのステップによるプラズマでアッシングの後で、洗剤による洗浄を行うことにより遂行された。
ステップ１：
圧力４００ミリトル、温度２０±５度、ＲＦ電力４２０Ｗ、４００ｓｃｃｍのＯ2ガス。
ステップ２：
圧力７５０ミリトル、温度２０±５度、ＲＦ電力４２０Ｗ、ガスは、４００ｓｃｃｍのＮ2、４００ｓｃｃｍのＨ2、５ｓｃｃｍのＮＦ3、或いは、その代わりとして、
圧力７５０ミリトル、温度４０±５度、ＲＦ電力３５０Ｗ、ガスは、２０ｓｃｃｍのＣＦ4、２００ｓｃｃｍのＮ2／５％Ｈ2、５００ｓｃｃｍのＯ2。
ＳＡＣエッチング洗浄は、噴霧ツールによりＥＫＣ２６５を使用して、温度７０度で１０分間、更に２０度で２分間行い、その後で、脱イオン水によるリンスを行い、次いで、Ｎ2内で回転乾燥をし、その後で、１５０度のＨ2ＳＯ4（硫酸）によりそれぞれ１０分間ずつ２回洗浄し、Ｎ2内で回転乾燥をした。
スタックにおいては、窒化ケイ素層は１３００オングストロームの厚さであり（窒化ケイ素はポリエッチング及びスペーサーエッチングの間に失われるので被着した実際の量はより大きいのであるが）、タングステン層は３２５オングストロームの厚さであり、タングステン窒化層は７５オングストロームの厚さであり、ポリ層は７３５オングストロームの厚さであった。コンタクトは、最上部では０．１３ミクロンの幅であり、底部は０．０５ミクロンの幅であった。
ゲートスタック構造を示す。 図９の構造の形成方法を示す。 図９の構造の形成方法を示す。 図９の構造の形成方法を示す。 図９の構造の形成方法を示す。 図９の構造の形成方法を示す。 図９の構造の形成方法を示す。 図９の構造の形成方法を示す。 本発明のゲートスタックを示す。 図９の後の処理をした後のゲートスタックを示す。

Claims (20)

  1. 半導体構造体の製造方法であって、
    窒化層をプラズマによりエッチングして、パターン形成された窒化層を形成する工程を含み、
    前記窒化層は半導体基板上にあり、
    フォトレジスト層が前記窒化層上にあり、
    前記プラズマは少なくとも１０ミリトルの圧力においてＣＦ4及びＣＨＦ3を含むガス混合物から調製される、
    ことを特徴とする、前記方法。
  2. 前記ガス混合物は、ＣＦ4：ＣＨＦ3比が１０：１から１：３であることを特徴とする請求項１に記載の方法。
  3. 前記圧力は１５から４５ミリトルであることを特徴とする請求項１に記載の方法。
  4. 前記フォトレジスト層は１９３ナノメートルのフォトレジストを含むことを特徴とする請求項１に記載の方法。
  5. 前記パターン形成された窒化層は９ナノメートル以下のラインエッジ粗さを有することを特徴とする請求項１に記載の方法。
  6. 前記ガス混合物はＣＦ4：ＣＨＦ3比が８：１から１：２であり、
    前記圧力は２５から３５ミリトルであり、
    前記フォトレジスト層は１９３ナノメートルのフォトレジストを含む、
    ことを特徴とする請求項１に記載の方法。
  7. 半導体構造体の製造方法であって、
    窒化層をプラズマによりエッチングして、パターン形成された窒化層を形成する工程を含み、
    前記窒化層はスタック上にあり、
    前記スタックは半導体基板上にあり、
    前記スタックは、
    （ｉ）ケイ素を含むゲート層と、
    （ｉｉ）前記ゲート層上の金属層と、
    を含み、
    フォトレジスト層が前記窒化層上にあり、
    前記フォトレジスト層は１９３ナノメートルのフォトレジストを含み、
    前記パターン形成された窒化層は８ナノメートル以下のラインエッジ粗さを有し、
    前記プラズマは炭素、水素及びフッ素を含む、
    ことを特徴とする前記方法。
  8. 前記パターン形成された窒化層は、６ナノメートル以下のラインエッジ粗さであることを特徴とする請求項７に記載の方法。
  9. 前記プラズマは、少なくとも１５ミリトルの圧力においてガス混合物から調製されることを特徴とする請求項７に記載の方法。
  10. 前記プラズマは、２５から３５ミリトルの圧力においてガス混合物から調製されることを特徴とする請求項７に記載の方法。
  11. 前記ゲート層はＰ+領域及びＮ+領域を含み、
    前記Ｐ+領域及びＮ+領域は、０.４ミクロン以下の幅を有する前記基板の分離領域上の領域により分離されている、
    ことを特徴とする請求項７に記載の方法。
  12. 請求項１に記載の方法により半導体構造体を形成し、
    前記半導体構造体から半導体素子を形成する、
    ことを特徴とする半導体素子を製造する方法。
  13. 請求項１２に記載の方法により半導体素子を形成し、
    前記半導体素子を有する電子素子を形成する、
    ことを特徴とする電子素子を製造する方法。
  14. 請求項７に記載の方法により半導体構造体を形成し、
    前記半導体構造体から半導体素子を形成する、
    ことを特徴とする半導体素子を製造する方法。
  15. 請求項１４に記載の方法により半導体素子を形成し、
    前記半導体素子を有する電子素子を形成する、
    ことを特徴とする電子素子を製造する方法。
  16. 請求項１に記載の方法により製造された半導体構造体。
  17. 請求項７に記載の方法により製造された半導体構造体。
  18. 半導体基板上のパターン形成された窒化層を含み、
    前記パターン形成された窒化層は、９ナノメートル以下のラインエッジ粗さであり、
    前記基板の分離領域は、０．４ミクロン以下の幅を有する、
    ことを特徴とする半導体構造体。
  19. 前記窒化層と前記半導体構造体との間に更にスタックを有し、
    前記スタックは、
    （ｉ）ケイ素を含むゲート層と、
    （ｉｉ）前記ゲート層上の金属層と、
    を有し、
    前記ゲート層は前記分離領域上にある、
    ことを特徴とする請求項１８に記載の半導体構造体。
  20. 前記パターン形成された窒化層は６ナノメートル以下のラインエッジ粗さであることを特徴とする請求項１８に記載の半導体構造体。
JP2004559293A 2002-12-06 2003-12-04 多層ゲートスタック Pending JP2006509375A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/314,380 US7229929B2 (en) 2002-12-06 2002-12-06 Multi-layer gate stack
PCT/US2003/038631 WO2004053936A2 (en) 2002-12-06 2003-12-04 Multi-layer gate stack

Publications (2)

Publication Number Publication Date
JP2006509375A true JP2006509375A (ja) 2006-03-16
JP2006509375A5 JP2006509375A5 (ja) 2007-01-25

Family

ID=32468458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004559293A Pending JP2006509375A (ja) 2002-12-06 2003-12-04 多層ゲートスタック

Country Status (5)

Country Link
US (1) US7229929B2 (ja)
JP (1) JP2006509375A (ja)
KR (1) KR20050085415A (ja)
AU (1) AU2003300819A1 (ja)
WO (1) WO2004053936A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229929B2 (en) * 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US20040217006A1 (en) * 2003-03-18 2004-11-04 Small Robert J. Residue removers for electrohydrodynamic cleaning of semiconductors
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
US7153780B2 (en) * 2004-03-24 2006-12-26 Intel Corporation Method and apparatus for self-aligned MOS patterning
US7351663B1 (en) * 2004-06-25 2008-04-01 Cypress Semiconductor Corporation Removing whisker defects
KR100753138B1 (ko) * 2006-09-29 2007-08-30 주식회사 하이닉스반도체 반도체 소자 제조방법
US8252640B1 (en) 2006-11-02 2012-08-28 Kapre Ravindra M Polycrystalline silicon activation RTA
JP2008218867A (ja) * 2007-03-07 2008-09-18 Elpida Memory Inc 半導体装置の製造方法
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US9406530B2 (en) 2014-03-27 2016-08-02 International Business Machines Corporation Techniques for fabricating reduced-line-edge-roughness trenches for aspect ratio trapping
US10204960B2 (en) * 2015-09-17 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming polysilicon gate structure in image sensor device
US20170330764A1 (en) * 2016-05-12 2017-11-16 Lam Research Corporation Methods and apparatuses for controlling transitions between continuous wave and pulsing plasmas
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US9865473B1 (en) * 2016-11-15 2018-01-09 Globalfoundries Inc. Methods of forming semiconductor devices using semi-bidirectional patterning and islands

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051424A (ja) * 1999-06-02 2001-02-23 Semiconductor Leading Edge Technologies Inc 微細パターン形成方法
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2006505141A (ja) * 2002-10-31 2006-02-09 アプライド　マテリアルズ　インコーポレイテッド シリコン含有誘電物質をエッチングする方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW320749B (ja) * 1994-09-22 1997-11-21 Tokyo Electron Co Ltd
US5817579A (en) * 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
JP3902835B2 (ja) * 1997-06-27 2007-04-11 東京応化工業株式会社 ポジ型ホトレジスト組成物
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6107135A (en) * 1998-02-11 2000-08-22 Kabushiki Kaisha Toshiba Method of making a semiconductor memory device having a buried plate electrode
US6342452B1 (en) * 1999-05-20 2002-01-29 International Business Machines Corporation Method of fabricating a Si3N4/polycide structure using a dielectric sacrificial layer as a mask
US6740566B2 (en) * 1999-09-17 2004-05-25 Advanced Micro Devices, Inc. Ultra-thin resist shallow trench process using high selectivity nitride etch
US6258677B1 (en) * 1999-10-01 2001-07-10 Chartered Seminconductor Manufacturing Ltd. Method of fabricating wedge isolation transistors
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
US6624068B2 (en) * 2001-08-24 2003-09-23 Texas Instruments Incorporated Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual
US7229929B2 (en) * 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051424A (ja) * 1999-06-02 2001-02-23 Semiconductor Leading Edge Technologies Inc 微細パターン形成方法
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
JP2006505141A (ja) * 2002-10-31 2006-02-09 アプライド　マテリアルズ　インコーポレイテッド シリコン含有誘電物質をエッチングする方法

Also Published As

Publication number Publication date
WO2004053936A3 (en) 2005-03-17
US20040110387A1 (en) 2004-06-10
KR20050085415A (ko) 2005-08-29
US7229929B2 (en) 2007-06-12
AU2003300819A1 (en) 2004-06-30
WO2004053936A2 (en) 2004-06-24
AU2003300819A8 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
US7396773B1 (en) Method for cleaning a gate stack
US6667246B2 (en) Wet-etching method and method for manufacturing semiconductor device
US7256137B2 (en) Method of forming contact plug on silicide structure
JPH0621018A (ja) ドライエッチング方法
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
US7229929B2 (en) Multi-layer gate stack
KR100954107B1 (ko) 반도체 소자의 제조방법
US6586293B1 (en) Semiconductor device and method of manufacturing the same
US6943126B1 (en) Deuterium incorporated nitride
JP2004006902A (ja) 半導体デバイスおよびその製造方法
US8445381B2 (en) Oxide-nitride stack gate dielectric
US7189652B1 (en) Selective oxidation of gate stack
KR100616498B1 (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US6680516B1 (en) Controlled thickness gate stack
JP2003234325A (ja) 半導体装置の製造方法
CN111106158B (zh) 半导体结构及其形成方法
US6803321B1 (en) Nitride spacer formation
US6828187B1 (en) Method for uniform reactive ion etching of dual pre-doped polysilicon regions
JP4082280B2 (ja) 半導体装置およびその製造方法
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
KR100596899B1 (ko) 반도체 소자의 제조 방법
US6555397B1 (en) Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
US7256083B1 (en) Nitride layer on a gate stack
JP2008135765A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615