JP2003234325A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003234325A JP2003234325A JP2002322755A JP2002322755A JP2003234325A JP 2003234325 A JP2003234325 A JP 2003234325A JP 2002322755 A JP2002322755 A JP 2002322755A JP 2002322755 A JP2002322755 A JP 2002322755A JP 2003234325 A JP2003234325 A JP 2003234325A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- metal oxide
- hfo
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
酸化膜をウェットエッチングによって確実に除去できる
ようにする。 【解決手段】 HfO2 膜12が堆積されたシリコン基
板11に対して熱処理を行なった後、熱処理後のHfO
2 膜12aの表面をプラズマに暴露し、その後、熱処理
後のHfO2 膜12aの表面部、つまりダメージ層12
bをウェットエッチングにより除去する。
Description
方法に関し、特に、高誘電率を有するゲート絶縁膜とな
る金属酸化膜に対してウェットエッチングを行なう方法
に関する。
て、現在、シリコン酸化膜(SiO2膜)が用いられて
いる。一方、近年、半導体集積回路の高集積化が大きく
進展してきているが、2nm程度以下の極薄シリコン酸
化膜をゲート絶縁膜として用いると、トンネル現象等に
よってゲートリーク特性が悪化し、その結果、低消費電
力のLSIを実現することが困難になる。
リコン酸化膜に代わり、ハフニウム等の金属の酸化物か
らなる高誘電率金属酸化膜が期待されている。例えば、
ハフニウムの金属酸化膜(HfO2 膜)の比誘電率は2
0程度であるので、HfO2膜をゲート絶縁膜として利
用した場合、SiO2 膜に換算した膜厚が2nm以下の
HfO2 膜であっても、SiO2 膜と同等以上の容量を
有することができる。しかも、HfO2 膜をゲート絶縁
膜として利用することにより、SiO2 膜と比較してリ
ーク電流が3桁以上低減されたトランジスタを実現する
ことができる。
D(chemical vapor deposition )法等を用いて成膜さ
れる。成膜直後のHfO2 膜(つまりアズデポ状態の
膜)は希フッ酸(DHF)溶液によって容易に溶解され
る。このため、DHF溶液はHfO2 膜をウェットエッ
チングするためのエッチング液(以下、薬液と称するこ
ともある)として用いることができる。ところが、Hf
O2 膜の成膜後にHfO 2 膜に対して熱処理を行なう
と、HfO2 膜のDHF溶液に対する溶解性が低下する
(非特許文献1参照)。これは、成膜後の熱処理によっ
て、HfO2 膜の表面が変質したためと考えられる。
J. Chambers)他、希フッ酸におけるハフニウム及びジ
ルコニウムシリケートのエッチ速度の成分及び膜堆積後
熱処理依存性(Effect of Composition and Post-Depos
ition Annealing on the Etch Rateof Hafnium and Zir
conium Silicates in Dilute HF)、米国電気化学会第
200回講演会予稿集(The Electrochemical Society
200th Meeting abs.)、2001年 9月、1434ページ
2 膜をゲート絶縁膜として用いようとする場合、成膜後
の熱処理を行なった後においてHfO2 膜をウェットエ
ッチングにより除去したい場合も多い。
O2 膜をウェットエッチングにより除去できる薬液を調
べるため、熱処理後のHfO2 膜を様々な薬液に浸した
場合におけるHfO2 膜の膜厚変化を調べた。その結果
を図1に示す。尚、図1において、「時間」はHfO2
膜を薬液に浸す時間を示しており、「Δ」はHfO2膜
の膜厚変化を示している。ここで、「Δ」がマイナスの
値であることは、HfO2 膜の膜厚が増加していること
を意味している。また、薬液名の「フッ化アンモ」、
「過水」、「P.S.エッチ液」はそれぞれ「フッ化ア
ンモニウム」、「過酸化水素水」、「ポリシリコンエッ
チング液」を意味している。また、KOH以外の薬液の
濃度は全て体積%である。また、「HF+NH4 OH」
の濃度1%は、備考欄に示す原液を純水で1体積%に希
釈したことを意味する。また、「P.S.エッチ液」の
備考欄に示す混合比は体積比である。さらに、備考欄の
「はがれ」とは、HfO2 膜の下地層がリフトオフされ
てはがれたことを意味している。
O2 膜は、DHF溶液のみならず、半導体装置製造工程
で一般的に使用される様々な薬品、例えば色々な濃度の
フッ酸(HF)溶液等にもほとんど溶けない。すなわ
ち、様々な薬液を用いたとしても、熱処理後のHfO2
膜をウェットエッチングにより除去することは困難であ
る。その理由は次のように考えられている。一般的に、
HfO2 膜等の金属酸化膜は、堆積後の熱処理によって
アモルファスからMonoclinic結晶に変化する。この変化
により、HfO2 膜の表面にはHfO2 の不動態膜が形
成され、その結果、HfO2 膜をウェットエッチングに
より除去することが困難になる。
非常に酸化力の強い酸でなければ、溶解させることがで
きないことが知られている。しかし、そのような酸を半
導体装置製造工程に利用することは現実的でなく、従っ
て、熱処理後のHfO2 膜をウェットエッチングにより
除去することは非常に困難になる。このため、今後、H
fO2 膜をトランジスタに利用するにあたって、HfO
2 膜の完全な除去は大きな課題になると考えられる。ま
た、HfO2 以外の金属酸化膜、例えばジルコニウム
(Zr)、ランタン(La)、タンタル(Ta)又はア
ルミニウム(Al)等の高融点金属の酸化膜について
も、HfO2 と同様の傾向を示すものと考えられる。
表面が変質した絶縁性金属酸化膜をウェットエッチング
によって確実に除去できるようにすることを目的とす
る。
めに様々な試行錯誤を重ねた結果、本願発明者らは、熱
処理後のHfO2 膜に対してウェットエッチングを行な
う前に、HfO2 膜をプラズマに暴露することによっ
て、HfO2 膜を、DHF溶液等を用いたウェットエッ
チングによって容易に除去できるようになることを見出
した。その理由は、HfO2 膜をプラズマに暴露するこ
とによって、HfO2 膜における厚さ1乃至3nm程度
の表面部がプラズマダメージを受け、その結果生じたダ
メージ層がウェットエッチングされやすくなるからであ
ると考えられる。
処理後のHfO2 膜のDHF溶液によるウェットエッチ
ング量の、プラズマ処理時間(ウェットエッチング前に
行なうプラズマ処理の処理時間)に対する依存性の調査
結果を示す図である。ここで、プラズマガス種として
は、HBrガスとCl2 ガスとO2 ガスとの混合ガス、
及びHBrガスとCl2 ガスとの混合ガスをそれぞれ用
いた。図2に示すように、いずれのプラズマガス種を用
いた場合にも、HfO2 膜のウェットエッチングが可能
となっている。このことから、本願発明者らは、ウェッ
トエッチング前のプラズマ処理の働き、つまり、熱処理
されたHfO2 膜にダメージ層を形成するという働き
は、プラズマガス種に限定されずに得られるものと考え
ている。但し、HfO2 膜をゲート絶縁膜として用いる
場合においてドライエッチングによるゲート電極形成か
ら連続してHfO2 膜(ゲート電極の外側部分)にダメ
ージ層を形成する場合等においては、ゲート電極のサイ
ドエッチングを防止できるようなプラズマガス種を用い
ることが好ましい。
のであって、具体的には、本発明に係るウェットエッチ
ング方法は、金属酸化膜が堆積された基板に対して熱処
理を行なう第1の工程と、熱処理が行なわれた金属酸化
膜の表面をプラズマに暴露する第2の工程と、プラズマ
に暴露された金属酸化膜の少なくとも表面部をウェット
エッチングにより除去する第3の工程とを備えている。
と、金属酸化膜が堆積された基板に対して熱処理を行な
った後、金属酸化膜の表面をプラズマに暴露し、その
後、金属酸化膜の少なくとも表面部をウェットエッチン
グにより除去する。すなわち、熱処理により変質された
金属酸化膜、つまりウェットエッチングされにくくなっ
た金属酸化膜の表面をプラズマに暴露する。このため、
金属酸化膜の少なくとも表面部に、ウェットエッチング
されやすいダメージ層が形成される。従って、該ダメー
ジ層、つまり金属酸化膜の少なくとも表面部をウェット
エッチングによって確実に除去することができる。
は、金属酸化膜のうち表面から数nm程度の深さまでし
か形成されないので、熱処理後の金属酸化膜の膜厚が大
きい場合、ウェットエッチング後に金属酸化膜の一部が
残ってしまう。すなわち、金属酸化膜を完全には除去で
きない。この場合、プラズマ処理によって金属酸化膜に
ダメージ層を形成する際に、例えばドライエッチングガ
スを用いて金属酸化膜に対してエッチングを行なって予
め金属酸化膜を薄膜化しておくことが好ましい。このよ
うにすると、金属酸化膜全体にダメージ層を形成でき、
それにより金属酸化膜をウェットエッチングにより完全
に除去することが可能となる。従って、後工程において
金属酸化膜残りに起因して金属汚染が生じるという問題
を回避できる等の効果を奏することができる。
て、第2の工程は、基板にバイアス電力を印加する工程
を含むことが好ましい。
効率よく基板まで到達するため、金属酸化膜に対してよ
り大きなプラズマダメージを与えることができるので、
金属酸化膜のウェットエッチングがより簡単に行なえ
る。
て、プラズマは、HBrを含むガスよりなるプラズマで
あることが好ましい。
が変質した金属酸化膜に対して、HBrを含むガスがド
ライエッチング作用を持つので、金属酸化膜にダメージ
層を形成すると同時に金属酸化膜を薄膜化することがで
きる。これにより、金属酸化膜の全体にダメージ層を形
成できるので、金属酸化膜をウェットエッチングにより
完全に除去することが可能となる。但し、HBrを含む
ガスは、基板に対してもダメージを与えるため、ウェッ
トエッチングの前に、HBrを含むガスよりなるプラズ
マに金属酸化膜の表面を暴露する場合、該プラズマ処理
によって任意の膜厚まで金属酸化膜をエッチングした
後、金属酸化膜に対してウェットエッチングを行なうこ
とが好ましい。このようにすると、基板へのダメージを
低減しながら、ウェットエッチングによる金属酸化膜の
除去を行なうことができる。
て、第3の工程は、フッ素を含む溶液を用いて行なわれ
ることが好ましい。
よって金属酸化膜を確実に除去することができる。
て、金属酸化膜は、ハフニウム、ジルコニウム、ランタ
ン、タンタル及びアルミニウムのうちの少なくとも1つ
を含む酸化膜であってもよい。
は、金属酸化膜が堆積された基板に対して熱処理を行な
う第1の工程と、熱処理が行なわれた金属酸化膜の上に
導電膜を堆積する第2の工程と、導電膜をパターニング
してゲート電極を形成すると共に金属酸化膜におけるゲ
ート電極の外側部分を露出させる第3の工程と、金属酸
化膜の露出部分の表面をプラズマに暴露する第4の工程
と、プラズマに暴露された金属酸化膜の露出部分をウェ
ットエッチングにより除去する第5の工程とを備えてい
る。
誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電
極の外側部分の除去に、本発明のウェットエッチング方
法を用いるため、金属酸化膜の除去対象部分を完全に除
去することが可能となる。このため、次工程以降のプロ
セスにおいて、金属酸化膜を構成する金属に起因して汚
染が生じる事態を確実に回避することができる。従っ
て、従来のMOSプロセスにおけるゲート絶縁膜とし
て、シリコン酸化膜に代えて高誘電率金属酸化膜を用い
た場合にも、高信頼性を有する半導体装置を歩留まり良
く製造することができる。
て、ゲート電極となる導電膜は、例えば金属膜とシリコ
ン膜との積層構造を有していてもよい。この場合、導電
膜をパターニングするためのドライエッチングにおい
て、エッチング対象毎に必要に応じてエッチング条件を
変更してもよい。また、シリコン膜(ポリシリコン膜)
がゲート電極の一部又は全部に用いられる場合には、金
属酸化膜の表面改質のためのプラズマ処理の際に、ゲー
ト電極を構成するポリシリコン膜の側面がエッチングさ
れることを防止する必要がある。従って、この場合の表
面改質プラズマ処理に用いられるガスは酸素を含まない
ことが好ましい。
て、第3の工程は、ゲート電極形成領域を覆うマスクパ
ターンを用いて導電膜及び金属酸化膜に対して順次プラ
ズマエッチングを行ない、それによって金属酸化膜にお
けるゲート電極の外側部分を薄くする工程を含むことが
好ましい。
部分を薄膜化することにより、該除去対象部分の全体に
ダメージ層を形成できるので、該除去対象部分をウェッ
トエッチングにより完全に除去することが可能となる。
は、基板上にダミーゲート電極を形成する第1の工程
と、ダミーゲート電極の側面に絶縁性のサイドウォール
を形成する第2の工程と、ダミーゲート電極及びサイド
ウォールが形成された基板の上に層間絶縁膜を、ダミー
ゲート電極の上面が露出するように形成する第3の工程
と、ダミーゲート電極を除去し、それによりサイドウォ
ールを壁面とする凹部を層間絶縁膜に形成する第4の工
程と、層間絶縁膜の上に金属酸化膜を、凹部が途中まで
埋まるように堆積する第5の工程と、金属酸化膜が堆積
された基板に対して熱処理を行なう第6の工程と、熱処
理が行なわれた金属酸化膜の上に導電膜を、凹部が完全
に埋まるように堆積する第7の工程と、導電膜における
凹部の外側部分を除去することによって、凹部にゲート
電極を形成すると共に金属酸化膜における凹部の外側部
分を露出させる第8の工程と、金属酸化膜の露出部分の
表面をプラズマに暴露する第9の工程と、プラズマに暴
露された金属酸化膜の露出部分をウェットエッチングに
より除去する第10の工程とを備えている。
プレイスメント型のMISトランジスタの形成におい
て、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲ
ート電極形成用凹部の外側部分の除去に、本発明のウェ
ットエッチング方法を用いるため、金属酸化膜の除去対
象部分を完全に除去することが可能となる。このため、
次工程以降のプロセスにおいて、金属酸化膜を構成する
金属に起因して汚染が生じる事態を確実に回避すること
ができる。従って、ゲート絶縁膜として、シリコン酸化
膜に代えて高誘電率金属酸化膜を用いた場合にも、信頼
性が高いリプレイスメント型のMISトランジスタを有
する半導体装置を歩留まり良く製造することができる。
1の工程は、基板とダミーゲート電極との間にダミーゲ
ート絶縁膜を形成する工程を含み、第4の工程は、ダミ
ーゲート絶縁膜を除去する工程を含んでいてもよい。
9の工程は、金属酸化膜の露出部分に対してプラズマエ
ッチングを行ない、それによって金属酸化膜の露出部分
を薄くする工程を含むことが好ましい。
部分を薄膜化することにより、該除去対象部分の全体に
ダメージ層を形成できるので、該除去対象部分をウェッ
トエッチングにより完全に除去することが可能となる。
の第1の実施形態に係るウェットエッチング方法につい
て図面を参照しながら説明する。
係るウェットエッチング方法の各工程を示す断面図であ
る。
図3(a)に示すように、シリコン基板11の上に、H
fO2 膜(堆積直後のHfO2 膜)12を堆積する。
例えば高速熱窒化処理(RTN処理)を行なう。これに
より、図3(b)に示すように、堆積直後のHfO2 膜
12が変質して、ウェットエッチング不可能なHfO2
膜(熱処理後のHfO2 膜)12aとなる。ここで、具
体的な熱処理条件は、チャンバー内雰囲気が窒素雰囲
気、熱処理温度が800℃、熱処理時間が60秒であ
る。
型ドライエッチング装置を用いて、熱処理後のHfO2
膜12aをプラズマに暴露し、それによって、熱処理後
のHfO2 膜12aの表面にプラズマダメージを与え
る。具体的なプラズマ処理条件は、プラズマガス種がH
BrガスとCl2 ガスとO2 ガスとの混合ガス(流量比
はHBr:Cl2 :O2 =100:15:10)、ドラ
イエッチング装置のチャンバー内の全圧力が8Pa、シ
リコン基板11に印加するバイアス電力が60W、プラ
ズマ発生用のソースパワーが500Wである。このよう
なプラズマ処理を行なうことによって、図3(c)に示
すように、プラズマ中のイオン13等により、熱処理後
のHfO2 膜12aにおける表面から1〜3nm程度の
深さまでの領域に、ウェットエッチング可能なダメージ
層12bが形成される。
質量%濃度程度のフッ酸が含まれた希フッ酸(DHF)
溶液を用いてダメージ層12bに対してウェットエッチ
ングを行ない、それによってダメージ層12b、つまり
熱処理後のHfO2 膜12aの表面部を除去する。
が堆積されたシリコン基板11に対して熱処理を行なっ
た後、熱処理後のHfO2 膜12aの表面をプラズマに
暴露し、その後、熱処理後のHfO2 膜12aの表面部
をウェットエッチングにより除去する。すなわち、熱処
理により変質されてウェットエッチングされにくくなっ
たHfO2 膜12aの表面をプラズマに暴露する。この
ため、熱処理後のHfO2 膜12aの表面部に、ウェッ
トエッチングされやすいダメージ層12bが形成され
る。従って、ダメージ層12b、つまり熱処理後のHf
O2 膜12aの表面部をウェットエッチングによって確
実に除去できる。
のHfO2 膜12aの表面をプラズマに暴露する際に、
シリコン基板11にバイアス電力を印加する。このた
め、プラズマ中のイオン13が効率よくシリコン基板1
1まで到達するため、HfO2膜12aに対してより大
きなプラズマダメージを与えることができるので、Hf
O2 膜12aのウェットエッチングがより簡単に行なえ
る。
層12bの除去後に、熱処理後のHfO2 膜12aの一
部分が残存する。すなわち、ウェットエッチング可能な
ダメージ層は、HfO2 膜のうち表面から数nm程度の
深さまでしか形成されないので、熱処理後のHfO2 膜
の膜厚が大きい場合、ウェットエッチング後にHfO 2
膜の一部が残ってしまう。言い換えると、HfO2 膜を
完全には除去できない。この場合、プラズマ処理によっ
てHfO2 膜にダメージ層を形成する際に、例えばドラ
イエッチングガスを用いてHfO2 膜に対してエッチン
グを行なって予めHfO2 膜を薄膜化しておくことが好
ましい。このようにすると、HfO2 膜全体にダメージ
層を形成でき、それによりHfO2 膜をウェットエッチ
ングにより完全に除去することが可能となる。従って、
後工程においてHfO2 膜残りに起因して金属汚染が生
じるという問題を回避できる等の効果を奏することがで
きる。
のHfO2 膜12aに対するプラズマ処理で用いるプラ
ズマガス種は特に限定されるものではないが、HBrを
含むガスよりなるプラズマを用いると次のような効果が
得られる。すなわち、熱処理等によって表面が変質した
HfO2 膜に対して、HBrを含むガスがドライエッチ
ング作用を持つので、HfO2 膜にダメージ層を形成す
ると同時にHfO2 膜を薄膜化することができる。これ
により、HfO2 膜の全体にダメージ層を形成できるの
で、HfO2 膜をウェットエッチングにより完全に除去
することが可能となる。但し、HBrを含むガスは、基
板に対してもダメージを与えるため、ウェットエッチン
グの前に、HBrを含むガスよりなるプラズマにHfO
2 膜の表面を暴露する場合、該プラズマ処理によって任
意の膜厚までHfO2 膜をエッチングした後、HfO2
膜に対してウェットエッチングを行なうことが好まし
い。このようにすると、基板へのダメージを低減しなが
ら、ウェットエッチングによるHfO2 膜の除去を行な
うことができる。
のHfO2 膜12a(ダメージ層12b)に対するウェ
ットエッチングで用いる薬液は特に限定されるものでは
ないが、フッ素を含む薬液を用いると次のような効果が
得られる。すなわち、ウェットエッチングによってダメ
ージ層12bを確実に除去することができる。
エッチング対象としてHfO2 膜を用いたが、ウェット
エッチング対象となる金属酸化膜は特に限定されるもの
ではない。具体的には、ハフニウム、ジルコニウム、ラ
ンタン、タンタル及びアルミニウムのうちの少なくとも
1つを含む酸化膜、例えばジルコニウム酸化膜、ランタ
ン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等で
あれば、本実施形態と同様の効果が得られる。
実施形態に係る半導体装置の製造方法、具体的にはHf
O2 膜等の金属酸化膜をゲート絶縁膜として備えた半導
体装置の製造方法について図面を参照しながら説明す
る。ここで、HfO2 膜等の金属酸化膜はシリコン酸化
膜よりも高い誘電率を持つため、シリコン酸化膜に代わ
る次世代のゲート絶縁膜として特に期待されている。
尚、本実施形態では、高誘電率ゲート絶縁膜となる金属
酸化膜におけるゲート電極の外側部分の除去に、本発明
のウェットエッチング方法(第1の実施形態参照)を用
いる。
(c)は、第2の実施形態に係る半導体装置の製造方法
の各工程を示す断面図である。
絶縁膜22が形成されたシリコン基板21上に、例えば
スパッタ法により、ゲート絶縁膜となる厚さ5nm程度
のHfO2 膜(堆積直後のHfO2 膜)23を堆積す
る。ここで、スパッタ条件は、使用ターゲットがHfタ
ーゲット、RFパワーが200W、チャンバー内圧力が
0.4kPa、使用ガスが、アルゴン(Ar)ガスと酸
素(O2 )ガスとの混合ガス(流量は両方とも10ml
/min(標準状態))である。
例えばRTN処理を行なう。ここで、具体的な熱処理条
件は、熱処理温度が800℃、熱処理時間が60秒であ
る。この熱処理は、堆積したHfO2 膜23を緻密化
し、それによりHfO2 膜23を安定化させると共にそ
の電気的特性を向上させるために行なうものである。こ
の熱処理により、HfO2 膜23はアモルファスからMo
noclinic結晶に変質する。その結果、図4(b)に示す
ように、堆積直後のHfO2 膜23は、ウェットエッチ
ング不可能なHfO2 膜(熱処理後のHfO2 膜)23
aとなる。
のHfO2 膜23aの上に、ゲート電極となるポリシリ
コン膜24を形成する。その後、図5(a)に示すよう
に、ポリシリコン膜24の上に、ゲート電極形成領域を
覆うマスクパターン25を形成する。具体的には、ポリ
シリコン膜24の上に、マスクパターン25つまりハー
ドマスクとなるシリコン窒化膜(図示省略)を形成した
後、該シリコン窒化膜をパターニングするためのレジス
ト膜(図示省略)を塗布する。その後、公知のリソグラ
フィー法等により該レジスト膜をパターニングした後、
パターン化されたレジスト膜をマスクとしてシリコン窒
化膜をパターニングにし、それによってマスクパターン
25を形成する。その後、レジスト膜をアッシング処理
により除去する。
置を用いて、図5(b)に示すように、マスクパターン
25を用いてポリシリコン膜24に対してドライエッチ
ングを行なうことにより、ゲート電極24aを形成す
る。ここで、具体的なドライエッチング条件は、プラズ
マガス種がHBrガスとCl2 ガスとの混合ガス(流量
比はHBr:Cl2 =100:15)、ドライエッチン
グ装置のチャンバー内の全圧力が8Pa、シリコン基板
21に印加するバイアス電力が60W、プラズマ発生用
のソースパワーが500Wである。
チングにより、ポリシリコン膜24におけるマスクパタ
ーン25の外側部分を除去して、熱処理後のHfO2 膜
23aにおけるマスクパターン25(つまりゲート電極
24a)の外側部分を露出させた後、引き続いて、Hf
O2 膜23aの露出部分に対してドライエッチングを行
なう。そして、HfO2 膜23aの露出部分、つまりH
fO2 膜23aにおけるゲート電極24aの外側部分の
厚さが3nm程度になったところでドライエッチングを
停止する。これにより、HfO2 膜23aにおけるゲー
ト電極24aの外側部分の全体がプラズマ中のイオン等
によるダメージを受ける結果、図5(b)に示すよう
に、シリコン基板21におけるゲート電極24aの外側
部分の上には、ウェットエッチング可能なダメージ層2
3bのみが残される。
6を用いて説明する。図6は、本願発明者らにより得ら
れた、熱処理後のHfO2 膜及び熱処理なしのHfO2
膜(つまりアズデポ状態の膜)のそれぞれのドライエッ
チングレートの比較結果を示す図である。ここで、該比
較結果は、図5(b)に示すゲート電極24aの形成工
程における前述のドライエッチング条件を用いて得られ
たものである。図6において、横軸はエッチング時間を
示しており、縦軸はエッチングされたHfO2膜の膜厚
を示している。また、参考のため、図6において、熱酸
化膜(SiO2膜)のドライエッチングレートも示して
いる。図6の実験結果に示すように、熱処理なし(熱処
理前)のHfO2 膜のドライエッチングレートは約30
Å/minであり、熱処理後のHfO2 膜のドライエッ
チングレートは約25Å/minである。すなわち、熱
処理前後でHfO2 膜のドライエッチングレートがほぼ
同じであるため、熱処理後のHfO2 膜に対してドライ
エッチングによる膜厚制御を比較的簡単に行なえること
が分かる。従って、予め厚さ1乃至3nm程度のHfO
2 膜が基板表面に残るようなドライエッチング条件を予
め抽出しておくことにより、後工程のウェットエッチン
グにより除去可能な厚さを持つダメージ層(HfO
2 膜)が残るようにドライエッチングを行なうことがで
きる。
重量%濃度程度のフッ酸が含まれた希フッ酸(DHF)
溶液を用いてダメージ層23bに対してウェットエッチ
ングを行ない、それによってダメージ層23b(つまり
HfO2 膜23aの露出部分)を除去する。これによ
り、ドライエッチングダメージをシリコン基板21に与
えることなく、HfO2 膜23aにおけるゲート電極2
4aの外側部分をウェットエッチングによって完全に除
去できる。その結果、シリコン基板21上に、HfO2
膜23aよりなる高誘電率ゲート絶縁膜を介してゲート
電極24aが形成された構造が完成する。尚、マスクパ
ターン25の除去は、図5(c)に示すウェットエッチ
ング工程の前に行なってもよいし又は該ウェットエッチ
ング工程の後に行なってもよい。
知られている通常のMOSトランジスタ製造プロセスに
従ってトランジスタを形成する。具体的には、イオン注
入技術により、ソース領域及びドレイン領域となるエク
ステンション用の不純物拡散層を形成した後、シリコン
窒化膜等よりなるゲート側壁絶縁膜を形成する。続い
て、ソース領域及びドレイン領域となる高濃度不純物拡
散層を形成した後、サリサイドプロセス及び層間絶縁膜
形成等を行なう。
よると、HfO2 膜23が堆積されたシリコン基板21
に対して熱処理を行なった後、熱処理後のHfO2 膜2
3aの上にポリシリコン膜24を形成する。その後、ポ
リシリコン膜24をパターニングしてゲート電極24a
を形成すると共にHfO2 膜23aにおけるゲート電極
24aの外側部分を露出させる。その後、HfO2 膜2
3aの露出部分の表面をプラズマに暴露した後、該露出
部分をウェットエッチングにより除去する。すなわち、
第2の実施形態においては、高誘電率ゲート絶縁膜とな
るHfO2 膜23aにおけるゲート電極24aの外側部
分の除去に、本発明のウェットエッチング方法を用いる
ため、HfO2 膜23aの除去対象部分を完全に除去す
ることが可能となる。このため、次工程以降のプロセス
において、HfO2 膜23aを構成する金属(Hf)に
起因して汚染が生じる事態を確実に回避することができ
る。従って、従来のMOSプロセスにおけるゲート絶縁
膜として、シリコン酸化膜に代えてHfO2 膜つまり高
誘電率金属酸化膜を用いた場合にも、高信頼性を有する
半導体装置を歩留まり良く製造することができる。
膜23aにおけるゲート電極24aの外側部分をプラズ
マに暴露する際に、ゲート電極形成領域を覆うマスクパ
ターン25を用いてポリシリコン膜24及びHfO2 膜
23aに対して順次プラズマエッチングを行ない、それ
によってHfO2 膜23aにおけるゲート電極24aの
外側部分を薄くする。このため、HfO2 膜23aにお
けるゲート電極24aの外側部分、つまりHfO2 膜2
3aの除去対象部分を薄膜化することにより、該除去対
象部分の全体にダメージ層23bを形成できるので、該
除去対象部分をウェットエッチングにより完全に除去す
ることが可能となる。
23の堆積にスパッタ法を用いたが、これに代えて、C
VD法等の他の方法を用いてもよい。CVD法を用いる
場合、通常の熱CVD法を用いてもよいし、又はソース
ガスをパルス状に供給することによりhigh−k層
(HfO2 層)を原子1層分ずつ堆積するALD(Atom
ic Layer Deposition )法を用いてもよい。
極となる導電膜の種類は特に限定されるものではない。
ゲート電極となる導電膜は、例えば金属膜とシリコン膜
との積層構造を有していてもよい。この場合、導電膜を
パターニングするためのドライエッチングにおいて、エ
ッチング対象毎に必要に応じてエッチング条件を変更し
てもよい。但し、シリコン膜(ポリシリコン膜)がゲー
ト電極の一部又は全部に用いられる場合には、金属酸化
膜(本実施形態ではHfO2 膜)の表面改質のためのプ
ラズマ処理の際に、ゲート電極を構成するポリシリコン
膜の側面がエッチングされることを防止する必要があ
る。従って、この場合の表面改質プラズマ処理に用いら
れるガスは酸素を含まないことが好ましい。
5(b)に示すドライエッチング工程では酸素ガスを使
用していない。これは、ゲート電極24aとなるポリシ
リコン膜24がサイドエッチングされないように考慮し
たためである。金属酸化膜にダメージ層を形成するため
のプラズマ処理においては、エッチング作用を特に有し
ていないガス等を含めて、多くの種類のガスが使用可能
である。しかし、金属酸化膜上にポリシリコン膜が形成
されているような場合、エッチングガスが酸素ガスを含
むと、酸素ガスよりなるプラズマがポリシリコン膜をそ
の側面からエッチングしてしまう恐れがある。そこで、
金属酸化膜(本実施形態ではHfO2 膜)に対するプラ
ズマ処理(本実施形態ではエッチングを含む)の際に
は、ポリシリコン膜がサイドエッチングされないように
酸素ガスを用いないようにすることが好ましい。また、
この点に留意して、ゲート電極となるポリシリコン膜に
対するエッチング工程と、HfO2 膜に対するエッチン
グ工程とを、互いに異なるエッチング条件で行なっても
よい。
のHfO2 膜23aに対するプラズマ処理で用いるプラ
ズマガス種は特に限定されるものではないが、HBrを
含むガスよりなるプラズマを用いると次のような効果が
得られる。すなわち、熱処理等によって表面が変質した
HfO2 膜に対して、HBrを含むガスがドライエッチ
ング作用を持つので、HfO2 膜にダメージ層を形成す
ると同時にHfO2 膜を薄膜化することができる。これ
により、HfO2 膜の全体にダメージ層を形成できるの
で、HfO2 膜をウェットエッチングにより完全に除去
することが可能となる。但し、HBrを含むガスは、基
板に対してもダメージを与えるため、ウェットエッチン
グの前に、HBrを含むガスよりなるプラズマにHfO
2 膜の表面を暴露する場合、該プラズマ処理によって任
意の膜厚までHfO2 膜をエッチングした後、HfO2
膜に対してウェットエッチングを行なうことが好まし
い。このようにすると、基板へのダメージを低減しなが
ら、ウェットエッチングによるHfO2 膜の除去を行な
うことができる。
のHfO2 膜23a(ダメージ層23b)に対するウェ
ットエッチングで用いる薬液は特に限定されるものでは
ないが、フッ素を含む薬液を用いると次のような効果が
得られる。すなわち、ウェットエッチングによってダメ
ージ層23bを確実に除去することができる。
縁膜としてHfO2 膜を用いたが、ゲート絶縁膜となる
金属酸化膜は特に限定されるものではない。具体的に
は、ハフニウム、ジルコニウム、ランタン、タンタル及
びアルミニウムのうちの少なくとも1つを含む酸化膜、
例えばジルコニウム酸化膜、ランタン酸化膜、タンタル
酸化膜又はアルミニウム酸化膜等であれば本実施形態と
同様の効果が得られる。
実施形態に係る半導体装置の製造方法、具体的には本発
明のウェットエッチング方法(第1の実施形態参照)を
用いて、HfO2 膜等の金属酸化膜をゲート絶縁膜とし
て備えたリプレイスメント型トランジスタを製造する方
法について図面を参照しながら説明する。
(c)は、第3の実施形態に係る半導体装置の製造方法
の各工程を示す断面図である。
基板51上に例えばSTI(shallow trench isolatio
n)構造を持つ素子分離絶縁膜52を形成する。続い
て、シリコン基板51上に、例えば厚さ1〜5nm程度
のシリコン酸化膜よりなるダミーゲート絶縁膜53(最
終的に除去される)を形成する。続いて、ダミーゲート
絶縁膜53の上に、例えば厚さ150nm程度のポリシ
リコン膜よりなるダミーゲート電極54(最終的に除去
される)を形成する。ダミーゲート絶縁膜53及びダミ
ーゲート電極54は、通常の半導体プロセスで使用され
る、酸化法又はCVD法等の各種成膜技術、リソグラフ
ィー技術及びエッチング技術等を用いて形成される。続
いて、ダミーゲート電極54をマスクとしてシリコン基
板51に対してイオン注入を行なうことにより、ソース
領域及びドレイン領域となるエクステンション用の不純
物拡散層(図示省略)を形成する。続いて、CVD法及
びドライエッチング法により、ダミーゲート電極54の
側面に、例えばシリコン酸化膜等よりなる幅20〜40
nm程度のゲート側壁絶縁膜(サイドウォール)55を
形成する。次に、ダミーゲート電極54及びゲート側壁
絶縁膜55をマスクとしてシリコン基板51に対してイ
オン注入を行なうことにより、ソース領域及びドレイン
領域となる高濃度不純物拡散層(図示省略)を形成す
る。さらに、ダミーゲート電極54をマスクとして、サ
リサイドプロセス技術により、ソース領域及びドレイン
領域のそれぞれの上のみに、例えば厚さ40nm程度の
コバルトシリサイド膜(図示省略)を形成する。その
後、ダミーゲート電極54等の上を含むシリコン基板5
1の上に、例えばCVD法によりシリコン酸化膜等より
なる層間絶縁膜56を堆積した後、例えば化学機械研磨
(CMP)法により層間絶縁膜56を平坦化してダミー
ゲート電極54の上面を露出させる。
Br等のハロゲン原子を含むガスを用いて、ダミーゲー
ト電極54を、層間絶縁膜56及びゲート側壁絶縁膜5
5に対して選択的に除去する。さらに、例えば希フッ酸
溶液等を用いたウェットエッチングにより、ダミーゲー
ト絶縁膜53を除去する。これにより、層間絶縁膜56
に、ゲート側壁絶縁膜55を壁面とする凹部(ゲート電
極形成用溝)57が形成される。
パッタ法又はCVD法により、層間絶縁膜56の上に、
ゲート絶縁膜となる厚さ5nm程度のHfO2 膜(堆積
直後のHfO2 膜)58を形成する。これにより、凹部
57が途中まで埋まる。
例えばRTN処理を行なう。ここで、具体的な熱処理条
件は、チャンバー内雰囲気が窒素雰囲気、熱処理温度が
800℃、熱処理時間が60秒である。この熱処理によ
り、HfO2 膜(堆積直後のHfO2 膜)58は、図7
(d)に示すように、ウェットエッチング不可能なHf
O2 膜(熱処理後のHfO2 膜)58aとなる。
図7(a)〜(d)に示す工程は、N型MISトランジ
スタ形成領域及びP型MISトランジスタ形成領域の双
方に対して行なわれるが、各図面においては一方のトラ
ンジスタ形成領域のみを示しており、他方のトランジス
タ形成領域については図示を省略している。
のHfO2 膜58aの上に、例えばCVD法等を用い
て、ゲート電極となるタングステン膜59を、凹部57
が完全に埋まるように堆積する。
MP技術又はドライエッチング技術を用いて、タングス
テン膜59における凹部57の外側部分を除去すること
によって、凹部57にゲート電極59aを形成する。こ
れにより、HfO2 膜58aにおける凹部57の外側部
分が露出する。続いて、HfO2 膜58aの露出部分に
対してプラズマドライエッチングを行ない、それにより
該露出部分の厚さを3nm程度まで薄くする。このと
き、シリコン基板51にバイアス電力を印加することに
より、プラズマ中のイオン60等により、HfO2 膜5
8aの露出部分の全体がダメージを受ける。その結果、
図8(b)に示すように、層間絶縁膜56における凹部
57の外側部分の上には、ウェットエッチング可能なダ
メージ層58bのみが残される。
重量%濃度程度のフッ酸が含まれた希フッ酸(DHF)
溶液を用いてダメージ層58bに対してウェットエッチ
ングを行ない、それによってダメージ層58b(つまり
HfO2 膜58aの露出部分)を除去する。これによ
り、HfO2 膜をCMP法によって除去した場合のよう
にHfによる金属汚染を発生させてしまうことなく、H
fO2 膜58aにおける凹部57の外側部分をウェット
エッチングによって完全に除去できる。その結果、Hf
O2 膜58aよりなる高誘電率ゲート絶縁膜を介してゲ
ート電極59aが凹部57に形成された、リプレイスメ
ント型トランジスタ構造が完成する。
よると、シリコン基板51上にダミーゲート絶縁膜53
を介してダミーゲート電極54を形成した後、ダミーゲ
ート電極54の側面にゲート側壁絶縁膜55を形成し、
その後、ダミーゲート電極54及びゲート側壁絶縁膜5
5のそれぞれの上を含むシリコン基板51の上に層間絶
縁膜56を、ダミーゲート電極54が露出するように形
成する。その後、ダミーゲート電極54及びダミーゲー
ト絶縁膜53を除去し、それによりゲート側壁絶縁膜5
5を壁面とする凹部57を層間絶縁膜56に形成した
後、層間絶縁膜56の上にHfO2 膜58を、凹部57
が途中まで埋まるように堆積する。その後、HfO2 膜
58が堆積されたシリコン基板51に対して熱処理を行
なった後、熱処理後のHfO2 膜58aの上にタングス
テン膜59を、凹部57が完全に埋まるように堆積す
る。その後、タングステン膜59における凹部57の外
側部分を除去することによって、凹部57にゲート電極
59aを形成すると共にHfO 2 膜58aにおける凹部
57の外側部分を露出させる。その後、HfO2 膜58
aの露出部分の表面をプラズマに暴露した後、該露出部
分をウェットエッチングにより除去する。すなわち、第
3の実施形態では、リプレイスメント型のMISトラン
ジスタの形成において、高誘電率ゲート絶縁膜となるH
fO2 膜58aにおける凹部57(ゲート電極形成用凹
部)の外側部分の除去に、本発明のウェットエッチング
方法を用いるため、HfO2 膜58aの除去対象部分を
完全に除去することが可能となる。具体的には、HfO
2 膜をCMP法によって除去した場合のようにHfによ
る金属汚染を発生させてしまうことを確実に防止でき
る。このため、次工程以降のプロセスにおいて、HfO
2 膜58aを構成する金属に起因して汚染が生じる事態
を確実に回避することができる。従って、ゲート絶縁膜
として、シリコン酸化膜に代えてHfO2 膜つまり高誘
電率金属酸化膜を用いた場合にも、信頼性が高いリプレ
イスメント型のMISトランジスタを有する半導体装置
を歩留まり良く製造することができる。
膜58aにおける凹部57の外側部分、つまりHfO2
膜58aの露出部分をプラズマに暴露する際に、該露出
部分に対してプラズマエッチングを行ない、それによっ
て該露出部分を薄くする。このため、HfO2 膜58a
の露出部分、つまりHfO2 膜58aの除去対象部分を
薄膜化することにより、該除去対象部分の全体にダメー
ジ層58bを形成できるので、該除去対象部分をウェッ
トエッチングにより完全に除去することが可能となる。
58の堆積方法は特に限定されるものではない。
極となる導電膜の種類は特に限定されるものではない。
のHfO2 膜58aに対するプラズマ処理(本実施形態
ではプラズマドライエッチング)で用いるプラズマガス
種は特に限定されるものではないが、HBrを含むガス
よりなるプラズマを用いると次のような効果が得られ
る。すなわち、熱処理等によって表面が変質したHfO
2 膜に対して、HBrを含むガスがドライエッチング作
用を持つので、HfO2膜にダメージ層を形成すると同
時にHfO2 膜を薄膜化することができる。これによ
り、HfO2 膜の全体にダメージ層を形成できるので、
HfO2 膜をウェットエッチングにより完全に除去する
ことが可能となる。但し、HBrを含むガスは、基板に
対してもダメージを与えるため、ウェットエッチングの
前に、HBrを含むガスよりなるプラズマにHfO2 膜
の表面を暴露する場合、該プラズマ処理によって任意の
膜厚までHfO2 膜をエッチングした後、HfO2 膜に
対してウェットエッチングを行なうことが好ましい。こ
のようにすると、基板へのダメージを低減しながら、ウ
ェットエッチングによるHfO2 膜の除去を行なうこと
ができる。
のHfO2 膜58a(ダメージ層58b)に対するウェ
ットエッチングで用いる薬液は特に限定されるものでは
ないが、フッ素を含む薬液を用いると次のような効果が
得られる。すなわち、ウェットエッチングによってダメ
ージ層58bを確実に除去することができる。
縁膜としてHfO2 膜を用いたが、ゲート絶縁膜となる
金属酸化膜は特に限定されるものではない。具体的に
は、ハフニウム、ジルコニウム、ランタン、タンタル及
びアルミニウムのうちの少なくとも1つを含む酸化膜、
例えばジルコニウム酸化膜、ランタン酸化膜、タンタル
酸化膜又はアルミニウム酸化膜等であれば本実施形態と
同様の効果が得られる。
た金属酸化膜、つまりウェットエッチングされにくくな
った金属酸化膜の表面をプラズマに暴露する。このた
め、金属酸化膜に、ウェットエッチングされやすいダメ
ージ層が形成される。従って、ダメージ層が形成された
金属酸化膜をウェットエッチングによって確実に除去す
ることができる。
O2 膜を様々な薬液に浸した場合におけるHfO2 膜の
膜厚変化の調査結果を示す図である。
O2 膜のウェットエッチング量のプラズマ処理時間に対
する依存性の調査結果を示す図である。
るウェットエッチング方法の各工程を示す断面図であ
る。
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
O2 膜及び熱処理なしのHfO 2 膜のそれぞれのドライ
エッチングレートの比較結果を示す図である。
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
Claims (10)
- 【請求項1】 金属酸化膜が堆積された基板に対して熱
処理を行なう第1の工程と、 前記熱処理が行なわれた前記金属酸化膜の表面をプラズ
マに暴露する第2の工程と、 前記プラズマに暴露された前記金属酸化膜の少なくとも
表面部をウェットエッチングにより除去する第3の工程
とを備えていることを特徴とするウェットエッチング方
法。 - 【請求項2】 前記第2の工程は、前記基板にバイアス
電力を印加する工程を含むことを特徴とする請求項1に
記載のウェットエッチング方法。 - 【請求項3】 前記プラズマは、HBrを含むガスより
なるプラズマであることを特徴とする請求項1に記載の
ウェットエッチング方法。 - 【請求項4】 前記第3の工程は、フッ素を含む溶液を
用いて行なわれることを特徴とする請求項1に記載のウ
ェットエッチング方法。 - 【請求項5】 前記金属酸化膜は、ハフニウム、ジルコ
ニウム、ランタン、タンタル及びアルミニウムのうちの
少なくとも1つを含む酸化膜であることを特徴とする請
求項1に記載のウェットエッチング方法。 - 【請求項6】 金属酸化膜が堆積された基板に対して熱
処理を行なう第1の工程と、 前記熱処理が行なわれた前記金属酸化膜の上に導電膜を
堆積する第2の工程と、 前記導電膜をパターニングしてゲート電極を形成すると
共に前記金属酸化膜における前記ゲート電極の外側部分
を露出させる第3の工程と、 前記金属酸化膜の露出部分の表面をプラズマに暴露する
第4の工程と、 前記プラズマに暴露された前記金属酸化膜の露出部分を
ウェットエッチングにより除去する第5の工程とを備え
ていることを特徴とする半導体装置の製造方法。 - 【請求項7】 前記第3の工程は、ゲート電極形成領域
を覆うマスクパターンを用いて前記導電膜及び金属酸化
膜に対して順次プラズマエッチングを行ない、それによ
って前記金属酸化膜における前記ゲート電極の外側部分
を薄くする工程を含むことを特徴とする請求項6に記載
の半導体装置の製造方法。 - 【請求項8】 基板上にダミーゲート電極を形成する第
1の工程と、 前記ダミーゲート電極の側面に絶縁性のサイドウォール
を形成する第2の工程と、 前記ダミーゲート電極及び前記サイドウォールが形成さ
れた前記基板の上に層間絶縁膜を、前記ダミーゲート電
極の上面が露出するように形成する第3の工程と、 前記ダミーゲート電極を除去し、それにより前記サイド
ウォールを壁面とする凹部を前記層間絶縁膜に形成する
第4の工程と、 前記層間絶縁膜の上に金属酸化膜を、前記凹部が途中ま
で埋まるように堆積する第5の工程と、 前記金属酸化膜が堆積された基板に対して熱処理を行な
う第6の工程と、 前記熱処理が行なわれた前記金属酸化膜の上に導電膜
を、前記凹部が完全に埋まるように堆積する第7の工程
と、 前記導電膜における前記凹部の外側部分を除去すること
によって、前記凹部にゲート電極を形成すると共に前記
金属酸化膜における前記凹部の外側部分を露出させる第
8の工程と、 前記金属酸化膜の露出部分の表面をプラズマに暴露する
第9の工程と、 前記プラズマに暴露された前記金属酸化膜の露出部分を
ウェットエッチングにより除去する第10の工程とを備
えていることを特徴とする半導体装置の製造方法。 - 【請求項9】 前記第1の工程は、前記基板と前記ダミ
ーゲート電極との間にダミーゲート絶縁膜を形成する工
程を含み、 前記第4の工程は、前記ダミーゲート絶縁膜を除去する
工程を含むことを特徴とする請求項8に記載の半導体装
置の製造方法。 - 【請求項10】 前記第9の工程は、前記金属酸化膜の
露出部分に対してプラズマエッチングを行ない、それに
よって前記金属酸化膜の露出部分を薄くする工程を含む
ことを特徴とする請求項8に記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002322755A JP3727299B2 (ja) | 2001-12-04 | 2002-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-369825 | 2001-12-04 | ||
JP2001369825 | 2001-12-04 | ||
JP2002322755A JP3727299B2 (ja) | 2001-12-04 | 2002-11-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234325A true JP2003234325A (ja) | 2003-08-22 |
JP3727299B2 JP3727299B2 (ja) | 2005-12-14 |
Family
ID=27790452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002322755A Expired - Fee Related JP3727299B2 (ja) | 2001-12-04 | 2002-11-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3727299B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004025718A1 (ja) * | 2002-09-13 | 2004-03-25 | Daikin Industries, Ltd. | エッチング液及びエッチング方法 |
WO2004075277A1 (ja) * | 2003-02-20 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | エッチング方法、エッチング装置及び半導体装置の製造方法 |
JP2005044888A (ja) * | 2003-07-24 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
WO2006070553A1 (ja) * | 2004-12-28 | 2006-07-06 | Tokyo Electron Limited | 半導体装置の製造方法 |
US7096548B2 (en) | 2004-01-05 | 2006-08-29 | Kabushiki Kaisha Toshiba | Manufacturing method of integrated capacitor |
JP2006245433A (ja) * | 2005-03-04 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2007522663A (ja) * | 2004-02-11 | 2007-08-09 | エスイーゼツト・アクチエンゲゼルシヤフト | 選択的エッチングを行う方法 |
US7670891B2 (en) | 2004-09-10 | 2010-03-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
JP2010109048A (ja) * | 2008-10-29 | 2010-05-13 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2010129978A (ja) * | 2008-12-01 | 2010-06-10 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2021531661A (ja) * | 2018-07-26 | 2021-11-18 | 東京エレクトロン株式会社 | 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法 |
-
2002
- 2002-11-06 JP JP2002322755A patent/JP3727299B2/ja not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2004025718A1 (ja) * | 2002-09-13 | 2006-01-12 | ダイキン工業株式会社 | エッチング液及びエッチング方法 |
WO2004025718A1 (ja) * | 2002-09-13 | 2004-03-25 | Daikin Industries, Ltd. | エッチング液及びエッチング方法 |
KR100742069B1 (ko) * | 2002-09-13 | 2007-07-23 | 다이킨 고교 가부시키가이샤 | 에칭액 및 에칭 방법 |
WO2004075277A1 (ja) * | 2003-02-20 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | エッチング方法、エッチング装置及び半導体装置の製造方法 |
US7165560B2 (en) | 2003-02-20 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Etching method, etching apparatus, and method for manufacturing semiconductor device |
JP2005044888A (ja) * | 2003-07-24 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
US7096548B2 (en) | 2004-01-05 | 2006-08-29 | Kabushiki Kaisha Toshiba | Manufacturing method of integrated capacitor |
KR101209827B1 (ko) * | 2004-02-11 | 2012-12-07 | 램 리서치 아게 | 선택적인 식각 방법 |
JP2007522663A (ja) * | 2004-02-11 | 2007-08-09 | エスイーゼツト・アクチエンゲゼルシヤフト | 選択的エッチングを行う方法 |
US7670891B2 (en) | 2004-09-10 | 2010-03-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
US8158509B2 (en) | 2004-09-10 | 2012-04-17 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
WO2006070553A1 (ja) * | 2004-12-28 | 2006-07-06 | Tokyo Electron Limited | 半導体装置の製造方法 |
US7897498B2 (en) | 2004-12-28 | 2011-03-01 | Tokyo Electron Limited | Method for manufacturing semiconductor device |
JP2006186244A (ja) * | 2004-12-28 | 2006-07-13 | Tokyo Electron Ltd | 半導体装置の製造方法 |
JP2006245433A (ja) * | 2005-03-04 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2010109048A (ja) * | 2008-10-29 | 2010-05-13 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2010129978A (ja) * | 2008-12-01 | 2010-06-10 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2021531661A (ja) * | 2018-07-26 | 2021-11-18 | 東京エレクトロン株式会社 | 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法 |
JP7369899B2 (ja) | 2018-07-26 | 2023-10-27 | 東京エレクトロン株式会社 | 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3727299B2 (ja) | 2005-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6667246B2 (en) | Wet-etching method and method for manufacturing semiconductor device | |
US7785958B2 (en) | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode | |
US7402530B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US7109085B2 (en) | Etching process to avoid polysilicon notching | |
US20070072403A1 (en) | Semiconductor device and method for fabricating the same | |
US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
KR20040018225A (ko) | 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법 | |
JPH0621018A (ja) | ドライエッチング方法 | |
KR100786923B1 (ko) | 반도체장치의 제조방법 | |
US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
US8258063B2 (en) | Method for manufacturing a metal gate electrode/high K dielectric gate stack | |
JP2007251066A (ja) | 半導体装置の製造方法 | |
JP3727299B2 (ja) | 半導体装置の製造方法 | |
JP2006509375A (ja) | 多層ゲートスタック | |
US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
JP4358556B2 (ja) | 半導体装置の製造方法 | |
JPWO2004017418A1 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2004165555A (ja) | 半導体装置の製造方法 | |
JP4283017B2 (ja) | 半導体装置の製造方法 | |
JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
JP2002217414A (ja) | 半導体装置およびその製造方法 | |
JP2003224268A (ja) | 半導体装置及びその製造方法 | |
JP2008135765A (ja) | 半導体装置 | |
JP2006066621A (ja) | 半導体装置とその製造方法 | |
US20030181021A1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20040824 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20041022 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050927 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20101007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20111007 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |