JP7369899B2 - 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法 - Google Patents

半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法 Download PDF

Info

Publication number
JP7369899B2
JP7369899B2 JP2021504264A JP2021504264A JP7369899B2 JP 7369899 B2 JP7369899 B2 JP 7369899B2 JP 2021504264 A JP2021504264 A JP 2021504264A JP 2021504264 A JP2021504264 A JP 2021504264A JP 7369899 B2 JP7369899 B2 JP 7369899B2
Authority
JP
Japan
Prior art keywords
hafnium zirconium
hafnium
gas
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021504264A
Other languages
English (en)
Other versions
JP2021531661A (ja
JPWO2020023837A5 (ja
Inventor
ディー． クラーク，ロバート
エヌ． タピリー，カンダバラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2021531661A publication Critical patent/JP2021531661A/ja
Publication of JPWO2020023837A5 publication Critical patent/JPWO2020023837A5/ja
Application granted granted Critical
Publication of JP7369899B2 publication Critical patent/JP7369899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Description

本出願は、２０１８年７月２６日に出願された米国仮特許出願第６２／７０３，７１４号に関連し、且つそれに対する優先権を主張するものであり、その内容全体が参照により本明細書に援用される。
本発明は、半導体デバイス用の高誘電率（ｈｉｇｈ－ｋ）材料に関し、より具体的には、結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法に関する。
ハフニウム及びジルコニウムベースの膜は様々な半導体デバイスに応用されている。いくつかのデバイス用途に対して、強誘電性ハフニウム及びジルコニウム酸化物ベースの膜（例えば、ＨｆｘＺｒ１－ｘＯ２、０＜ｘ＜１）を使用するためには、強誘電性の挙動を呈する、約５ｎｍ未満の厚さを有するスケーリングされた膜が必要である。これには、非中心対称斜方晶相、又は電気的ストレス下で非中心対称相に変換できる正方晶相のいずれかを有する結晶膜が必要である。しかしながら、約５ｎｍ未満の厚さを有するそのような膜を結晶化することは非常に困難であり、これまで、約３ｎｍ未満の厚さで堆積されたＨｆｘＺｒ１－ｘＯ２膜は、強誘電性の挙動を呈することは全く示されておらず、劣化した特性も示している。加えて、膜がより薄くなるにつれて、結晶化には益々高い温度が必要となる。このような高温は、バックエンド処理に要求されるサーマルバジェットに適合せず、フロントエンド処理でも問題になり得る。フロントエンド処理は、例えば、トランジスタを形成するときのリプレースメントＨｉｇｈ－ｋゲートスタックの使用を含み、これは典型的には、ソース及びドレイン形成の後に行われる。
ＺｒＯ２及びＨｆＯ２はどちらも単斜晶、正方晶、及び立方晶の多形（結晶学的形態）を形成し得るが、典型的な半導体処理温度においては、立方晶形が、最も安定な形態であることが示されている。計算によると、正方晶形はバンドギャップ及び誘電率が最も高く、ＺｒＯ２及びＨｆＯ２について予測される誘電率はそれぞれ約７０及び３８である。したがって、単斜晶形よりも高い誘電率を有する正方晶形、更には立方晶形は、高い誘電率が必要とされる用途において望ましい場合がある。正方晶形のＺｒＯ２は、典型的な半導体処理温度においてはＨｆＯ２よりも得ることが容易であるが、高温でのアニーリングが、ＺｒＯ２とＨｆＯ２の両方の正方晶形を減少させることが実験的に示されている。一般に、ＨｆＯ２及びＺｒＯ２は多くの類似した特性を有し、固体状態で完全に相溶性である。
したがって、結晶性の高い強誘電体ＨｆｘＺｒ１－ｘＯ２、並びに他のハフニウム及びジルコニウムベースの膜を、適度なサーマルバジェットで、５ｎｍ未満の厚さで形成できることが有益であろう。
半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法について記載されている。ハフニウムジルコニウムベースの膜は、ドープされている又はドープされていない、のいずれともし得る。この方法は、５ナノメートル（ｎｍ）を超える厚さのハフニウムジルコニウムベースの膜を基板上に堆積させることと、ハフニウムジルコニウムベースの膜上にキャップ層を堆積させることと、基板を熱処理して、ハフニウムジルコニウムベースの膜を、非中心対称斜方晶相、正方晶相、又はこれらの混合相へと結晶化させることと、を含む。この方法は更に、基板からキャップ層を除去し、熱処理されたハフニウムジルコニウムベースの膜を５ｎｍ未満の厚さに薄くすることを含み、薄くされた熱処理されたハフニウムジルコニウムベースの膜は、結晶化された、非中心対称斜方晶相、正方晶相、又はこれらの混合相を維持している。
添付の図面に関連して考慮されるとき、以下の詳細な説明を参照することによって本発明がよりよく理解されるようになるので、本発明及びその付随する利点の多くについてのより完全な評価が容易に得られることになる。
本発明の一実施形態による原子層堆積（ＡＬＤ）システムの概略図を示す。 本発明の一実施形態によるプラズマ促進原子層堆積システム（ＰＥＡＬＤ）システムの概略図を示す。 図２Ａ－２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。 図２Ａ－２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。 図２Ａ－２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。 図２Ａ－２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。 図２Ａ－２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。 図２Ａ－２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。 図３Ａ－３Ｂは、本発明の実施形態による、ハフニウムジルコニウム酸化膜及びドープされたハフニウムジルコニウム酸化膜を形成するためのプロセスフロー図である。 図３Ａ－３Ｂは、本発明の実施形態による、ハフニウムジルコニウム酸化膜及びドープされたハフニウムジルコニウム酸化膜を形成するためのプロセスフロー図である。 図４Ａ－４Ｂは、本発明の実施形態による、ハフニウムジルコニウム窒化膜及びドープされたハフニウムジルコニウム窒化膜を形成するためのプロセスフロー図である。 図４Ａ－４Ｂは、本発明の実施形態による、ハフニウムジルコニウム窒化膜及びドープされたハフニウムジルコニウム窒化膜を形成するためのプロセスフロー図である。 図５Ａ－５Ｂは、本発明の実施形態による、ハフニウムジルコニウム酸窒化膜及びドープされたハフニウムジルコニウム酸窒化膜を形成するためのプロセスフロー図である。 図５Ａ－５Ｂは、本発明の実施形態による、ハフニウムジルコニウム酸窒化膜及びドープされたハフニウムジルコニウム酸窒化膜を形成するためのプロセスフロー図である。 本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのプロセスフロー図である。
以下の記載では、本発明の完全な理解を容易にするために、そして限定ではなく説明の目的で、具体的な詳細、例えば堆積システムの具体的な形状及び様々な構成要素の説明が述べられる。しかしながら、本発明は、これらの具体的な詳細から逸脱する他の実施形態で実施され得ることを理解すべきである。
ドープされた又はドープされていない、のいずれともし得るハフニウムジルコニウムベースの膜を形成するための基板処理方法が提供される。この方法は、５ｎｍを超える厚さのハフニウムジルコニウムベースの膜を基板上に堆積させることと、ハフニウムジルコニウムベースの膜上にキャップ層を堆積させることと、基板を熱処理して、ハフニウムジルコニウムベースの膜を、非中心対称斜方晶相、正方晶相、又はこれらの混合相へと結晶化させることと、を含む。ハフニウムジルコニウムベースの膜の上のキャップ層の存在、及びハフニウムジルコニウムベースの膜の下の基板の存在は、熱処理プロセス中にハフニウムジルコニウムベースの膜に膜応力を加え、それにより、ハフニウムジルコニウムベースの膜は、非中心対称斜方晶相、正方晶相、又はそれらの混合相へと結晶化される。その後、この方法は更に、基板からキャップ層を除去することと、熱処理されたハフニウムジルコニウムベースの膜を５ｎｍ未満の厚さに薄くすることとを含み、薄くされた熱処理されたハフニウムジルコニウムベースの膜は、結晶化された、非中心対称斜方晶相又は正方晶相を維持し、電気的ストレス中に強誘電性の挙動を呈する。
ここで図面を参照すると、図１Ａは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を基板上に堆積するためのＡＬＤシステム１を示す。ＡＬＤシステム１は、その上にハフニウムジルコニウムベースの膜が形成される基板２５を支持するように構成された基板ホルダー２０を有するプロセスチャンバ１０を含む。プロセスチャンバ１０は、ハフニウム前駆体供給システム４０、ジルコニウム前駆体供給システム４２、パージガス供給システム４４、酸素含有ガス供給システム４６、窒素含有ガス供給システム４８、及びドーパントガス供給システム５０、に結合された上部アセンブリ３０（例えば、シャワーヘッド）を更に含有する。加えて、ＡＬＤシステム１は、基板ホルダー２０に結合され、基板２５の温度を上昇させ且つ制御するように構成された基板温度制御システム６０を含む。更には、ＡＬＤシステム１はコントローラ７０を含み、コントローラ７０は、プロセスチャンバ１０、基板ホルダー２０、プロセスチャンバ１０の中にプロセスガスを導入するように構成されている上部アセンブリ３０、ハフニウム前駆体供給システム４０、ジルコニウム前駆体供給システム４２、パージガス供給システム４４、酸素含有ガス供給システム４６、窒素含有ガス供給システム４８、ドーパントガス供給システム５０、及び基板温度制御システム６０に結合させることができる。図示していないが、ＡＬＤシステム１は、酸素及び窒素を含有するガスの供給システムを更に含有し得る。
代替として又は加えて、コントローラ７０は、１つ以上の追加のコントローラ／コンピュータ（図示せず）に結合することができ、コントローラ７０は、追加のコントローラ／コンピュータからセットアップ及び／又はコンフィギュレーション情報を取得することができる。
図１Ａでは、単一の処理要素（１０、２０、３０、４０、４２、４４、４６、４８、５０、及び６０）を示すが、これは本発明には必要ではない。ＡＬＤシステム１は、独立した処理要素に加えて、任意の数の処理要素を含むことができ、処理要素は、それらに関連付けられた任意の数のコントローラを有する。
コントローラ７０を使用して、任意の数の処理要素（１０、２０、３０、４０、４２、４４、４６、４８、５０、及び６０）を構成することができ、コントローラ７０は、処理要素からのデータを収集、提供、処理、保存、及び表示することができる。コントローラ７０は、処理要素のうちの１つ以上を制御するための複数のアプリケーションを含むことができる。例えば、コントローラ７０は、ユーザが１つ以上の処理要素を監視及び／又は制御することを可能にする使いやすいインターフェースを提供することができるグラフィックユーザインターフェース（ＧＵＩ）構成要素（図示せず）を含むことができる。
依然として図１Ａを参照して、ＡＬＤシステム１は、２００ｍｍ基板、３００ｍｍ基板、又はより大きなサイズの基板を処理するように構成され得る。実際、当業者には理解されるように、堆積システムは、基板、ウェハー、又はＬＣＤをそれらのサイズに関係なく処理するように構成され得ることが企図される。したがって、本発明の態様は、半導体基板の処理に関連して説明されるが、本発明は、それだけに限定されるものではない。あるいは、本発明の実施形態に記載されているドープされたハフニウムジルコニウムベースの膜を堆積するために、複数の基板を同時に処理できるバッチＡＬＤシステムを利用してもよい。
ハフニウム前駆体供給システム４０及びジルコニウム前駆体供給システム４２は、ハフニウム前駆体及びジルコニウム前駆体をプロセスチャンバ１０に交互に又は同時に導入するように構成されている。ハフニウム前駆体及びジルコニウム前駆体の導入の交替は周期的であり得るか、又はハフニウム前駆体及びジルコニウム前駆体の導入の間に可変の時間間隔を伴って非周期的であってもよい。
本発明の実施形態によれば、ハフニウム及びジルコニウム前駆体をプロセスチャンバ１０に導入するために、いくつかの方法を利用することができる。１つの方法は、別個のバブラー又は直接液体注入（ＤＬＩ）システム、又はこれらの組み合わせを使用して前駆体を気化させ、次いで、プロセスチャンバ１０内で又はプロセスチャンバ１０の中への導入前に、気相にて混合することを含む。ＤＬＩシステムは、バブリング法よりも前駆体の早過ぎる熱分解を低減させることが示されている。各前駆体の気化速度を別個に制御することにより、堆積された膜内でハフニウムジルコニウムの所望の化学量論的組成を達成することができる。ハフニウム前駆体及びジルコニウム前駆体を送達する別の方法は、２つ以上の異なる液体源（ニートな前駆体又は前駆体溶液）を別個に制御し、次いで、共通気化器に入れる前にこれらを混合することを含む。この方法は、前駆体が溶液又は液体の形態で適合性があり、それらが類似した気化特性を有する場合に利用することができる。ハフニウム前駆体及びジルコニウム前駆体を送達する更に別の方法は、共通気化器への液体前駆体混合物（ニートな前駆体又は前駆体溶液）の流れを制御することを含む。他の方法は、適合性を有する混合固体又は液体前駆体をバブラー内で使用することを含む。液体源前駆体は、ニートな液体ハフニウム及びジルコニウム前駆体、又は適合性を有する溶媒に溶解された固体又は液体のハフニウム及びジルコニウム前駆体を含み得る。可能性のある適合性を有する溶媒には、イオン液体、炭化水素（脂肪族、オレフィン類、及び芳香族）、アミン、エステル、グライム、クラウンエーテル、エーテル、及びポリエーテルが含まれるが、これらに限定されない。場合によっては、１つ以上の適合性を有する固体前駆体を、１つ以上の適合性を有する液体前駆体に溶解することが可能であり得る。ガスパルス中でのハフニウム及びジルコニウム前駆体の相対濃度レベルを制御することにより、所望の化学量論的組成にてハフニウムジルコニウムベースの膜を堆積することが可能であることが当業者には明らかとなるであろう。本発明の実施形態によれば、ハフニウムジルコニウムベースの膜は、５～９５原子パーセントのジルコニウム（５％＜％Ｚｒ／（％Ｚｒ＋％Ｈｆ）＜９５％）を含むことができ、５～９５原子パーセントのハフニウム（５％＜％Ｈｆ／（％Ｚｒ＋％Ｈｆ）＜９５％）を含有することができる。ドープされたハフニウムジルコニウムベースの膜におけるドーパント元素濃度の例は、０．１～２０原子パーセント（０．１％＜％Ｄ’／（％Ｚｒ＋％Ｈｆ＋％Ｄ’）＜２０％、Ｄ’は１つ以上のドーパント元素を含む）、又は１～１０原子パーセントである。
本発明の実施形態は、多種多様なハフニウム及びジルコニウム前駆体を利用し得る。例えば、代表的な例は、Ｈｆ（ＯｔＢｕ）４（ハフニウムｔｅｒｔ－ブトキシド、ＨＴＢ）、Ｈｆ（ＮＥｔ２）４（テトラキス（ジエチルアミド）ハフニウム、ＴＤＥＡＨ）、Ｈｆ（ＮＥｔＭｅ）４（テトラキス（エチルメチルアミド）ハフニウム、ＴＥＭＡＨ）、Ｈｆ（ＮＭｅ２）４（テトラキス（ジメチルアミド）ハフニウム、ＴＤＭＡＨ）、Ｚｒ（ＯｔＢｕ）４（ジルコニウムｔｅｒｔ－ブトキシド、ＺＴＢ）、Ｚｒ（ＮＥｔ２）４（テトラキス（ジエチルアミド）ジルコニウム、ＴＤＥＡＺ）、Ｚｒ（ＮＭｅＥｔ）４（テトラキス（エチルメチルアミド）ジルコニウム、ＴＥＭＡＺ）、Ｚｒ（ＮＭｅ２）４（テトラキス（ジメチルアミド）ジルコニウム、ＴＤＭＡＺ）、Ｈｆ（ｍｍｐ）４、Ｚｒ（ｍｍｐ）４、ＨｆＣｌ４、ＺｒＣｌ４、ＺｒＣｐ２Ｍｅ２、Ｚｒ（ｔＢｕＣｐ）２Ｍｅ２、及びＺｒ（ＮｉＰｒ２）４を含む。一例では、ハフニウム及びジルコニウム前駆体は、同じ配位子（例えば、ＨＴＢ及びＺＴＢ）を有することができ、それにより、前駆体間で起こり得るいかなる有害な配位子交換をも防止することができる。
本発明の実施形態は、周期表の第ＩＩ族、第ＸＩＩＩ族、シリコン、及び希土類元素から選択される多種多様な異なるドーパント元素のうちの１つ以上を利用し得る。いくつかの例は、Ａｌ、Ｌａ、Ｙ、Ｍｇ、及びＳｉを含む。ドーパント元素は、十分な反応性、熱安定性、及び揮発性を有する任意のドーパントガスを使用して提供することができる。ドーパントガスは、ハフニウム及びジルコニウム前駆体について上述したバブリング又はＤＬＩ法を使用してプロセスチャンバに送達することができる。
本発明の実施形態は、多種多様な異なる希土類前駆体を利用し得る。例えば、多くの希土類前駆体は、式：
ＭＬ１Ｌ２Ｌ３Ｄｘ
を有し、式中Ｍは、イットリウム（Ｙ）、ルテチウム（Ｌｕ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、及びイッテルビウム（Ｙｂ）の群から選択された希土類金属元素である。Ｌ１、Ｌ２、Ｌ３は個別の陰イオン配位子であり、Ｄは中性ドナー配位子であり、ここでｘは０、１、２、又は３とすることができる。各Ｌ１、Ｌ２、Ｌ３配位子は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、ベータ－ジケトナート、ケトイミナート、シラノエート、及びカルボン酸塩の群から個別に選択され得る。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム、及びニトリルの群から選択され得る。
Ｌ群アルコキシドの例は、ｔｅｒｔ－ブトキシド、イソプロポキシド、エトキシド、１－メトキシ－２，２－ジメチル－２－プロピオナート（ｍｍｐ）、１－ジメチルアミノ－２，２’－ジメチル－プロピオナート、アミロキシド、及びネオペントキシドを含む。ハロゲン化物の例は、フッ化物、塩化物、ヨウ化物、及び臭化物を含む。アリールオキシドの例は、フェノキシド及び２，４，６－トリメチルフェノキシドを含む。アミドの例は、ビス（トリメチルシリル）アミドジ－ｔｅｒｔ－ブチルアミド、及び２，２，６，６－テトラメチルピペリジド（ＴＭＰＤ）を含む。シクロペンタジエニルの例は、シクロペンタジエニル、１－メチルシクロペンタジエニル、１，２，３，４－テトラメチルシクロペンタジエニル、１－エチルシクロペンタジエニル、ペンタメチルシクロペンタジエニル、１－イソプロピルシクロペンタジエニル、１－ｎ－プロピルシクロペンタジエニル、及び１－ｎ－ブチルシクロペンタジエニルを含む。アルキルの例は、ビス（トリメチルシリル）メチル、トリス（トリメチルシリル）メチル、及びトリメチルシリルメチルを含む。シリルの例は、トリメチルシリルである。アミジナートの例は、Ｎ，Ｎ’－ジ－ｔｅｒｔ－ブチルアセトアミジナート、Ｎ，Ｎ’－ジイソプロピルアセトアミジナート、Ｎ，Ｎ’－ジイソプロピル－２－ｔｅｒｔ－ブチルアミジナート、及びＮ，Ｎ’－ジ－ｔｅｒｔ－ブチル－２－ｔｅｒｔ－ブチルアミジナートを含む。ベータ－ジケトナートの例は、２，２，６，６－テトラメチル－３，５－ヘプタンジオナート（ＴＨＤ）、ヘキサフルオロ－２，４－ペンタンジオナート、及び６，６，７，７，８，８，８－へプタフルオロ－２，２－ジメチル－３，５－オクタンジオナート（ＦＯＤ）を含む。ケトイミナートの例は、２－イソプロピルイミノ－４－ペンタノナートである。シラノエートの例は、トリ－ｔｅｒｔ－ブチルシロキシド及びトリエチルシロキシドを含む。カルボン酸塩の例は、２－エチルヘキサノエートである。
Ｄ配位子の例は、テトラヒドロフラン、ジエチルエーテル、１，２－ジメトキシエタン、ジグリム、トリグリム、テトラグリム、１２－クラウン－６、１０－クラウン－４、ピリジン、Ｎ－メチルピロリジン、トリエチルアミン、トリメチルアミン、アセトニトリル、及び２，２－ジメチルプロピオニトリルを含む。
希土類前駆体の代表的な例は以下を含む：
Ｙ前駆体：Ｙ（Ｎ（ＳｉＭｅ３）２）３、Ｙ（Ｎ（ｉＰｒ）２）３、Ｙ（Ｎ（ｔＢｕ）ＳｉＭｅ３）３、Ｙ（ＴＭＰＤ）３、Ｃｐ３Ｙ、（ＭｅＣｐ）３Ｙ、（（ｎＰｒ）Ｃｐ）３Ｙ、（（ｎＢｕ）Ｃｐ）３Ｙ、Ｙ（ＯＣＭｅ２ＣＨ２ＮＭｅ２）３、Ｙ（ＴＨＤ）３、Ｙ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｙ（Ｃ１１Ｈ１９Ｏ２）３ＣＨ３（ＯＣＨ２ＣＨ２）３ＯＣＨ３、Ｙ（ＣＦ３ＣＯＣＨＣＯＣＦ３）３、Ｙ（ＯＯＣＣ１０Ｈ７）３、Ｙ（ＯＯＣ１０Ｈ１９）３、及びＹ（Ｏ（ｉＰｒ））３。
Ｌａ前駆体：Ｌａ（Ｎ（ＳｉＭｅ３）２）３、Ｌａ（Ｎ（ｉＰｒ）２）３、Ｌａ（Ｎ（ｔＢｕ）ＳｉＭｅ３）３、Ｌａ（ＴＭＰＤ）３、（（ｉＰｒ）Ｃｐ）３Ｌａ、Ｃｐ３Ｌａ、Ｃｐ３Ｌａ（ＮＣＣＨ３）２、Ｌａ（Ｍｅ２ＮＣ２Ｈ４Ｃｐ）３、Ｌａ（ＴＨＤ）３、Ｌａ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｌａ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）３ＯＣＨ３、Ｌａ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）４ＯＣＨ３、Ｌａ（Ｏ（ｉＰｒ））３、Ｌａ（ＯＥｔ）３、Ｌａ（ａｃａｃ）３、Ｌａ（（（ｔＢｕ）２Ｎ）２ＣＭｅ）３、Ｌａ（（（ｉＰｒ）２Ｎ）２ＣＭｅ）３、Ｌａ（（（ｔＢｕ）２Ｎ）２Ｃ（ｔＢｕ））３、Ｌａ（（（ｉＰｒ）２Ｎ）２Ｃ（ｔＢｕ））３、及びＬａ（ＦＯＤ）３。
Ｃｅ前駆体：Ｃｅ（Ｎ（ＳｉＭｅ３）２）３、Ｃｅ（Ｎ（ｉＰｒ）２）３、Ｃｅ（Ｎ（ｔＢｕ）ＳｉＭｅ３）３、Ｃｅ（ＴＭＰＤ）３、Ｃｅ（ＦＯＤ）３、（（ｉＰｒ）Ｃｐ）３Ｃｅ、Ｃｐ３Ｃｅ、Ｃｅ（Ｍｅ４Ｃｐ）３、Ｃｅ（ＯＣＭｅ２ＣＨ２ＮＭｅ２）３、Ｃｅ（ＴＨＤ）３、Ｃｅ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｃｅ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）３ＯＣＨ３、Ｃｅ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）４ＯＣＨ３、Ｃｅ（Ｏ（ｉＰｒ））３、及びＣｅ（ａｃａｃ）３。
Ｐｒ前駆体：Ｐｒ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｐｒ、Ｃｐ３Ｐｒ、Ｐｒ（ＴＨＤ）３、Ｐｒ（ＦＯＤ）３、（Ｃ５Ｍｅ４Ｈ）３Ｐｒ、Ｐｒ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｐｒ（Ｃ１１Ｈ１９Ｏ２）３・ＣＨ３（ＯＣＨ２ＣＨ２）３ＯＣＨ３、Ｐｒ（Ｏ（ｉＰｒ））３、Ｐｒ（ａｃａｃ）３、Ｐｒ（ｈｆａｃ）３、Ｐｒ（（（ｔＢｕ）２Ｎ）２ＣＭｅ）３、Ｐｒ（（（ｉＰｒ）２Ｎ）２ＣＭｅ）３、Ｐｒ（（（ｔＢｕ）２Ｎ）２Ｃ（ｔＢｕ））３、及びＰｒ（（（ｉＰｒ）２Ｎ）２Ｃ（ｔＢｕ））３。
Ｎｄ前駆体：Ｎｄ（Ｎ（ＳｉＭｅ３）２）３、Ｎｄ（Ｎ（ｉＰｒ）２）３、（（ｉＰｒ）Ｃｐ）３Ｎｄ、Ｃｐ３Ｎｄ、（Ｃ５Ｍｅ４Ｈ）３Ｎｄ、Ｎｄ（ＴＨＤ）３、Ｎｄ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｎｄ（Ｏ（ｉＰｒ））３、Ｎｄ（ａｃａｃ）３、Ｎｄ（ｈｆａｃ）３、Ｎｄ（Ｆ３ＣＣ（Ｏ）ＣＨＣ（Ｏ）ＣＨ３）３、及びＮｄ（ＦＯＤ）３。
Ｓｍ前駆体：Ｓｍ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｓｍ、Ｃｐ３Ｓｍ、Ｓｍ（ＴＨＤ）３、Ｓｍ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｓｍ（Ｏ（ｉＰｒ））３、Ｓｍ（ａｃａｃ）３、及び（Ｃ５Ｍｅ５）２Ｓｍ。
Ｅｕ前駆体：Ｅｕ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｅｕ、Ｃｐ３Ｅｕ、（Ｍｅ４Ｃｐ）３Ｅｕ、Ｅｕ（ＴＨＤ）３、Ｅｕ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｅｕ（Ｏ（ｉＰｒ））３、Ｅｕ（ａｃａｃ）３、及び（Ｃ５Ｍｅ５）２Ｅｕ。
Ｇｄ前駆体：Ｇｄ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｇｄ、Ｃｐ３Ｇｄ、Ｇｄ（ＴＨＤ）３、Ｇｄ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｇｄ（Ｏ（ｉＰｒ））３、及びＧｄ（ａｃａｃ）３。
Ｔｂ前駆体：Ｔｂ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｔｂ、Ｃｐ３Ｔｂ、Ｔｂ（ＴＨＤ）３、Ｔｂ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｔｂ（Ｏ（ｉＰｒ））３、及びＴｂ（ａｃａｃ）３。
Ｄｙ前駆体：Ｄｙ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｄｙ、Ｃｐ３Ｄｙ、Ｄｙ（ＴＨＤ）３、Ｄｙ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｄｙ（Ｏ（ｉＰｒ））３、Ｄｙ（Ｏ２Ｃ（ＣＨ２）６ＣＨ３）３、及びＤｙ（ａｃａｃ）３。
Ｈｏ前駆体：Ｈｏ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｈｏ、Ｃｐ３Ｈｏ、Ｈｏ（ＴＨＤ）３、Ｈｏ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｈｏ（Ｏ（ｉＰｒ））３、及びＨｏ（ａｃａｃ）３。
Ｅｒ前駆体：Ｅｒ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｅｒ、（（ｎＢｕ）Ｃｐ）３Ｅｒ、Ｃｐ３Ｅｒ、Ｅｒ（ＴＨＤ）３、Ｅｒ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｅｒ（Ｏ（ｉＰｒ））３、及びＥｒ（ａｃａｃ）３。
Ｔｍ前駆体：Ｔｍ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｔｍ、Ｃｐ３Ｔｍ、Ｔｍ（ＴＨＤ）３、Ｔｍ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｔｍ（Ｏ（ｉＰｒ））３、及びＴｍ（ａｃａｃ）３。
Ｙｂ前駆体：Ｙｂ（Ｎ（ＳｉＭｅ３）２）３、Ｙｂ（Ｎ（ｉＰｒ）２）３、（（ｉＰｒ）Ｃｐ）３Ｙｂ、Ｃｐ３Ｙｂ、Ｙｂ（ＴＨＤ）３、Ｙｂ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｙｂ（Ｏ（ｉＰｒ））３、Ｙｂ（ａｃａｃ）３、（Ｃ５Ｍｅ５）２Ｙｂ、Ｙｂ（ｈｆａｃ）３、及びＹｂ（ＦＯＤ）３。
Ｌｕ前駆体：Ｌｕ（Ｎ（ＳｉＭｅ３）２）３、（（ｉＰｒ）Ｃｐ）３Ｌｕ、Ｃｐ３Ｌｕ、Ｌｕ（ＴＨＤ）３、Ｌｕ［ＯＯＣＣＨ（Ｃ２Ｈ５）Ｃ４Ｈ９］３、Ｌｕ（Ｏ（ｉＰｒ））３、及びＬｕ（ａｃａｃ）３。
上述した前駆体、並びに以下に述べる前駆体について、以下の共通の略称が使用される：Ｓｉ：シリコン；Ｍｅ：メチル；Ｅｔ：エチル；ｉＰｒ：イソプロピル；ｎＰｒ：ｎ－プロピル；Ｂｕ：ブチル；ｎＢｕ：ｎ－ブチル；ｓＢｕ：ｓｅｃ－ブチル；ｉＢｕ：イソ－ブチル；ｔＢｕ：ｔｅｒｔ－ブチル；Ｃｐ：シクロペンタジエニル；ＴＨＤ：２，２，６，６－テトラメチル－３，５－ヘプタンジオナート；ＴＭＰＤ：２，２，６，６－テトラメチルピペリジド；ａｃａｃ：アセチルアセトナート；ｈｆａｃ：ヘキサフルオロアセチルアセトナート；及び、ＦＯＤ：６，６，７，７，８，８，８－ヘプタフルオロ－２，２－ジメチル－３，５－オクタンジオナート。
依然として図１Ａを参照して、酸素含有ガス供給システム４６は、酸素含有ガスをプロセスチャンバ１０に導入するように構成されている。酸素含有ガスは、Ｏ２、水（Ｈ２Ｏ）若しくは過酸化水素（Ｈ２Ｏ２）、又はそれらの組み合わせ、及び任意選択でＡｒなどの不活性ガスを含み得る。同様に、窒素含有ガス供給システム４８は、窒素含有ガスをプロセスチャンバ１０に導入するように構成されている。窒素含有ガスの例には、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、及びＣ１～Ｃ１０アルキルヒドラジン化合物が含まれるが、これらに限定されない。共通のＣ１及びＣ２アルキルヒドラジン化合物は、モノメチルヒドラジン（ＭｅＮＨＮＨ２）、１，１－ジメチルヒドラジン（Ｍｅ２ＮＮＨ２）、及び１，２－ジメチルヒドラジン（ＭｅＮＨＮＨＭｅ）を含む。本発明の一実施形態によれば、酸素及び窒素含有ガス、例えば、ＮＯ、ＮＯ２、又はＮ２Ｏ、又はこれらの組み合わせを利用してもよく、任意選択で、Ａｒなどの不活性ガスを利用してもよい。
本発明の実施形態は、多種多様な異なるＩＩ族（アルカリ土類）前駆体を利用してもよい。例えば、多くのＩＩ族前駆体は次の式を有する：
ＭＬ１Ｌ２Ｄｘ
ここで、Ｍは、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）の群から選択されたアルカリ土類金属元素である。Ｌ１及びＬ２は個別の陰イオン配位子であり、Ｄは中性ドナー配位子であり、ここでｘは０、１、２、又は３とすることができる。Ｌ１、Ｌ２配位子の各々は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、ベータ－ジケトナート、ケトイミナート、シラノエート、及びカルボン酸塩の群から個別に選択され得る。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム、及びニトリルの群から選択され得る。
Ｌ群アルコキシドの例は、ｔｅｒｔ－ブトキシド、イソプロポキシド、エトキシド、１－メトキシ－２，２－ジメチル－２－プロピオナート（ｍｍｐ）、１－ジメチルアミノ－２，２’－ジメチル－プロピオナート、アミロキシド、及びネオペントキシドを含む。ハロゲン化物の例は、フッ化物、塩化物、ヨウ化物、及び臭化物を含む。アリールオキシドの例は、フェノキシド及び２，４，６－トリメチルフェノキシドを含む。アミドの例は、ビス（トリメチルシリル）アミドジ－ｔｅｒｔ－ブチルアミド、及び２，２，６，６－テトラメチルピペリジド（ＴＭＰＤ）を含む。シクロペンタジエニルの例は、シクロペンタジエニル、１－メチルシクロペンタジエニル、１，２，３，４－テトラメチルシクロペンタジエニル、１－エチルシクロペンタジエニル、ペンタメチルシクロペンタジエニル、１－イソプロピルシクロペンタジエニル、１－ｎ－プロピルシクロペンタジエニル、及び１－ｎ－ブチルシクロペンタジエニルを含む。アルキルの例は、ビス（トリメチルシリル）メチル、トリス（トリメチルシリル）メチル、及びトリメチルシリルメチルを含む。シリルの例は、トリメチルシリルである。アミジナートの例は、Ｎ，Ｎ’－ジ－ｔｅｒｔ－ブチルアセトアミジナート、Ｎ，Ｎ’－ジイソプロピルアセトアミジナート、Ｎ，Ｎ’－ジイソプロピル－２－ｔｅｒｔ－ブチルアミジナート、及びＮ，Ｎ’－ジ－ｔｅｒｔ－ブチル－２－ｔｅｒｔ－ブチルアミジナートを含む。ベータ－ジケトナートの例は、２，２，６，６－テトラメチル－３，５－ヘプタンジオナート（ＴＨＤ）、ヘキサフルオロ－２，４－ペンタンジオナート（ｈｆａｃ）、及び６，６，７，７，８，８，８－へプタフルオロ－２，２－ジメチル－３，５－オクタンジオナート（ＦＯＤ）を含む。ケトイミナートの例は、２－イソプロピルイミノ－４－ペンタノナートである。シラノエートの例は、トリ－ｔｅｒｔ－ブチルシロキシド及びトリエチルシロキシドを含む。カルボン酸塩の例は、２－エチルヘキサノエートである。
Ｄ配位子の例は、テトラヒドロフラン、ジエチルエーテル、１，２－ジメトキシエタン、ジグリム、トリグリム、テトラグリム、１２－クラウン－６、１０－クラウン－４、ピリジン、Ｎ－メチルピロリジン、トリエチルアミン、トリメチルアミン、アセトニトリル、及び２，２－ジメチルプロピオニトリルを含む。
ＩＩ族（アルカリ土類）前駆体の代表的な例は以下を含む：
Ｂｅ前駆体：Ｂｅ（Ｎ（ＳｉＭｅ３）２）２、Ｂｅ（ＴＭＰＤ）２、及びＢｅＥｔ２。
Ｍｇ前駆体：Ｍｇ（Ｎ（ＳｉＭｅ３）２）２、Ｍｇ（ＴＭＰＤ）２、Ｍｇ（ＰｒＣｐ）２、Ｍｇ（ＥｔＣｐ）２、ＭｇＣｐ２。
Ｃａ前駆体：Ｃａ（Ｎ（ＳｉＭｅ３）２）２、Ｃａ（ｉＰｒ４Ｃｐ）２、及びＣａ（Ｍｅ５Ｃｐ）２。
Ｓｒ前駆体：ビス（ｔｅｒｔ－ブチルアセトアミジナート）ストロンチウム（ＴＢＡＡＳｒ）、Ｓｒ－Ｃ、Ｓｒ－Ｄ、Ｓｒ（Ｎ（ＳｉＭｅ３）２）２、Ｓｒ（ＴＨＤ）２、Ｓｒ（ＴＨＤ）２（テトラグリム）、Ｓｒ（ｉＰｒ４Ｃｐ）２、Ｓｒ（ｉＰｒ３Ｃｐ）２、及びＳｒ（Ｍｅ５Ｃｐ）２。
Ｂａ前駆体：ビス（ｔｅｒｔ－ブチルアセトアミジナート）バリウム（ＴＢＡＡＢａ）、Ｂａ－Ｃ、Ｂａ－Ｄ、Ｂａ（Ｎ（ＳｉＭｅ３）２）２、Ｂａ（ＴＨＤ）２、Ｂａ（ＴＨＤ）２（テトラグリム）、Ｂａ（ｉＰｒ４Ｃｐ）２、Ｂａ（Ｍｅ５Ｃｐ）２、及びＢａ（ｎＰｒＭｅ４Ｃｐ）２。
本発明の実施形態は、第ＸＩＩＩ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）をハフニウムジルコニウムベースの膜に取り込むために多種多様な異なる前駆体を利用することができる。例えば、多くのＡｌ前駆体は、式：
ＡｌＬ１Ｌ２Ｌ３Ｄｘ
を有し、式中Ｌ１、Ｌ２、Ｌ３は個別の陰イオン配位子であり、Ｄは中性ドナー配位子であり、ここでｘは０、１、又は２とすることができる。各Ｌ１、Ｌ２、Ｌ３配位子は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、ベータ－ジケトナート、ケトイミナート、シラノエート、及びカルボン酸塩の群から個別に選択され得る。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム、及びニトリルの群から選択され得る。
Ａｌ前駆体の他の例は以下を含む：Ａｌ２Ｍｅ６、Ａｌ２Ｅｔ６、［Ａｌ（Ｏ（ｓＢｕ））３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＢｒ３、ＡｌＩ３、Ａｌ（Ｏ（ｉＰｒ））３、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２Ｃｌ、Ａｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（Ｏ（ｓＢｕ））３、及びＡｌ（ＴＨＤ）３。
Ｇａ前駆体の例は、ＧａＣｌ３及びＧａＨ３を含み、Ｉｎ前駆体の例は、ＩｎＣｌ３及びＩｎＨ３を含み、Ｂ前駆体の例は、ボラン（ＢＥ３）、ジボラン（Ｂ２Ｈ６）、トリエチルボロン（ＢＥｔ３）、トリフェニルボロン（ＢＰｈ３）、Ｍｅ３Ｎ：ＢＨ３などのボラン付加物、及びＢＣｌ３を含む。
本発明の実施形態は、シリコンをハフニウムジルコニウムベースの膜に取り込むために多種多様なシリコン前駆体を利用することができる。シリコン前駆体の例には、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、モノクロロシラン（ＳｉＣｌＨ３）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ジエチルシラン（Ｅｔ２ＳｉＨ２）、及びアルキルアミノシラン化合物が含まれるが、これらに限定されない。アルキルアミノシラン化合物の例には、ジイソプロピルアミノシラン（Ｈ３Ｓｉ（ＮＰｒ２））、ビス（ｔｅｒｔ－ブチルアミノ）シラン（（Ｃ４Ｈ９（Ｈ）Ｎ）２ＳｉＨ２）、テトラキス（ジメチルアミノ）シラン（（Ｓｉ（ＮＭｅ２）４）、テトラキス（エチルメチルアミノ）シラン（Ｓｉ（ＮＥｔＭｅ）４）、テトラキス（ジエチルアミノ）シラン（（Ｓｉ（ＮＥｔ２）４）、トリス（ジメチルアミノ）シラン（ＨＳｉ（ＮＭｅ２）３）、トリス（エチルメチルアミノ）シラン（ＨＳｉ（ＮＥｔＭｅ）３）、トリス（ジエチルアミノ）シラン（ＨＳｉ（ＮＥｔ２）３）、及びトリス（ジメチルヒドラジノ）シラン（ＨＳｉ（Ｎ（Ｈ）ＮＭｅ２）３）、ビス（ジエチルアミノ）シラン（Ｈ２Ｓｉ（ＮＥｔ２）２）、ビス（ジイソプロピルアミノ）シラン（Ｈ２Ｓｉ（ＮＰｒ２）２）、トリス（イソプロピルアミノ）シラン（ＨＳｉ（ＮＰｒ２）３）、及び（ジイソプロピルアミノ）シラン（Ｈ３Ｓｉ（ＮＰｒ２）が含まれるが、これらに限定されない。
依然として図１Ａを参照して、パージガス供給システム４４は、プロセスチャンバ１０にパージガスを導入するように構成されている。例えば、パージガスの導入は、プロセスチャンバ１０への、ハフニウム及びジルコニウム前駆体のパルスの導入と、酸素含有ガス、窒素含有ガス、酸素及び窒素含有ガス、又はドーパントガスのパルスの導入との間に行われ得る。パージガスは、稀ガス（すなわち、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、窒素（Ｎ２）、又は水素（Ｈ２）などの、不活性ガスを含むことができる。
更に、ＡＬＤシステム１は、基板ホルダー２０に結合され、基板２５の温度を上昇させ且つ制御するように構成された基板温度制御システム６０を含む。基板温度制御システム６０は、冷却システムなどの温度制御要素を備え、温度制御要素は、基板ホルダー２０から熱を受け取り、熱交換器システム（図示せず）に熱を伝達するか、又は加熱時には、熱交換器システムから熱を伝達する、再循環冷却剤流を含む。加えて、温度制御要素は、抵抗加熱要素、又は熱電加熱器／冷却器などの加熱／冷却要素を含むことができ、これら要素は、基板ホルダー２０、並びに処理チャンバ１０のチャンバ壁、及びＡＬＤシステム１内の任意の他の構成要素内に含まれ得る。基板温度制御システム６０は、例えば、基板温度を室温から約３５０℃～５５０℃に上昇及び制御するように構成され得る。代替として、基板温度は、例えば、約１５０℃～３５０℃であり得る。しかしながら、基板の温度は、所与の基板の表面上に、特定のハフニウムジルコニウムベースの材料及びドープされたハフニウムジルコニウムベースの材料の堆積を引き起こすための所望の温度に基づいて選択されることを理解すべきである。
基板２５と基板ホルダー２０との間の熱伝達を改善するために、基板ホルダー２０は、基板２５を基板ホルダー２０の上面に固定するための、機械的クランプシステム、又は静電クランプシステムなどの電気的クランプシステムを含み得る。更には、基板ホルダー２０は、基板２５と基板ホルダー２０との間のガスギャップ熱コンダクタンスを改善するために、基板２５の裏側にガスを導入するように構成された基板裏面ガス送達システムを更に含み得る。高温又は低温での基板の温度制御が必要になる場合に、そのようなシステムを利用することができる。例えば、基板裏面ガスシステムは、二領域ガス分配システムを含むことができ、基板２５の中央と縁部との間でヘリウムガスキャップ圧を独立して変化させることができる。
更には、プロセスチャンバ１０は、ダクト３８を介して、真空ポンプシステム３４及びバルブ３６を含む圧力制御システム３２に更に結合され、圧力制御システム３２は、プロセスチャンバ１０を、基板２５上に薄膜を形成するのに好適な且つ第１及び第２のプロセス材料の使用に好適な圧力まで制御可能に排気するように構成されている。真空ポンプシステム３４は、最大で毎秒約５０００リットル（及びそれを超える）の排気速度が出せるターボ分子真空ポンプ（ＴＭＰ）又はクライオポンプを含むことができ、バルブ３６は、チャンバ圧力を抑制するための仕切弁を含むことができる。その上、チャンバ圧力を監視するためのデバイス（図示せず）が、処理チャンバ１０に結合され得る。圧力制御システム３２は、例えば、ドープされたハフニウムジルコニウムベースの材料の堆積中に、プロセスチャンバ圧力を約０．１トール～約１００トールに制御するように構成され得る。
ハフニウム前駆体供給システム４０、ジルコニウム前駆体供給システム４２、パージガス供給システム４４、酸素含有ガス供給システム４６、窒素含有ガス供給システム４８、及びドーパントガス供給システム５０は、１つ以上の圧力制御デバイス、１つ以上の流量制御デバイス、１つ以上のフィルター、１つ以上のバルブ、及び／又は１つ以上の流量センサーを含むことができる。流量制御デバイスは、空気圧駆動バルブ、電気機械式（ソレノイド）バルブ、及び／又は高速パルスガス注入バルブを含み得る。本発明の実施形態によれば、ガスは、順次且つ交互にプロセスチャンバ１０の中にパルス印加されてもよく、ここで、各ガスパルスの長さは、例えば、約０．１秒～約１００秒であり得る。あるいは、各ガスパルスの長さは、約１秒～約１０秒であり得る。ハフニウム及びジルコニウム前駆体についての例示的なガスパルスの長さは、０．３～３秒、例えば１秒であり得る。ドーパントガスについての例示的なガスパルスの長さは、０．１～３秒、例えば、０．３秒であり得る。酸素含有ガス、窒素含有ガス、並びに酸素及び窒素含有ガスについての例示的なガスパルスの長さは、０．３～３秒間、例えば１秒であり得る。例示的なパージガスパルスは、１～２０秒、例えば３秒であり得る。
依然として図１Ａを参照して、コントローラ７０は、マイクロプロセッサ、メモリ、及び、ＡＬＤシステム１への入力を通信及びアクティブ化し、並びにＡＬＤシステム１からの出力を監視するのに十分な制御電圧を発生させることが可能なデジタルＩ／Ｏポートを備えることができる。その上、コントローラ７０は、プロセスチャンバ１０、基板ホルダー２０、上部アセンブリ３０、ハフニウム前駆体供給システム４０、ジルコニウム前駆体供給システム４２、パージガス供給システム４４、酸素含有ガス供給システム４６、窒素含有ガス供給システム４８、ドーパントガス供給システム５０、基板温度制御システム６０、及び圧力制御システム３２に結合されてもよく、これらと情報を交換してもよい。例えば、堆積プロセスを実行するために、メモリに記憶されたプログラムを利用して、プロセスレシピに従って、堆積システム１の前述の構成要素への入力をアクティブ化してもよい。
コントローラ７０は、メモリに含まれた１つ以上の命令の１つ以上のシーケンスをプロセッサが実行したことに応答して本発明のマイクロプロセッサベースの処理ステップの一部又は全部を実施する汎用コンピュータシステムとして実装されてもよい。このような命令は、ハードディスク又はリムーバブルメディアドライブなどの別のコンピュータ可読媒体からコントローラのメモリに読み込まれてもよい。メインメモリに含まれた命令のシーケンスを実行するために、マルチプロセシング構成の１つ以上のプロセッサもまた、コントローラのマイクロプロセッサとして用いてよい。別の実施形態では、ハードワイヤード回路を、ソフトウェア命令の代わりに、又はソフトウェア命令と組み合わせて使用してもよい。したがって、実施形態は、ハードウェア回路及びソフトウェアの任意の特定の組み合わせに限定されない。
コントローラ７０は、本発明の教示に従ってプログラムされた命令を保持するための、及び本発明を実装するために必要であり得るデータ構造、テーブル、レコード、又は他のデータを収容するための、少なくとも１つのコンピュータ可読媒体又はメモリ、例えばコントローラメモリ、を含む。コンピュータ可読媒体の例は、コンパクトディスク、ハードディスク、フロッピー（登録商標）ディスク、テープ、磁気光学ディスク、ＰＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ、又は任意の他の磁気媒体；コンパクトディスク（例えばＣＤ－ＲＯＭ）、又は任意の他の光学媒体；パンチカード、紙テープ、又は穴のパターンを有する他の物理媒体；搬送波（以下で説明）、又はコンピュータが読み取ることができる任意の他の媒体である。
コンピュータ可読媒体のいずれか１つに、又はコンピュータ可読媒体の組み合わせにソフトウェアが記憶されて存在して、コントローラ７０を制御し、本発明を実施するためのデバイス（単数又は複数）を駆動し、及び／又はコントローラが人間のユーザとやり取りすることを可能にする。このようなソフトウェアは、デバイスドライバー、オペレーティングシステム、開発ツール、及びアプリケーションソフトウェアを含み得るが、これらに限定されない。そのようなコンピュータ可読媒体は、本発明の実施形態を実装する際に実行される処理の全部又は一部（処理が分散されている場合）を実行するための、本発明のコンピュータプログラムプロダクトを更に含む。
コンピュータコードデバイスは、スクリプト、解釈可能なプログラム、ダイナミックリンクライブラリ（ＤＬＬ）、Ｊａｖａ（登録商標）クラス、及び完全に実行可能なプログラムを含むがこれらに限定されない、任意の解釈可能な又は実行可能なコードメカニズムであり得る。その上、本発明の処理の一部は、より良い性能、信頼性、及び／又は費用のために分散されてもよい。
本明細書で使用される場合、用語「コンピュータ可読媒体」は、実行のためにコントローラ７０のプロセッサに命令を提供することに関与する任意の媒体を指す。コンピュータ可読媒体は、不揮発性媒体、揮発性媒体、及び伝送媒体を含むがこれらに限定されない多くの形態をとることができる。不揮発性媒体は、例えば、ハードディスク又はリムーバブルメディアドライブなどの、光ディスク、磁気ディスク、及び光磁気ディスクを含む。揮発性媒体は、メインメモリなどのダイナミックメモリを含む。その上、様々な形態のコンピュータ可読媒体が、コントローラのプロセッサへの、実行用の１つ以上の命令の１つ以上のシーケンスを実施することに関与し得る。例えば、命令は、初期的には、リモートコンピュータの磁気ディスク上に担持され得る。リモートコンピュータは、本発明の全部又は一部を実装するための命令を、リモートでダイナミックメモリにロードし、その命令をネットワークを介してコントローラ７０に送信することができる。
コントローラ７０は、ＡＬＤシステム１に対してローカルに配置されてもよく、又はＡＬＤシステム１に対してリモートに配置されてもよい。例えば、コントローラ７０は、直接接続、イントラネット、インターネット、及び無線接続のうちの少なくとも１つを使用して、ＡＬＤシステム１とデータを交換してもよい。コントローラ７０は、例えば、カスタマーサイト（すなわち、デバイスメーカー等）のイントラネットに結合されてもよい、又は例えば、ベンダーサイト（すなわち、機器製造業者）のイントラネットに結合されてもよい。これに加えて、例えば、コントローラ７０はインターネットに結合されてもよい。更に、別のコンピュータ（すなわち、コントローラ、サーバ等）が、直接接続、イントラネット、及びインターネットのうちの少なくとも１つを介して、例えばコントローラ７０にアクセスし、データを交換してもよい。また、当業者には理解されるように、コントローラ７０は、無線接続を介して、堆積システム１とデータを交換してもよい。
図１Ｂは、本発明の実施形態による、基板上にハフニウムジルコニウムベースの膜を堆積するためのＰＥＡＬＤシステム１００を示す。ＰＥＡＬＤシステム１００は、図１Ａに記載されるＡＬＤシステム１に類似しているが、プロセスチャンバ１０内のガス曝露の少なくとも一部の間にプラズマを発生させるように構成されたプラズマ発生システムを更に含む。これにより、Ｏ２、Ｈ２Ｏ、Ｈ２Ｏ２、又はこれらの組み合わせを含有する酸素含有ガスから、オゾン及びプラズマ励起酸素を形成することができる。同様に、プラズマ励起窒素が、Ｎ２、ＮＨ３、又はＮ２Ｈ４、又はＣ１～Ｃ１０アルキルヒドラジン化合物、又はこれらの組み合わせを含有する窒素含有ガスから形成され得る。
また、プラズマ励起酸素及び窒素が、ＮＯ、ＮＯ２、及びＮ２Ｏ、又はこれらの組み合わせを含有するプロセスガスから形成され得る。プラズマ発生システムは、プロセスチャンバ１０に結合され、プロセスチャンバ１０の中に導入されたガスに電力を結合させるように構成された、第１の電源５２を含む。第１の電源５２は、可変電源であってもよく、無線周波数（ＲＦ）発生器及びインピーダンス整合ネットワークを含んでもよく、更に、それを介してＲＦ電力がプロセスチャンバ１０内のプラズマに結合される電極を含んでもよい。電極は上部アセンブリ３１内に形成することができ、電極は、基板ホルダー２０に対向するように構成することができ、更に、プロセスガスをプロセスチャンバ１０の中に導入するように構成することができる。インピーダンス整合ネットワークは、整合ネットワークの出力インピーダンスを、電極及びプラズマを含むプロセスチャンバの入力インピーダンスと整合させることにより、ＲＦ発生器からプラズマへのＲＦ電力の伝達を最適化するように構成することができる。例えば、インピーダンス整合ネットワークは、反射電力を低減させることにより、プロセスチャンバ１０内のプラズマへのＲＦ電力の伝達を改善するのに役立つ。整合ネットワークトポロジー（例えば、Ｌタイプ、πタイプ、Ｔタイプ等）及び自動制御方式が、当業者にはよく知られている。
代替として、第１の電源５２は、ＲＦ発生器及びインピーダンス整合ネットワークを含み得るとともに、それを介してＲＦ電力がプロセスチャンバ１０内のプラズマに結合されるアンテナ、例えば誘導コイル、を更に含んでもよい。アンテナは、例えば、ヘリカルコイル又はソレノイドコイルを、例えば誘導結合プラズマ源又はヘリコン源において含むことができ、又は、アンテナは、例えば、トランス結合プラズマ源においてのようにフラットコイルを含むことができる。
代替として、第１の電源５２は、マイクロ波周波数発生器を含むことができ、更に、それを介してマイクロ波電力がプロセスチャンバ１０内のプラズマに結合されるマイクロ波アンテナ及びマイクロ波ウィンドウを含んでもよい。マイクロ波電力の結合は、米国特許第５，０２４，７１６号に記載されているように、電子サイクロトロン共鳴（ＥＣＲ）技術を使用して達成することができ、又はスロット平面アンテナ（ＳＰＡ）などの表面波プラズマ技術を使用して用いてもよい。
本発明の一実施形態によれば、ＰＥＡＬＤシステム１００は、プロセスチャンバ１０へのガスの代わる代わるの導入の少なくとも一部の最中に、（基板ホルダーバイアスを介して）プラズマを発生させる又は発生させることを支援するように構成された基板バイアス生成システムを含む。基板バイアスシステムは、プロセスチャンバ１０に結合され、電力を基板２５に結合させるように構成された、基板電源５４を含むことができる。基板電源５４は、ＲＦ発生器及びインピーダンス整合ネットワークを含んでもよく、それを介してＲＦ電力が基板２５に結合される電極を更に含んでもよい。電極は、基板ホルダー２０内に形成することができる。例えば、基板ホルダー２０は、ＲＦ発生器（図示せず）からインピーダンス整合ネットワーク（図示せず）を通って基板ホルダー２０へと至るＲＦ電力の伝送を介して、ＲＦ電圧に電気的にバイアスされ得る。ＲＦバイアスの典型的な周波数は、約０．１ＭＨｚ～約１００ＭＨｚの範囲とすることができ、１３．５６ＭＨｚにすることができる。プラズマ処理用のＲＦバイアスシステムは、当業者には周知である。代替として、ＲＦ電力は、複数の周波数で基板ホルダー電極に印加される。図１Ｂでは、プラズマ発生システム及び基板バイアスシステムが別個の実体として示されているが、それらは実際には、基板ホルダー２０に結合された１つ以上の電源を備えてもよい。
加えて、ＰＥＡＬＤシステム１００は、プラズマ励起ガスをプロセスチャンバ１０の中に流入させて基板２５に曝露させる前に、酸素含有ガス、窒素含有ガス、又はこれらの組み合わせを供給しリモートでプラズマを励起させるためのリモートプラズマシステム５６を含む。リモートプラズマシステム５６は、例えば、マイクロ波周波数発生器を含有することができる。プロセスチャンバの圧力は、約０．１トール～約１０トール、又は約０．２トール～約３トールであり得る。
図２Ａ～図２Ｆは、本発明の実施形態による、ハフニウムジルコニウムベースの膜を形成するためのパルスシーケンスを概略的に示す。本発明の実施形態では、順次且つ交互のパルスシーケンスを使用して、ハフニウムジルコニウムベースの膜の異なる成分（すなわち、ハフニウム、ジルコニウム、任意選択のドーパント元素、酸素、及び窒素）を堆積させる。ＡＬＤ及びＰＥＡＬＤプロセスは、典型的に、ガスパルス毎に材料のモノレイヤ未満を堆積するので、膜の異なる成分の別々の堆積シーケンスを使用して均質な材料を形成することが可能である。ガスの選択及びパルスシーケンスの組み合わせに応じて、ハフニウムジルコニウムベースの膜が形成されてもよく、これには、ハフニウムジルコニウム酸化膜、ドープされたハフニウムジルコニウム酸化膜、ハフニウムジルコニウム窒化膜、ドープされたハフニウムジルコニウム窒化膜、ハフニウムジルコニウム酸窒化膜、及びドープされたハフニウムジルコニウム酸窒化膜が含まれる。
図２Ａは、ステップ２０２において、ハフニウム前駆体からハフニウム元素を堆積させるためのパルスシーケンス２００を示す。図２Ｂは、ステップ２１２において、ジルコニウム前駆体からジルコニウム元素を堆積させるためのパルスシーケンス２１０を示す。図２Ｃは、ステップ２２２において、ハフニウム及びジルコニウム前駆体からハフニウム及びジルコニウム元素を同時に堆積させるためのパルスシーケンス２２０を示す。図２Ｄは、ステップ２３２において、酸素含有ガスへの曝露から、ハフニウムジルコニウムベースの膜に酸素を取り込むためのパルスシーケンス２３０を示す。図２Ｅは、ステップ２４２において、窒素含有ガスへの曝露から、ハフニウムジルコニウムベースの膜に窒素を取り込むためのパルスシーケンス２４０を示す。図２Ｆは、ステップ２５２において、ドーパントガスから１つ以上のドーパント元素を堆積させるためのパルスシーケンス２５０を示す。
図２Ａ～図２Ｆ示す実施形態によれば、パルスシーケンス２００、２１０、２２０、２３０、２４０、及び２５０の各々は、プロセスチャンバから未反応ガス又は副生成物を除去するための対応するパージ又は排気ステップ２０４、２１４、２２４、２３４、２４４、２５４を含み得る。本発明の別の実施形態によれば、パージ又は排気ステップ２０４、２１４、２２４、２３４、２４４、２５４のうちの１つ以上は省略され得る。
本発明の実施形態によれば、図２Ａ～図２Ｆに示すパルスシーケンスの異なる組み合わせを利用して様々なハフニウムジルコニウムベースの膜を堆積することができ、これには、ドープされたハフニウムジルコニウム酸化物（ＨｆｘＺｒｙＤ’ｋＯｍ；Ｄ’は１つ以上のドーパント元素を含有し、ｘ、ｙ、ｋ、及びｍはゼロでない数）、ドープされたハフニウムジルコニウム窒化物（ＨｆｘＺｒｙＤ’ｋＮｎ；ｘ、ｙ、ｋ、及びｎはゼロでない数）、及びドープされたハフニウムジルコニウム酸窒化物（ＨｆｘＺｒｙＤ’ｋＯｍＮｎ；ｘ、ｙ、ｋ、ｍ、及びｎはゼロでない数）が含まれる。以下は、本発明の実施形態の教示によって堆積され得る例示的なドープされたハフニウムジルコニウムベースの膜である。当業者は容易に認識するように、以下に示されていない多種多様な他のハフニウムジルコニウムベースの膜を堆積させることができる。更には、炭素及びハロゲン化物などの不純物が、前駆体配位子から、これらの材料に取り込まれてもよい。したがって、本発明の実施形態は、以下に列挙される材料に限定されない。例えば、他のドープされたハフニウムジルコニウムベースの材料は、１つ以上の、例えば２つ、３つ、４つ、又はそれ以上のドーパント元素Ｄ’を含有し得る。
ドープされたハフニウムジルコニウムベースの材料の例
ドープされたハフニウムジルコニウム酸化物：ＨｆｘＺｒｙＳｉｋＯｍ、ＨｆｘＺｒｙＡｌｋＯｍ、ＨｆｘＺｒｙＹｋＯｍ、及びＨｆｘＺｒｙＭｇｋＯｍ。
ドープされたハフニウムジルコニウム窒化物：ＨｆｘＺｒｙＳｉｋＮｎ、ＨｆｘＺｒｙＡｌｋＮｎ、ＨｆｘＺｒｙＹｋＮｎ、及びＨｆｘＺｒｙＭｇｋＮｎ。
ドープされたハフニウムジルコニウム酸窒化物：ＨｆｘＺｒｙＳｉｋＯｍＮｎ、ＨｆｘＺｒｙＡｌｋＯｍＮｎ、ＨｆｘＺｒｙＹｋＯｍＮｎ、及びＨｆｘＺｒｙＭｇｋＯｍＮｎ。
ハフニウムジルコニウム酸化膜及びドープされたハフニウムジルコニウム酸化膜
図３Ａ～図３Ｂは、本発明の実施形態による、ハフニウムジルコニウム酸化膜及びドープされたハフニウムジルコニウム酸化膜を形成するためのプロセスフロー図である。図３Ａ～図３Ｂのプロセスフローは、図１Ａ、図１ＢのＡＬＤ／ＰＥＡＬＤシステム１／１００、又はＡＬＤ／ＰＥＡＬＤプロセスを実施するように構成された任意の他の好適なＡＬＤ／ＰＥＡＬＤシステムによって実施され得る。
図３Ａでは、プロセスフロー３００は、ステップ３０２において、半導体基板などの基板をＡＬＤ又はＰＥＡＬＤシステムのプロセスチャンバ内に配置したときに開始する。ステップ３０４において、基板は、ハフニウム前駆体を含有するガスパルスと酸素含有ガスを含有するガスパルスとに順次曝露される。ステップ３０６において、基板は、ジルコニウム前駆体を含有するガスパルスと酸素含有ガスを含有するガスパルスとに順次曝露される。任意選択で、ステップ３０８において、基板は、１つ以上のドーパント元素を含有するガスパルスと酸素含有ガスを含有するガスパルスとに順次曝露される。酸素含有ガスは、Ｏ２、Ｈ２Ｏ、Ｈ２Ｏ２、オゾン、又はプラズマ励起酸素、又はこれらの組み合わせ、及び任意選択でＡｒなどの不活性ガスを含み得る。
ステップ３０４において、ハフニウム前駆体は、加熱された基板の表面と反応して、ハフニウム金属元素を含有するモノレイヤ厚さ未満の薄い化学吸着層を形成する。ハフニウム金属元素のサイズと比較して前駆体のサイズは大きいので、化学吸着層はモノレイヤよりも薄い。次に、酸素含有ガスを含有するガスパルスからの酸素が、化学吸着された表面層と反応し、ヒドロキシル化された表面を生成する。この順次のガス曝露を繰り返すことにより、すなわち、２つの曝露を複数回交互に行うことにより、サイクル毎に約１オングストローム（１０－１０ｍ）の１層ずつの成長を実現することが可能である。以下に説明するように、本発明の別の実施形態によれば、順次且つ交互のガスパルスの間に、プロセスチャンバから、いかなる未反応のハフニウム及びジルコニウム前駆体、副生成物、及び酸素含有ガスをも除去するために、プロセスチャンバをパージ又は排気してもよい。
本発明の実施形態によれば、順次且つ交互の曝露ステップ３０４、３０６、３０８は、所望の厚さを有するドープされたハフニウムジルコニウム酸化膜（ＨｆｘＺｒｙＤ’ｋＯｍ；ｘ、ｙ、ｋ、及びｍはゼロ以外の数である）が形成されるまで、プロセスフローの矢印３１４で示すように、所定の回数だけ繰り返してもよい。所望の膜厚は、形成されている半導体デバイスのタイプ又はデバイス領域に依存し得る。例えば、膜の厚さは、５ナノメートル（ｎｍ）超、１０ｎｍ超、１５ｎｍ超、２０ｎｍ超、３０ｎｍ超、又は５０ｎｍ超であり得る。例えば、膜の厚さは、５ｎｍ超～５０ｎｍ、５ｎｍ超～３０ｎｍ、５ｎｍ超～２０ｎｍ、又は約５ｎｍ～１０ｎｍであり得る。
図３Ａに示す実施形態によれば、プロセスフロー３００は、ハフニウム前駆体を含有するガスパルス、酸素含有ガスを含有するガスパルス、ジルコニウム前駆体を含有するガスパルス、酸素含有ガスを含有するガスパルス、任意選択で１つ以上のドーパント元素を含有するガスパルス、及び酸素含有ガスを含有するガスパルスの、順次且つ交互の曝露を含む堆積サイクルを含む。本発明の別の実施形態によれば、堆積サイクルの順次且つ交互の曝露ステップ３０４、３０６、３０８の順序を変更して、膜成長及び膜組成を達成することができる。
本発明の一実施形態によれば、順次曝露ステップ３０４、３０６、３０８の各々を、独立して所定の回数だけ繰り返してもよい。一例では、ステップ３０４がパルスシーケンスＡで示され、ステップ３０６がパルスシーケンスＢで示され、ステップ３０８がパルスシーケンスＸで示される場合、堆積サイクルはＡＢＸを含み、所望の膜が形成されるまで、ＡＢＸを所定の回数だけ繰り返してもよい（すなわち、ＡＢＸＡＢＸＡＢＸなど）。当業者は容易に認識するように、例えば、ＡＡＢＸＡＡＢＸ、ＡＢＢＸＡＢＢＸ、ＡＢＸＸＡＢＸＸ、ＡＡＢＸＡＢＢＸなどを含む、多種多様な他の堆積サイクルが可能である。しかしながら、本発明の実施形態はこれらの堆積サイクルに限定されない。なぜなら、Ａ、Ｂ、及びＸの他の組み合わせが利用され得るからである。これらの異なる堆積サイクルを使用してドープされたハフニウムジルコニウム酸化膜を堆積して、異なる量及び異なる深さプロファイルのハフニウム、ジルコニウム、ドーパント元素、及び酸素を含有する、ドープされたハフニウムジルコニウム酸化膜を得ることが可能である。
本発明の別の実施形態によれば、追加のドーパント元素を含有する追加のパルスシーケンスを、図３Ａに示すプロセスフローに追加して、追加のドーパント元素を含有する、ドープされたハフニウムジルコニウム酸化膜を形成してもよい。換言すれば、追加のドーパント元素を含有するガスパルスと酸素含有ガスを含有するガスパルスとを含むパルスシーケンスを追加することにより、追加のドーパント元素を膜の中に取り込むことができる。一例では、追加のドーパント元素を含有するガスパルスと、酸素含有ガスを含有するガスパルスとを含む、パルスシーケンスＣを追加してもよい。したがって、１つの堆積サイクルが、例えば、ＡＢＣＸ、ＡＢＢＣＸ、ＡＢＣＣＸなどを含むことができる。しかしながら、本発明の実施形態はこれらの堆積サイクルに限定されない。なぜなら、Ａ、Ｂ、Ｃ、及びＸの他の組み合わせが利用され得るからである。
本発明の別の実施形態によれば、プロセスフロー３００は、各ガスパルスの後にプロセスチャンバをパージ又は排気するステップを更に含み得る。パージ又は排気ステップは、ハフニウム前駆体、ジルコニウム前駆体、酸素含有ガス、及びドーパントガスの交互パルスの間に、プロセスチャンバから、いかなる未反応のハフニウム前駆体、ジルコニウム前駆体、副生成物、ドーパントガス、及び酸素含有ガスをも除去するのに役立ち得る。
曝露ステップ３０４及び３０６は、プロセスフローの矢印３１２によって示すように、所定の回数、順次繰り返されてもよく、曝露ステップ３０６及び３０８は、プロセスフローの矢印３１０によって示すように、所定の回数、順次繰り返されてもよく、曝露ステップ３０４及び３０８は、プロセスフローの矢印３１４によって示すように、所定の回数、順次繰り返されてもよい。更には、曝露ステップ３０４、３０６、３０８は、プロセスの矢印３１６によって示されるように、所定の回数、繰り返されてもよい。
本発明の一実施形態によれば、曝露ステップ３０８は任意選択であり、ドープされていないハフニウムジルコニウム酸化膜を堆積するために省略され得る。更には、曝露ステップ３０４及び３０６は、プロセスの矢印３１８によって示されるように、所定の回数だけ繰り返してもよい。
図３Ｂは、本発明の更に別の実施形態による、ドープされたハフニウムジルコニウム酸化膜を形成するためのプロセスフロー図である。図３Ｂで分かるように、プロセス３２０は、ステップ３２２において、半導体基板などの基板をＡＬＤ又はＰＥＡＬＤシステムのプロセスチャンバ内に配置したときに開始する。
ステップ３２４において、基板は、ハフニウム及びジルコニウム前駆体を含有するガスパルスと酸素含有ガスによるガスパルスとに順次曝露される。ハフニウム及びジルコニウム前駆体の相対濃度は、得られるドープされたハフニウムジルコニウム酸化膜の組成を調整するために、独立して制御されてもよい。ステップ３２６において、基板は、１つ以上のドーパント元素を含有するガスパルスと酸素含有ガスを含有するガスパルスとに順次曝露される。本発明の一実施形態によれば、順次曝露ステップ３２４及び３２６を、プロセスフローの矢印３２８によって示されるように、所定の回数だけ繰り返してもよい。更には、曝露ステップ３２４及び３２６の各々を、独立して所定の回数だけ繰り返してもよい。
代替的実施形態では、ハフニウム及びジルコニウム前駆体を一緒にパルス印加してもよく、一方又は両方を、１つ以上のドーパント元素と共にパルス印加して、ドープされたハフニウムジルコニウム酸化膜を堆積させてもよい。
本発明の別の実施形態によれば、プロセスフロー３２０は、各ガスパルスの後にプロセスチャンバをパージ又は排気するステップを更に含み得る。パージ又は排気ステップは、プロセスチャンバから、いかなる未反応のハフニウム前駆体、ジルコニウム前駆体、副生成物、酸素含有ガス、及びドーパントガスをも除去するのに役立ち得る。
本発明の一実施形態によれば、曝露ステップ３２６は任意選択であり、ドープされていないハフニウムジルコニウム酸化膜を堆積するために省略され得る。
ハフニウムジルコニウム窒化膜及びドープされたハフニウムジルコニウム窒化膜
図４Ａ～図４Ｂは、本発明の実施形態による、ハフニウムジルコニウム窒化膜及びドープされたハフニウムジルコニウム窒化膜を形成するためのプロセスフロー図である。図４Ａ～図４Ｂのプロセスフローは、図１Ａ、図１ＢのＡＬＤ／ＰＥＡＬＤシステム１／１００、又はＡＬＤ／ＰＥＡＬＤプロセスを実施するように構成された任意の他の好適なＡＬＤ／ＰＥＡＬＤシステムによって実行され得る。
図４Ａでは、プロセス４００は、ステップ４０２において、半導体基板などの基板をＡＬＤ又はＰＥＡＬＤシステムのプロセスチャンバ内に配置したときに開始する。ステップ４０４において、基板は、ハフニウム前駆体を含有するガスパルスと窒素含有ガスを含有するガスパルスとに順次曝露される。ステップ４０６において、基板は、ジルコニウム前駆体を含有するガスパルスと窒素含有ガスを含有するガスパルスとに順次曝露される。ステップ４０８において、基板は、１つ以上のドーパント元素を含有するガスパルスと窒素含有ガスを含有するガスパルスとに順次曝露される。窒素含有ガスは、ＮＨ３、Ｎ２Ｈ４、Ｃ１～Ｃ１０アルキルヒドラジン化合物、若しくはプラズマ励起窒素、又はこれらの組み合わせを含み得る。一実施形態によれば、窒素含有ガスは、プラズマ励起水素を更に含有してもよい。あるいは、窒素含有ガスをプラズマ励起水素で置き換えてもよい。
ステップ４０４において、ハフニウム前駆体は、加熱された基板の表面と反応して、ハフニウム金属元素を含有するモノレイヤ厚さ未満の薄い化学吸着層を形成する。基板表面はヒドロキシル基を含有し得る。ハフニウム金属元素のサイズと比較して前駆体のサイズは大きいので、化学吸着層はモノレイヤよりも薄い。次に、窒素含有ガスを含有するガスパルスからの窒素が、化学吸着された表面層と反応し、窒素終端表面を形成する。この順次のガス曝露を繰り返すことにより、すなわち、２つの曝露を複数回交互に行うことにより、サイクル毎に約１オングストローム（１０－１０ｍ）の１層ずつの成長を実現することが可能である。以下に説明するように、本発明の別の実施形態によれば、順次且つ交互のガスパルスの間に、プロセスチャンバから、いかなる未反応のハフニウム前駆体、ジルコニウム前駆体、副生成物、窒素含有ガス、及びドーパントガスをも除去するために、プロセスチャンバをパージ又は排気してもよい。
本発明の実施形態によれば、順次曝露ステップ４０４、４０６、４０８は、所望の厚さを有するドープされたハフニウムジルコニウム窒化膜（ＨｆｘＺｒｙＤ’ｋＮｎ；ｘ、ｙ、ｋ、及びｎはゼロでない数である）が形成されるまで、プロセスフローの矢印４１４で示すように、所定の回数だけ繰り返してもよい。所望の膜厚は、形成されている半導体デバイスのタイプ又はデバイス領域に依存し得る。例えば、膜の厚さは、５ｎｍ超、１０ｎｍ超、１５ｎｍ超、２０ｎｍ超、３０ｎｍ超、又は５０ｎｍ超であり得る。例えば、膜の厚さは、５ｎｍ超～５０ｎｍ、５ｎｍ超～３０ｎｍ、５ｎｍ超～２０ｎｍ、又は約５ｎｍ～１０ｎｍであり得る。
図４Ａに示す実施形態によれば、プロセスフロー４００は、ハフニウム前駆体を含有するガスパルス、窒素含有ガスを含有するガスパルス、ジルコニウム前駆体を含有するガスパルス、窒素含有ガスを含有するガスパルス、１つ以上のドーパント元素を含有するガスパルス、窒素含有ガスを含有するガスパルスの、順次且つ交互の曝露を含む堆積サイクルを含む。本発明の別の実施形態によれば、堆積サイクルの順次且つ交互の曝露ステップ４０４、４０６、４０８の順序を変更して、膜成長及び膜組成を達成することができる。
本発明の一実施形態によれば、順次曝露ステップ４０４、４０６、４０８の各々を独立して所定の回数だけ繰り返してもよい。一例では、ステップ４０４がパルスシーケンスＡで示され、ステップ４０６がパルスシーケンスＢで示され、ステップ４０８がパルスシーケンスＸで示される場合、堆積サイクルはＡＢＸを含み、所望の膜が形成されるまで、ＡＢＸを所定の回数だけ繰り返してもよい（すなわち、ＡＢＸＡＢＸＡＢＸなど）。当業者は容易に認識するように、例えば、ＡＡＢＸＡＡＢＸ、ＡＢＢＸＡＢＢＸ、ＡＢＸＸＡＢＸＸ、ＡＡＢＸＡＢＢＸなどを含む、多種多様な他の堆積サイクルが可能である。しかしながら、本発明の実施形態はこれらの堆積サイクルに限定されない。なぜなら、Ａ、Ｂ、及びＸの他の組み合わせが利用され得るからである。これらの異なる堆積サイクルを使用してドープされたハフニウムジルコニウム窒化膜を堆積して、異なる量及び異なる深さプロファイルのハフニウム、ジルコニウム、１つ以上のドーパント元素、及び窒素を含有する、ドープされたハフニウムジルコニウム窒化膜を得ることが可能である。
本発明の別の実施形態によれば、追加のドーパント元素を含有する追加のパルスシーケンスを、図４Ａに示すプロセスフローに追加して、追加のドーパント元素を含有する、ドープされたハフニウムジルコニウム窒化膜を形成してもよい。換言すれば、追加のドーパント元素を含有するガスパルスと窒素含有ガスを含有するガスパルスとを含むパルスシーケンスを追加することにより、追加のドーパント元素を膜の中に取り込むことができる。一例では、追加のドーパント元素を含有するガスパルスと、窒素含有ガスを含有するガスパルスとを含む、パルスシーケンスＣを追加してもよい。したがって、１つの堆積サイクルが、例えば、ＡＢＣＸ、ＡＢＢＣＸ、ＡＢＣＣＸなどを含むことができる。しかしながら、本発明の実施形態はこれらの堆積サイクルに限定されない。なぜなら、Ａ、Ｂ、Ｃ、及びＸの他の組み合わせが利用され得るからである。
本発明の別の実施形態によれば、プロセスフロー４００は、各ガスパルスの後にプロセスチャンバをパージ又は排気するステップを更に含み得る。パージ又は排気ステップは、ハフニウム前駆体、ジルコニウム前駆体、窒素含有ガス、及び１つ以上のドーパントガスの交互ガスパルスの間に、プロセスチャンバから、いかなる未反応のハフニウム前駆体、ジルコニウム前駆体、副生成物、ドーパントガス、及び窒素含有ガスをも除去するのに役立ち得る。
曝露ステップ４０４及び４０６は、プロセスフローの矢印４１２によって示すように、所定の回数、順次繰り返されてもよく、曝露ステップ４０６及び４０８は、プロセスフローの矢印４１０によって示すように、所定の回数、順次繰り返されてもよく、曝露ステップ４０４及び４０８は、プロセスフローの矢印４１４によって示すように、所定の回数、順次繰り返されてもよい。更には、曝露ステップ４０４、４０６、４０８を、プロセスの矢印４１６によって示されるように、所定の回数だけ繰り返してもよい。
本発明の一実施形態によれば、曝露ステップ４０８は任意選択であり、ドープされていないハフニウムジルコニウム窒化膜を堆積するために省略され得る。更には、曝露ステップ４０４及び４０６を、プロセスの矢印４１８によって示されるように、所定の回数だけ繰り返してもよい。
図４Ｂは、本発明の更に別の実施形態による、ドープされたハフニウムジルコニウム窒化膜を形成するためのプロセスフロー図である。図４Ｂで分かるように、プロセス４２０は、ステップ４２２において、半導体基板などの基板をＡＬＤ又はＰＥＡＬＤシステムのプロセスチャンバ内に配置したときに開始する。
ステップ４２４において、基板は、ハフニウム及びジルコニウム前駆体を含有するガスパルスと窒素含有ガスによるガスパルスとに順次曝露される。ハフニウム及びジルコニウム前駆体の相対濃度は、得られるドープされたハフニウムジルコニウム窒化膜の組成を調整するために、独立して制御されてもよい。ステップ４２６において、基板は、１つ以上のドーパント元素を含有するガスパルスと窒素含有ガスを含有するガスパルスとに順次曝露される。本発明の一実施形態によれば、順次曝露ステップ４２４及び４２６を、プロセスフローの矢印４２８によって示されるように、所定の回数だけ繰り返してもよい。更には、曝露ステップ４２４及び４２６の各々を、独立して所定の回数だけ繰り返してもよい。
代替的実施形態では、ハフニウム及びジルコニウム前駆体を一緒にパルス印加してもよく、一方又は両方を、１つ以上のドーパント元素と共にパルス印加して、ドープされたハフニウムジルコニウム窒化膜を堆積させてもよい。
本発明の別の実施形態によれば、プロセスフロー４２０は、各ガスパルスの後にプロセスチャンバをパージ又は排気するステップを更に含み得る。パージ又は排気ステップは、プロセスチャンバから、いかなる未反応のハフニウム前駆体、ジルコニウム前駆体、副生成物、窒素含有ガス、及びドーパントガスをも除去するのに役立ち得る。
本発明の一実施形態によれば、曝露ステップ４２６は任意選択であり、ドープされていないハフニウムジルコニウム窒化膜を堆積するために省略され得る。
ハフニウムジルコニウム酸窒化膜及びドープされたハフニウムジルコニウム酸窒化膜
図５Ａ～図５Ｂは、本発明の実施形態による、ハフニウムジルコニウム酸窒化膜及びドープされたハフニウムジルコニウム酸窒化膜を形成するためのプロセスフロー図である。図５Ａ～図５Ｂのプロセスフローは、図１Ａ、図１ＢのＡＬＤ／ＰＥＡＬＤシステム１／１００、又はＡＬＤ／ＰＥＡＬＤプロセスを実施するように構成された任意の他の好適なＡＬＤ／ＰＥＡＬＤシステムによって実行され得る。
図５Ａでは、プロセス５００は、ステップ５０２において、半導体基板などの基板をＡＬＤ又はＰＥＡＬＤシステムのプロセスチャンバ内に配置したときに開始する。ステップ５０４において、基板は、ハフニウム前駆体を含有するガスパルスと、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルスとに順次曝露される。ステップ５０６において、基板は、ジルコニウム前駆体を含有するガスパルスと、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルスとに順次曝露される。ステップ５０８において、１つ以上のドーパント元素を含有するガスパルスと、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルスとに基板を順次曝露させる。酸素含有ガスは、Ｏ２、Ｈ２Ｏ、Ｈ２Ｏ２、オゾン、又はプラズマ励起酸素、又はこれらの組み合わせ、及び任意選択でＡｒなどの不活性ガスを含み得る。窒素含有ガスは、ＮＨ３、Ｎ２Ｈ４、Ｃ１～Ｃ１０アルキルヒドラジン化合物、若しくはプラズマ励起窒素、又はこれらの組み合わせ、及び任意選択で、Ａｒなどの不活性ガス、を含有し得る。酸素及び窒素含有ガスは、ＮＯ、ＮＯ２、又はＮ２Ｏ、又はこれらの組み合わせを含むことができる。酸素及び窒素を膜の中に取り込むために、ステップ５０４、５０６、及び５０８の組み合わせは、酸素を含有する少なくとも１つのガスパルスと、窒素を含有する少なくとも１つのガスパルスとを含むべきである。
本発明の実施形態によれば、順次曝露ステップ５０４、５０６、５０８は、所望の厚さを有するドープされたハフニウムジルコニウム酸窒化膜（ＨｆｘＺｒｙＤ’ｋＯｍＮｎ；ｘ、ｙ、ｋ、ｍ、及びｎはゼロでない数である）が形成されるまで、プロセスフローの矢印５１４で示すように、所定の回数だけ繰り返してもよい。所望の膜厚は、形成されている半導体デバイスのタイプ又はデバイス領域に依存し得る。例えば、膜の厚さは、５ナノメートル（ｎｍ）超、１０ｎｍ超、１５ｎｍ超、２０ｎｍ超、３０ｎｍ超、又は５０ｎｍ超であり得る。例えば、膜の厚さは、５ｎｍ超～５０ｎｍ、５ｎｍ超～３０ｎｍ、５ｎｍ超～２０ｎｍ、又は約５ｎｍ～１０ｎｍであり得る。
図５Ａに示す実施形態によれば、プロセスフローは、ハフニウム前駆体を含有するガスパルス；酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルス；ジルコニウム前駆体を含有するガスパルス；酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルス；ドーパントガスを含有するガスパルス；並びに酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルス、の順次且つ交互の曝露を含む堆積サイクルを含む。本発明の別の実施形態によれば、堆積サイクルの順次且つ交互の曝露ステップ５０４、５０６、５０８の順序を変更して、膜成長及び膜組成を達成することができる。
本発明の一実施形態によれば、順次曝露ステップ５０４、５０６、５０８の各々を、独立して所定の回数だけ繰り返してもよい。一例では、ステップ５０４がパルスシーケンスＡで示され、ステップ５０６がパルスシーケンスＢで示され、ステップ５０８がパルスシーケンスＸで示される場合、堆積サイクルはＡＢＸを含み、所望の膜が形成されるまで、ＡＢＸを所定の回数だけ繰り返してもよい（すなわち、ＡＢＸＡＢＸＡＢＸなど）。当業者は容易に認識するように、例えば、ＡＡＢＸＡＡＢＸ、ＡＢＢＸＡＢＢＸ、ＡＢＸＸＡＢＸＸ、ＡＡＢＸＡＢＢＸなどを含む、多種多様な他の堆積サイクルが可能である。しかしながら、本発明の実施形態はこれらの堆積サイクルに限定されない。なぜなら、Ａ、Ｂ、及びＸの他の組み合わせが利用され得るからである。これらの異なる堆積サイクルを使用してドープされたハフニウムジルコニウム酸窒化膜を堆積して、異なる量及び異なる深さプロファイルのハフニウム、ジルコニウム、１つ以上のドーパント元素、窒素、及び酸素を含有する、ドープされたハフニウムジルコニウム酸窒化膜を得ることが可能である。
本発明の別の実施形態によれば、追加のドーパント元素を含有する追加のパルスシーケンスを、図５Ａに示すプロセスフローに追加して、追加のドーパント元素を含有する、ドープされたハフニウムジルコニウム酸窒化膜を形成してもよい。換言すれば、膜の中に取り込むべき追加のドーパント元素の各々に対して、追加のドーパント元素を含有するガスパルスと、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルスとの順次曝露を含むパルスシーケンスを追加することにより、追加のドーパント元素を膜の中に取り込むことができる。一例では、第２のドーパントガスと、酸素、窒素、又は酸素及び窒素を含有するガスと、を含有するガスパルスを含む、パルスシーケンスＣを追加してもよい。したがって、１つの堆積サイクルが、例えば、ＡＢＣＸ、ＡＢＢＣＸ、ＡＢＣＣＸ、ＡＢＣＸＸなどを含むことができる。しかしながら、本発明の実施形態はこれらの堆積サイクルに限定されない。なぜなら、Ａ、Ｂ、Ｃ、及びＸの他の組み合わせが利用され得るからである。
本発明の別の実施形態によれば、プロセスフロー５００は、各ガスパルスの後にプロセスチャンバをパージ又は排気するステップを更に含み得る。パージ又は排気ステップは、交互のガスパルスの間に、プロセスチャンバから、いかなる未反応のハフニウム前駆体、ジルコニウム前駆体、副生成物、ドーパントガス、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスをも除去するのに役立ち得る。
曝露ステップ５０４及び５０６は、プロセスフローの矢印５１２によって示すように、所定の回数、順次繰り返されてもよく、曝露ステップ５０６及び５０８は、プロセスフローの矢印５１０によって示すように、所定の回数、順次繰り返されてもよく、曝露ステップ５０４及び５０８は、プロセスフローの矢印５１４によって示すように、所定の回数、順次繰り返されてもよい。更には、曝露ステップ５０４、５０６、５０８を、プロセスの矢印５１６によって示されるように、所定の回数だけ繰り返してもよい。
本発明の一実施形態によれば、曝露ステップ５０８は任意選択であり、ドープされていないハフニウムジルコニウム酸窒化膜を堆積するために省略され得る。更には、曝露ステップ５０４及び５０６を、プロセスの矢印５１８によって示されるように、所定の回数だけ繰り返してもよい。
図５Ｂは、本発明の更に別の実施形態による、ドープされたハフニウムジルコニウム酸窒化膜を形成するためのプロセスフロー図である。図５Ｂで分かるように、プロセス５２０は、ステップ５２２において、半導体基板などの基板をＡＬＤ又はＰＥＡＬＤシステムのプロセスチャンバ内に配置したときに開始する。
ステップ５２４において、基板は、ハフニウム及びジルコニウム前駆体を含有するガスパルスと、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルスとに同時に曝露される。ハフニウム及びジルコニウム前駆体の相対濃度は、得られるドープされたハフニウムジルコニウム酸窒化膜の組成を調整するために、独立して制御されてもよい。ステップ５２６において、基板は、ドーパントガスを含有するガスパルスと、酸素含有ガス、窒素含有ガス、又は酸素及び窒素含有ガスを含有するガスパルスとに順次曝露される。本発明の一実施形態によれば、順次曝露ステップ５２４及び５２６を、プロセスフローの矢印５２８によって示されるように、所定の回数だけ繰り返してもよい。
代替的実施形態では、ハフニウム及びジルコニウム前駆体を一緒にパルス印加してもよく、一方又は両方を、１つ以上のドーパント元素と共にパルス印加して、ドープされたハフニウムジルコニウム酸窒化膜を堆積させてもよい。
本発明の別の実施形態によれば、プロセスフロー５２０は、各ガスパルスの後にプロセスチャンバをパージ又は排気するステップを更に含み得る。パージ又は排気ステップは、プロセスチャンバから、いかなる未反応のハフニウム及びジルコニウム前駆体、副生成物、酸素含有ガス、窒素含有ガス、酸素及び窒素含有ガス、及びドーパントガスをも除去するのに役立ち得る。
本発明の一実施形態によれば、曝露ステップ５２６は任意選択であり、ドープされていないハフニウムジルコニウム酸窒化膜を堆積するために省略され得る。
本発明の一実施形態によれば、堆積されたハフニウムジルコニウムの酸化膜、窒化膜、及び酸窒化膜は、膜をオゾン、プラズマ励起酸素、若しくはプラズマ励起窒素、又はこれらの組み合わせに曝露させることにより更に処理されてもよい。この後処理を利用して、酸素、窒素、又は酸素及び窒素の両方を膜の中に更に取り込むことができる。
図６は、本発明の実施形態による、ハフニウムジルコニウムベースの膜及びドープされたハフニウムジルコニウムベースの膜を形成するプロセスフロー図である。プロセスフロー６００は、ステップ６０２において、基板上にハフニウムジルコニウムベースの膜を堆積させることを含む。基板は、ハフニウムジルコニウムベースの膜がデバイス内で高誘電率（ｈｉｇｈ－ｋ）膜として機能することになる露出した半導体デバイス領域を含み得る。一例では、デバイスは、ＭＯＳＦＥＴ又はキャパシタを含んでもよい。一例では、ハフニウムジルコニウムベースの膜は、原子層堆積プロセスによって堆積されてもよい。別の例では、ハフニウムジルコニウムベースの膜は、化学気相成長プロセスによって堆積されてもよい。いくつかの例では、ハフニウムジルコニウムベースの膜は、堆積が望ましくない表面への堆積をブロックするために、表面処理又は自己組織化モノレイヤを使用して選択的に堆積されてもよい。原子層堆積又は化学気相成長プロセスは、例えば、ハフニウム又はジルコニウムのアミド、アミジナート、ベータ－ジケトナート、グアニジナート、アルコキシド、又はシクロプテンタジエニルの前駆体を利用してもよい。原子層堆積プロセスは、例えば、ＨｆＣｌ４又はＺｒＣｌ４などの、ハフニウム又はジルコニウムのハロゲン化前駆体を利用してもよい。原子層堆積プロセスは、水、酸素、オゾン、過酸化水素、又はこれらの混合物を更に含んでもよい。原子層堆積プロセス中に、ウェハー表面は、ハフニウム及びジルコニウム前駆体に別々に、例えばパージによって分離された別々のパルスの間に曝露されてもよく、又は、表面は、ハフニウム及びジルコニウム前駆体に同時に、例えば同じパルスの間に、曝露されてもよい。１つの好ましい実施形態では、ハフニウムジルコニウム酸化物は、原子層堆積プロセスによって堆積され、このプロセスでは、１つ以上のハフニウム酸化物のサイクルと、１つ以上のジルコニウム酸化物のサイクルとを含むスーパーサイクルが繰り返されて、約５ｎｍを超える所望の膜厚及び所望の組成が達成される。１００％×［Ｚｒ］／［Ｚｒ＋Ｈｆ］として計算される所望のＺｒ百分率は、約２０～約８０％であり得る。別の好ましい実施形態では、デバイスはＭＯＳＦＥＴであり、原子層堆積プロセスは、酸化剤として水を利用する。
ステップ６０４において、任意選択でアモルファス又は多結晶のシリコン層を基板上に堆積させる。シリコン層は、熱処理プロセス中にハフニウムジルコニウムベースの膜の中に少なくとも部分的に拡散してもよく、及び／又は以下で説明するキャップ層の除去中にエッチング停止層として使用されてもよい。シリコン層は、化学気相成長（ＣＶＤ）プロセスによって、又は物理気相成長（ＰＶＤ）プロセスによって堆積されてもよい。Ｓｉ層の厚さは、例えば、約１ｎｍ～約３ｎｍ、又は約２ｎｍ～約４ｎｍであってもよい。
ステップ６０６において、キャップ層を基板上に堆積させる。いくつかの例では、キャップ層は、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＡｌＮ、又はこれらの混合物を含み得る。別の例では、キャップ層は、Ｇｅ、又はＧｅ及びＳｉを含む。キャップ層の厚さは、約１～約１０ｎｍであってもよい。例えば、キャップ層は約５ｎｍの厚さであってもよい。いくつかの例では、キャップ層は、原子層堆積プロセスを使用して、又は化学気相成長プロセスを使用して、又はこれらのいくつかの組み合わせを使用して堆積されてもよい。いくつかの例では、原子層堆積又は化学気相成長は、プラズマの使用を含んでもよい。
ステップ６０８において、基板を熱処理して、ハフニウムジルコニウムベースの膜を、非中心対称斜方晶相、正方晶相、又は斜方晶相若しくは正方晶相を含む混合相へと結晶化させる。いくつかの例では、熱処理は約３００℃～約８５０℃である。他の例では、熱処理は約４００℃～約５００℃である。例えば、熱処理は約４５０℃で実施されてもよい。熱処理は、単一ウェハーアニールとして、又はバッチプロセスとして実施されてもよい。熱処理時間は、約０～３分であってもよく、又は約１時間であってもよい。熱処理は、超高速アニールを使用して非常に高温で短時間で達成されてもよい。例えば、熱処理は、急速熱アニールによって、又はレーザースパイクアニールプロセスによって達成されてもよい。
ステップ６１０において、ドライエッチング又はウェットエッチングプロセスによって、キャップ層を基板から除去する。例えば、このプロセスは、希フッ化水素酸を含むウェットエッチングプロセスであってもよい。別の例では、ウェットエッチングプロセスは、水酸化テトラメチルアンモニウムを含む。別の例では、エッチングプロセスはドライエッチングプロセスである。一例では、ドライエッチングプロセスはフッ素含有ガスの使用を含む。別の例では、ドライエッチングプロセスはプラズマの使用を含む。別の例では、ドライエッチングプロセスはハロゲンの使用を含む。例えば、ドライエッチングプロセスは、反応性ガスとしてＣＨＦ３を含んでもよく、又はＣｌ２を含んでもよい。ドライエッチングプロセスは、Ａｒ、Ｎ２などの不活性ガスを更に含んでもよい。一例では、ドライエッチングプロセスは、Ａｒ／ＣＨＦ３及びプラズマを使用する。別の例では、ドライエッチングプロセスは、Ａｒ／Ｃｌ２及びプラズマを使用する。いくつかの例では、ドライエッチングプロセスは、原子層エッチングプロセスであってもよい。原子層エッチングプロセスは、Ｂ又はＡｌ含有ガス及びフッ素含有ガスの使用を含んでもよい。例えば、原子層エッチングプロセスは、ＢＣｌ３及びＨＦの使用を含んでもよい。別の例では、原子層エッチングプロセスは、キャップ層を除去する前に、キャップ層の全部又は一部を酸化することを含んでもよい。原子層エッチングプロセスは、プラズマを含んでもよく、不活性ガスを更に含んでもよい。例えば、原子層エッチングプロセスは、ＢＣｌ３、Ａｒ、及びプラズマを含んでもよい。いくつかの例では、エッチングは下にあるハフニウムジルコニウム酸化物に対して選択的である。他の例では、エッチングは任意選択のシリコン層に対して選択的である。
ステップ６１２において、任意選択のアモルファス又は多結晶のシリコン層を、ドライ又はウェットエッチングを使用して基板から除去する。ドライ又はウェットエッチングは、キャップ層を除去するための上述の方法と同様にして達成してもよい。
ステップ６１４において、ハフニウムジルコニウムベースの膜を５ｎｍ未満の厚さに薄くし、薄くした熱処理されたハフニウムジルコニウムベースの膜は、結晶化された非中心対称斜方晶相、正方晶相、又は斜方晶若しくは正方晶相を含む混合相を維持し、且つ電気的ストレス中に強誘電性の挙動を呈する。一実施形態によれば、ハフニウムジルコニウムベースの膜は、３ｎｍ未満の厚さに薄くされる。薄くすることは、原子層エッチングプロセスによって達成されてもよい。いくつかの例では、原子層エッチングプロセスは、プラズマの使用を更に含む。例えば、原子層エッチングプロセスは、ＢＣｌ３、Ａｒ、及びプラズマを含んでもよい。他の例では、原子層エッチングは、Ｂ又はＡｌ含有試薬、及びフッ素含有ガスを使用して達成してもよい。例えば、原子層エッチングは、ＢＣｌ３及びＨＦを使用して達成してもよい。別の例では、原子層エッチングは、トリメチルアルミニウム及びＨＦを使用して達成してもよい。
ステップ６１６において、基板を更に処理して、ＭＯＳＦＥＴ、トンネル接合、ダイオード、抵抗メモリ、又はキャパシタを形成する。
半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法を、様々な実施形態にて開示してきた。本発明の実施形態の上述の説明は、例示及び説明を目的として提示されている。この説明は、網羅的であること、又は開示されている厳密な形態に本発明を限定することを意図するものではない。本明細書及び以下の特許請求の範囲は、説明目的でのみ使用される用語を含み、限定するものとして解釈されないものとする。関連する技術分野の当業者であれば、上述の教示を踏まえて多くの修正形態及び変形形態が可能であることを理解することができる。当業者は、図に示されている様々な構成要素に対する様々な等価な組み合わせ及び置換を認識するであろう。したがって、本発明の範囲は、この詳細な説明によってではなく、むしろ本明細書に添付の特許請求の範囲によって限定されることを意図している。

Claims (20)

  1. 基板を処理する方法であって、
    ５ナノメートルを超える厚さのハフニウムジルコニウムベースの膜を基板上に堆積することと、
    前記ハフニウムジルコニウムベースの膜上にキャップ層を堆積させることと、
    前記基板を熱処理して、前記ハフニウムジルコニウムベースの膜を、非中心対称斜方晶相、正方晶相、又はこれらの混合相へと結晶化させることと、
    前記基板から前記キャップ層を除去することと、
    前記熱処理されたハフニウムジルコニウムベースの膜を５ナノメートル未満の厚さに薄膜化することであって、当該薄膜化された前記熱処理されたハフニウムジルコニウムベースの膜は、前記結晶化された非中心対称斜方晶相、正方晶相、又はこれらの混合相を維持している、ことと、
    を含む方法。
  2. 前記熱処理されたハフニウムジルコニウムベースの膜は、３ｎｍ未満の厚さに薄膜化される、請求項１に記載の方法。
  3. 前記キャップ層は、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＡｌＮ、又はこれらの組み合わせを含む、請求項１に記載の方法。
  4. 前記キャップ層は、Ｇｅ、又はＧｅ及びＳｉを含む、請求項１に記載の方法。
  5. 前記熱処理は、前記基板を３００℃～８５０℃の温度に加熱することを含む、請求項１に記載の方法。
  6. 前記薄膜化は、原子層エッチング（ＡＬＥ）によって実施される、請求項１に記載の方法。
  7. 前記ＡＬＥは、Ｂ含有ガス又はＡｌ含有ガスと、フッ素含有ガスとの交互曝露を含む、請求項６に記載の方法。
  8. 前記ＡＬＥは、ＢＣｌ３ガスとＨＦガスとの交互曝露を含む、請求項６に記載の方法。
  9. 前記キャップ層を堆積させる前に、前記ハフニウムジルコニウムベースの膜上にアモルファス又は多結晶シリコン層を堆積させること、
    を更に含む請求項１に記載の方法。
  10. 前記熱処理されたハフニウムジルコニウムベースの膜から、前記アモルファス又は多結晶シリコン層を除去すること、
    を更に含む請求項９に記載の方法。
  11. 前記基板を更に処理して、前記薄膜化された前記熱処理されたハフニウムジルコニウムベースの膜を含有する、ＭＯＳＦＥＴ、トンネル接合、ダイオード、抵抗メモリ、又はキャパシタを形成すること、
    を更に含む請求項１に記載の方法。
  12. 前記ハフニウムジルコニウムベースの膜は、ハフニウムジルコニウム酸化膜、ハフニウムジルコニウム窒化膜、ハフニウムジルコニウム酸窒化膜、ドープされたハフニウムジルコニウム酸化膜、ドープされたハフニウムジルコニウム窒化膜、又はドープされたハフニウムジルコニウム酸窒化膜を含む、請求項１に記載の方法。
  13. 前記ドープされたハフニウムジルコニウム酸化膜、前記ドープされたハフニウムジルコニウム窒化膜、又は前記ドープされたハフニウムジルコニウム酸窒化膜は、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｉ、Ｙ、Ｌｕ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｈ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、及びＹｂから選択されるドーパント元素を含有する、請求項１２に記載の方法。
  14. 基板を処理する方法であって、
    ５ナノメートルを超える厚さのハフニウムジルコニウム酸化膜を基板上に堆積させることと、
    前記ハフニウムジルコニウム酸化膜上に、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＡｌＮ、又はこれらの組み合わせを含むキャップ層を堆積させることと、
    前記基板を３００℃～８５０℃の温度で熱処理して、前記ハフニウムジルコニウム酸化膜を、非中心対称斜方晶相、正方晶相、又はこれらの混合相へと結晶化させることと、
    前記基板から前記キャップ層を除去することと、
    前記熱処理されたハフニウムジルコニウム酸化膜を原子層エッチング（ＡＬＥ）によって５ｎｍ未満の厚さに薄膜化することであって、当該薄膜化された前記熱処理されたハフニウムジルコニウム酸化膜は、前記結晶化された非中心対称斜方晶相、正方晶相、又はこれらの混合相を維持している、ことと、
    を含む方法。
  15. 前記熱処理されたハフニウムジルコニウム酸化膜は、３ナノメートル未満の厚さに薄膜化される、請求項１４に記載の方法。
  16. 前記ＡＬＥは、Ｂ含有ガス又はＡｌ含有ガスと、フッ素含有ガスとの交互曝露を含む、請求項１４に記載の方法。
  17. 前記ＡＬＥは、ＢＣｌ３ガスとＨＦガスとの交互曝露を含む、請求項１４に記載の方法。
  18. 前記キャップ層を堆積させる前に、前記ハフニウムジルコニウム酸化膜上にアモルファス又は多結晶シリコン層を堆積させること、
    を更に含む請求項１４に記載の方法。
  19. 前記熱処理されたハフニウムジルコニウム酸化膜から、前記アモルファス又は多結晶シリコン層を除去すること、
    を更に含む請求項１８に記載の方法。
  20. 前記基板を更に処理して、前記薄膜化された前記熱処理されたハフニウムジルコニウム酸化膜を含有する、ＭＯＳＦＥＴ、トンネル接合、ダイオード、抵抗メモリ、又はキャパシタを形成すること、
    を更に含む請求項１４に記載の方法。
JP2021504264A 2018-07-26 2019-07-26 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法 Active JP7369899B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862703714P 2018-07-26 2018-07-26
US62/703,714 2018-07-26
PCT/US2019/043595 WO2020023837A1 (en) 2018-07-26 2019-07-26 Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices

Publications (3)

Publication Number Publication Date
JP2021531661A JP2021531661A (ja) 2021-11-18
JPWO2020023837A5 JPWO2020023837A5 (ja) 2022-06-13
JP7369899B2 true JP7369899B2 (ja) 2023-10-27

Family

ID=69178604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021504264A Active JP7369899B2 (ja) 2018-07-26 2019-07-26 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法

Country Status (6)

Country Link
US (1) US10790149B2 (ja)
JP (1) JP7369899B2 (ja)
KR (1) KR102597980B1 (ja)
CN (1) CN112470257B (ja)
TW (1) TWI809158B (ja)
WO (1) WO2020023837A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11121140B2 (en) * 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
JP7096279B2 (ja) 2020-03-25 2022-07-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム、および基板処理方法
US20220020862A1 (en) * 2020-07-16 2022-01-20 Entegris, Inc. Carbon-free laminated hafnium oxide/zirconium oxide films for ferroelectric memories
US11706928B2 (en) * 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
TW202247469A (zh) * 2021-02-08 2022-12-01 美商應用材料股份有限公司 以偶極膜工程化的mosfet閘極
KR102511643B1 (ko) * 2021-04-15 2023-03-21 한국과학기술원 절연막으로 사용되는 하프니아 유전체 및 그 제조 방법
CN114988470B (zh) * 2022-05-26 2024-04-05 湘潭大学 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234325A (ja) 2001-12-04 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20080233288A1 (en) 2007-03-20 2008-09-25 Tokyo Electron Limited Method of forming crystallographically stabilized doped hafnium zirconium based films
US20090057737A1 (en) 2007-09-05 2009-03-05 Qimonda Ag Integrated circuit with dielectric layer
US20090261395A1 (en) 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20110027999A1 (en) 2006-08-16 2011-02-03 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
WO2012133433A1 (ja) 2011-03-28 2012-10-04 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP2014053568A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2017518639A (ja) 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586260B2 (en) * 2001-03-28 2003-07-01 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same
US6420279B1 (en) * 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
US6897074B1 (en) * 2004-03-03 2005-05-24 Sharp Laboratories Of America, Inc. Method for making single-phase c-axis doped PGO ferroelectric thin films
KR100891779B1 (ko) * 2005-11-28 2009-04-07 허니웰 인터내셔날 인코포레이티드 증착 공정용의 유기금속 전구체 및 관련된 중간체, 이들의제조 방법, 및 이들의 사용 방법
US20080087890A1 (en) * 2006-10-16 2008-04-17 Micron Technology, Inc. Methods to form dielectric structures in semiconductor devices and resulting devices
US7755128B2 (en) * 2007-03-20 2010-07-13 Tokyo Electron Limited Semiconductor device containing crystallographically stabilized doped hafnium zirconium based materials
JP4552973B2 (ja) 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
US7964515B2 (en) * 2007-12-21 2011-06-21 Tokyo Electron Limited Method of forming high-dielectric constant films for semiconductor devices
US7791149B2 (en) * 2008-07-10 2010-09-07 Qimonda Ag Integrated circuit including a dielectric layer
US8313994B2 (en) * 2009-03-26 2012-11-20 Tokyo Electron Limited Method for forming a high-K gate stack with reduced effective oxide thickness
US20110065287A1 (en) * 2009-09-11 2011-03-17 Tokyo Electron Limited Pulsed chemical vapor deposition of metal-silicon-containing films
KR20110098355A (ko) * 2010-02-26 2011-09-01 성균관대학교산학협력단 중성빔 식각 장치를 이용한 원자층 식각 방법
KR20120064966A (ko) * 2010-12-10 2012-06-20 에스케이하이닉스 주식회사 반도체 장치 제조 방법
JP6042415B2 (ja) * 2012-04-05 2016-12-14 東京エレクトロン株式会社 半導体デバイスの製造方法
KR20150037009A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 고유전층을 포함하는 반도체장치 및 그 제조 방법
JP6202681B2 (ja) * 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US11107919B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
US10833150B2 (en) * 2018-07-11 2020-11-10 International Business Machines Corporation Fast recrystallization of hafnium or zirconium based oxides in insulator-metal structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234325A (ja) 2001-12-04 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20110027999A1 (en) 2006-08-16 2011-02-03 Freescale Semiconductor, Inc. Etch method in the manufacture of an integrated circuit
US20080233288A1 (en) 2007-03-20 2008-09-25 Tokyo Electron Limited Method of forming crystallographically stabilized doped hafnium zirconium based films
US20090057737A1 (en) 2007-09-05 2009-03-05 Qimonda Ag Integrated circuit with dielectric layer
US20090261395A1 (en) 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
WO2012133433A1 (ja) 2011-03-28 2012-10-04 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP2014053568A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP2017518639A (ja) 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。

Also Published As

Publication number Publication date
CN112470257A (zh) 2021-03-09
KR20210025124A (ko) 2021-03-08
TWI809158B (zh) 2023-07-21
JP2021531661A (ja) 2021-11-18
TW202025227A (zh) 2020-07-01
US20200035493A1 (en) 2020-01-30
US10790149B2 (en) 2020-09-29
CN112470257B (zh) 2024-03-29
KR102597980B1 (ko) 2023-11-02
WO2020023837A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP7369899B2 (ja) 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法
US7833913B2 (en) Method of forming crystallographically stabilized doped hafnium zirconium based films
US7772073B2 (en) Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
US7767262B2 (en) Nitrogen profile engineering in nitrided high dielectric constant films
US8313994B2 (en) Method for forming a high-K gate stack with reduced effective oxide thickness
US8097300B2 (en) Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
US8012442B2 (en) Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition
US7790628B2 (en) Method of forming high dielectric constant films using a plurality of oxidation sources
KR101366541B1 (ko) 혼합 희토류 산화물 또는 알루미네이트 막의 형성 방법, 혼합 희토류 산화물막의 형성 방법, 및 혼합 희토류 알루미네이트막의 형성 방법
US7755128B2 (en) Semiconductor device containing crystallographically stabilized doped hafnium zirconium based materials
JP5792172B2 (ja) 金属−シリコン−含有膜のパルス化学蒸着方法
US8440520B2 (en) Diffused cap layers for modifying high-k gate dielectrics and interface layers
US20080079111A1 (en) Semiconductor devices containing nitrided high dielectric constant films
US7759746B2 (en) Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements
US7816737B2 (en) Semiconductor device with gate dielectric containing mixed rare earth elements
WO2008042695A2 (en) Semiconductor devices containing nitrided high dielectric constant films and method of forming

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230913

R150 Certificate of patent or registration of utility model

Ref document number: 7369899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150