JP2014053568A - 強誘電体メモリ及びその製造方法 - Google Patents

強誘電体メモリ及びその製造方法 Download PDF

Info

Publication number
JP2014053568A
JP2014053568A JP2012198823A JP2012198823A JP2014053568A JP 2014053568 A JP2014053568 A JP 2014053568A JP 2012198823 A JP2012198823 A JP 2012198823A JP 2012198823 A JP2012198823 A JP 2012198823A JP 2014053568 A JP2014053568 A JP 2014053568A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
metal
gate insulating
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012198823A
Other languages
English (en)
Inventor
Masayuki Tanaka
正幸 田中
Junichi Wada
純一 和田
Yoshio Ozawa
良夫 小澤
Koji Yamakawa
晃司 山川
Seiji Inumiya
誠治 犬宮
Atsuko Sakata
敦子 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012198823A priority Critical patent/JP2014053568A/ja
Priority to US14/016,771 priority patent/US20140070289A1/en
Publication of JP2014053568A publication Critical patent/JP2014053568A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

【課題】メモリ特性の向上を図る。
【解決手段】実施形態による強誘電体メモリは、半導体基板１１上に形成されたゲート絶縁膜１２と、ゲート絶縁膜上に形成された強誘電体膜１３と、強誘電体膜上に形成された制御電極１７と、を具備し、強誘電体膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、金属以外の元素を金属より低い濃度で含有し、金属以外の元素の濃度は、強誘電体膜の膜厚方向で不均一である。
【選択図】図２

Description

本発明の実施形態は、強誘電体メモリ及びその製造方法に関する。
強誘電体メモリは、高速動作できる不揮発性メモリとして注目されている。強誘電体メモリは、強誘電体の持つ自発分極を利用したメモリであるが、トランジスタとキャパシタを組み合わせたキャパシタ型と、トランジスタのゲート絶縁膜として用いるトランジスタ型とがある。
トランジスタ型の強誘電体メモリとして、ハフニウムシリケイト（ＨｆＳｉＯｘ）の強誘電体相を用いた例がある。この例では、半導体基板上にゲート絶縁膜が形成され、このゲート絶縁膜上に強誘電体膜であるＨｆＳｉＯｘ膜が形成され、このＨｆＳｉＯｘ膜上に制御電極が形成されている。そして、制御電極から印加する電圧を用いて、強誘電体膜中の分極を上下に反転させることで、メモリセルに情報を書き込み／消去する。このようなトランジスタ型強誘電体メモリでは、メモリ特性の向上が望まれている。
２０１１ＩＥＤＭ 24.5 Ferroelectricity in Hafnium Oxide：CMOS compatible Ferroelectric Field Effect Transistors
メモリ特性の向上を図る強誘電体メモリ及びその製造方法を提供する。
実施形態による強誘電体メモリは、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された強誘電体膜と、前記強誘電体膜上に形成された制御電極と、を具備し、前記強誘電体膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、前記金属以外の元素を前記金属より低い濃度で含有し、前記金属以外の前記元素の濃度は、前記強誘電体膜の膜厚方向で不均一である。
第１の実施形態に係る強誘電体メモリを示すチャネル長方向及びチャネル幅方向の断面図。 第１の実施形態に係る強誘電体膜の膜厚方向で不均一なＳｉ濃度分布（１）を示す図。 第１の実施形態に係るＨｆＳｉＯｘ膜中のＳｉ濃度と誘電率との関係を示す図。 第１の実施形態に係るＨｆＳｉＯｘ膜中のＳｉ濃度とリーク電流との関係を示す図。 第１の実施形態に係る強誘電体膜の膜厚方向で不均一なＳｉ濃度分布（２）を示す図。 第１の実施形態に係る強誘電体膜の膜厚方向で不均一なＳｉ濃度分布（３）を示す図。 第１の実施形態に係る強誘電体膜の膜厚方向で不均一なＳｉ濃度分布（４）を示す図。 第１の実施形態に係る強誘電体膜の膜厚方向で不均一なＮ濃度分布（５）を示す図。 第１の実施形態に係る強誘電体メモリの製造方法を示す断面図。 第２の実施形態に係る強誘電体メモリを示すチャネル長方向及びチャネル幅方向の断面図。 第２の実施形態に係る強誘電体メモリの製造方法を示す断面図。 第２の実施形態に係る強誘電体メモリの効果を説明するためのバリア積層構造の絶縁特性を示す図。 第２の実施形態に係る強誘電体メモリの効果を説明するための絶縁特性のＡｌ濃度依存性を説明する図。 第２の実施形態に係るシリコン基板／シリコン酸化膜／アルミナ膜の膜厚の熱処理温度の依存性を示す図。 第２の実施形態に係る強誘電体メモリの変形例を示す断面図。 第２の実施形態に係る強誘電体メモリの変形例を示す断面図。 第３の実施形態に係る強誘電体メモリの製造方法を示す断面図。 第４の実施形態に係る強誘電体メモリの製造方法を示す断面図。 第５の実施形態に係る強誘電体メモリの製造方法を示す断面図。 第６の実施形態に係る強誘電体メモリの製造方法を示す平面図及び断面図。
以下、実施の形態について、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［１］第１の実施形態
本発明者らは、ＨｆＳｉＯｘ強誘電体膜中のＳｉ濃度分布が膜厚方向で均一であるトランジスタ型の強誘電体メモリには、次のような課題があると考えている。
（Ａ）高集積・微細化を進めるためには、セル絶縁膜（ゲート絶縁膜及び強誘電体膜）の電気的な薄膜化が要求される。
（Ｂ）強誘電体メモリの製造工程中の薬液処理又は加工処理で、ＨｆＳｉＯｘ膜の部分にサイドエッチングが生じてしまう。
（Ｃ）強誘電体メモリの製造中の熱工程で、制御電極形成時の処理雰囲気の影響によって強誘電体膜であるＨｆＳｉＯｘに欠陥が生成され、後熱工程に起因した強誘電体膜と制御電極との界面で構成材料の相互拡散によって欠陥が形成されてしまう。
そこで、第１の実施形態は、ＨｆＳｉＯｘ強誘電体膜を用いた強誘電体メモリセルにおいて、膜厚方向のシリコン濃度又は窒素濃度の分布を制御することにより、上記（Ａ）〜（Ｃ）の課題を解決し、メモリ特性に優れた強誘電体メモリを実現する。
［１−１］構造
図１（ａ）及び（ｂ）を用いて、第１の実施形態に係る強誘電体メモリの構造について説明する。図１（ａ）は、ワード線方向（チャネル幅方向）の断面図であり、図１（ｂ）は、ビット線方向（チャネル長方向）の断面図である。
図１（ａ）及び（ｂ）に示すように、複数のメモリセルが形成された素子領域が素子分離絶縁膜１６で分離され、シリコン基板（半導体基板）１１と複数のメモリセルカラム間において互いに平行に走行する複数の素子分離絶縁膜１６が形成されている。シリコン基板１１上にゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に強誘電体膜１３が形成され、この強誘電体膜１３上に制御電極１７が形成されている。
強誘電体膜１３は、金属（例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ））と酸素とを主成分とする膜であり、前記金属以外の元素（例えば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、イットリウム（Ｙ））を前記金属より低い濃度で含有している。強誘電体膜１３は、例えば、ＨｆＳｉＯｘ膜、ＺｒＳｉＯｘ膜、ＨｆＭｇＯｘ膜、ＺｒＭｇＯｘ膜等からなる。
強誘電体膜１３がＨｆＳｉＯｘ膜の場合、ＨｆＳｉＯｘ膜中のＳｉ濃度は、強誘電性を有するには、０．０２以上０．０５以下が望ましく、０．０２６以上０．０３４以下であると、強誘電性をさらに大きく取ることができる。尚、ＨｆＳｉＯｘ膜中のＳｉ濃度の定義は、Ｓｉ原子数／（Ｓｉ原子数＋Ｈｆ原子数）である。以下、強誘電体膜１３中の主成分となる金属（Ｈｆ又はＺｒ）以外の元素（Ｓｉ、Ｍｇ、Ａｌ又はＹ）の濃度は、Ｓｉ、Ｍｇ、Ａｌ又はＹ原子数／（Ｓｉ、Ｍｇ、Ａｌ又はＹ原子数＋Ｈｆ又はＺｒ原子数）を意味する。
このような本実施形態では、強誘電体膜１３中の主成分となる金属（Ｈｆ又はＺｒ）以外の元素（Ｓｉ、Ｍｇ、Ａｌ又はＹ）の濃度が、膜厚方向で不均一になっている。詳細は、以下に説明する。
［１−２］濃度分布（１）
本実施形態の濃度分布（１）は、強誘電体膜１３であるＨｆＳｉＯｘ膜中の膜厚方向のＳｉ濃度を示している。この濃度分布（１）は、上記（Ａ）の課題に対して有効であり、図２（ａ）乃至（ｅ）を用いて、以下に説明する。本図の縦軸は、下がゲート絶縁膜１２側であり、上が制御電極１７側である。
図２（ａ）乃至（ｅ）に示すように、濃度分布（１）では、ゲート絶縁膜１２と強誘電体膜１３との界面では、強誘電体メモリとして必要な強誘電性を有するＳｉ濃度を有し、それ以外の部分では、誘電率が高く、かつ、より絶縁耐性が高くなるようなＳｉ濃度を有している。濃度分布（１）では、強誘電体膜１３中のＳｉ濃度は、ゲート絶縁膜１２側よりも制御電極１７側で高くなっており、膜厚方向で不均一な分布になっている。
具体的には、強誘電体膜１３のゲート絶縁膜１２側のＳｉ濃度は、例えば、０．０２以上０．０５以下であり、望ましくは、０．０２６以上０．０３４以下である。一方、強誘電体膜１３の制御電極１７側のＳｉ濃度は、例えば、０．０５以上０．２以下であり、望ましくは、０．０５以上０．１以下、さらに望ましくは、０．０５程度である。
図２（ａ）の場合、強誘電体膜１３は、低濃度領域と高濃度領域との２段階の濃度分布を有している。強誘電体膜１３の低濃度領域は、ゲート絶縁膜１２と強誘電体膜１３との界面近傍であり、Ｓｉ濃度は低い値（例えば、Ｓｉ濃度＝０．０２６以上０．０３４以下）で一定になっている。強誘電体膜１３の高濃度領域は、ゲート絶縁膜１２と強誘電体膜１３との界面近傍以外の領域であり、Ｓｉ濃度は高い値（例えば、Ｓｉ濃度＝０．０５以上０．１以下）で一定になっている。
図２（ｂ）の場合、強誘電体膜１３は、ゲート絶縁膜１２と強誘電体膜１３との界面から制御電極１７側に向かってＳｉ濃度が徐々に高くなり（例えば、Ｓｉ濃度＝０．０２６以上０．０３４以下）、その後、Ｓｉ濃度は一定に保たれている（例えば、Ｓｉ濃度＝０．０５以上０．１以下）。
図２（ｃ）及び図２（ｄ）の場合、図２（ａ）及び図２（ｂ）とそれぞれ比べて、強誘電体膜１３中のＳｉの低濃度領域が広くなっている。このように、Ｓｉの低濃度領域は、ゲート絶縁膜１２と強誘電体膜１３との界面のみに限られない。
尚、強誘電体膜１３中のＳｉ濃度は、図２（ａ）乃至（ｄ）では、膜厚方向に直線又は滑らかな曲線で分布しているが、図２（ｅ）に示すように、ばらつきのある波線のような分布であってもよい。このような濃度分布は、ＳＩＭＳで調べることが可能である。
以上のように、濃度分布（１）によれば、ゲート絶縁膜１２界面側では、強誘電体メモリとして必要な強誘電性を有するＳｉ濃度の強誘電体層を形成し、それ以外の部分では、誘電率の高くかつより絶縁耐性の高い、前記強誘電体層よりＳｉ濃度の高いハフニウムシリケイト層を形成する。これにより、次のように、上記（Ａ）の課題を解決することが可能である。
まず、図３を用いて、ＨｆＳｉＯｘ膜の誘電率（k-value）のＳｉ濃度依存性について説明する。ここで、誘電率は、ＭＩＳキャパシタから求めた電気膜厚と物理膜厚から算出している。図３に示すように、誘電率は、Ｓｉ濃度が０．０５〜０．１で最大となる。この最大となる誘電率は、Ｓｉ濃度が０．０２〜０．０３程度の場合の誘電率と比べて、２０％程度の増加が可能である。つまり、本実施形態の濃度分布（１）のように、強誘電体膜１３中の制御電極１７側のＳｉ濃度分布を０．０５〜０．１程度にすることで、強誘電体膜１３の制御電極１７側の誘電率を高くすることができるため、セル絶縁膜の電気的な薄膜化が可能になる。
次に、図４を用いて、ＨｆＳｉＯｘ膜のリーク電流（Jg）のＳｉ濃度依存性について説明する。図４において、縦軸は、ＭＩＳキャパシタから求めた高電界印加時のリーク電流密度である。図４に示すように、ＨｆＯｘ膜へＳｉを添加することにより、リーク電流が減少している。具体的には、Ｓｉ濃度が０．０２〜０．０３程度で約１桁、Ｓｉ濃度が０．０５〜０．１程度で約１．５桁〜２桁、リーク電流を減少させることが可能である。よって、本実施形態の濃度分布（１）を形成することで、セル絶縁膜としてのリーク電流を減少させることができる。
［１−３］濃度分布（２）
本実施形態の濃度分布（２）は、強誘電体膜１３であるＨｆＳｉＯｘ膜中の膜厚方向のＳｉ濃度を示している。この濃度分布（２）は、上記（Ｂ）の課題に対して有効であり、図５（ａ）及び（ｂ）を用いて、以下に説明する。
図５（ａ）及び（ｂ）に示すように、濃度分布（２）では、ゲート絶縁膜１２と強誘電体膜１３との界面近傍にのみ強誘電性を有するＳｉ濃度を形成し、その他の部分では例えばＳｉ添加をしないＨｆＯｘ膜を形成する。
図５（ａ）の場合、Ｓｉが添加されたゲート絶縁膜１２と強誘電体膜１３との界面近傍において、ゲート絶縁膜１２と強誘電体膜１３との界面におけるＳｉ濃度が最も高くなり、徐々にＳｉ濃度は低くなっている。この場合、Ｓｉ濃度は、例えば、０．０２６以上０．０３４以下である。
図５（ｂ）の場合、Ｓｉが添加されたゲート絶縁膜１２と強誘電体膜１３との界面近傍において、Ｓｉ濃度はほぼ一定に保たれている。この場合、Ｓｉ濃度は、例えば、０．０２６以上０．０３４以下である。
以上のように、濃度分布（２）によれば、ゲート絶縁膜１２と強誘電体膜１３との界面近傍のＨｆＯｘ中にＳｉを添加することで、薬液に対する耐性が小さくなり、薬液によるエッチング量が増大する。これは、Ｓｉの添加により、結晶化温度が増加し、高密度化が起こり難くなることが一因として考えられる。こうすることで、薬液処理によるバルク部分のサイドエッチングを抑制することが可能となる。
［１−４］濃度分布（３）
本実施形態の濃度分布（３）は、強誘電体膜１３であるＨｆＳｉＯｘ膜中の膜厚方向のＳｉ濃度を示している。この濃度分布（３）は、上記（Ｃ）の課題に対して有効であり、図６（ａ）及び（ｂ）を用いて、以下に説明する。
Ｈｆを金属元素として形成される金属酸化物において、制御電極１７の形成時の処理雰囲気や後熱工程の影響により、強誘電体膜１３と制御電極１７との電極界面は劣化してしまう。制御電極１７の形成時の雰囲気としては、例えばシリコン電極の場合には、シラン等の還元性雰囲気、窒化タンタル、窒化チタン、窒化タングステン等の窒化金属電極の場合には、塩化金属ガスのエッチング効果により、強誘電体膜１３の酸素欠損等が起きてしまう。また、電極界面形成後の高温の成膜処理や活性化のための熱処理により、電極界面での金属元素や窒素等の相互拡散、酸素の吸い上げにより膜特性が劣化してしまう。この電極界面での劣化傾向は、Ｈｆ濃度が高いほど大きい。
そこで、濃度分布（３）では、図６（ａ）及び（ｂ）に示すように、制御電極１７と強誘電体膜１３との界面において、強誘電体膜１３中のＨｆ濃度を低下させ、Ｓｉ濃度を増加させている。ここで、電極界面に形成するＨｆＳｉＯｘ膜としては最大でＳｉ＝１００％、つまり、シリコン酸化膜を形成する場合を含む。尚、シリコン酸化膜厚が厚いほど、その劣化抑制効果は大きいが、電気的な膜厚が厚くなってしまう。両者を最適化することで膜厚を決めていくことが望ましい。
図６（ａ）の場合、ゲート絶縁膜１２と強誘電体膜１３との界面から制御電極１７に向かって一定濃度（例えば、０．０２６以上０．０３４以下）のＳｉが添加され、制御電極１７と強誘電体膜１３との界面近傍においてＳｉ濃度が徐々に高くなっている。
図６（ｂ）の場合、制御電極１７と強誘電体膜１３との界面近傍のＳｉは、一定の高い濃度で添加されている。
以上のように、濃度分布（３）によれば、制御電極１７と強誘電体膜１３との界面において、Ｓｉ濃度を増加させている。これにより、この電極界面における酸素欠損を抑制できるため、電極界面の劣化を抑制することができる。
［１−５］濃度分布（４）
図７（ａ）乃至（ｄ）を用いて、濃度分布（１）乃至（３）の組み合わせの一例を説明する。尚、本実施形態において、図７（ａ）乃至（ｄ）に示されていない濃度分布（１）乃至（３）の組み合わせも勿論可能である。
図７（ａ）及び（ｂ）に示すように、ゲート絶縁膜１２と強誘電体膜１３との界面及び制御電極１７と強誘電体膜１３との界面の両方にＳｉを添加し、これらの界面以外の中央部にはＳｉを添加しない濃度分布でもよい。つまり、ゲート絶縁膜１２と強誘電体膜１３との界面及び制御電極１７と強誘電体膜１３との界面のＳｉ濃度は、強誘電体膜１３の中央部のＳｉ濃度よりも高い。
図７（ｃ）及び（ｄ）に示すように、ゲート絶縁膜１２と強誘電体膜１３との界面及び制御電極１７と強誘電体膜１３との界面の両方にＳｉを添加し、強誘電体膜１３の中央部には一定濃度のＳｉを添加してもよい。
［１−６］濃度分布（５）
本実施形態の濃度分布（５）について、図８（ａ）乃至（ｃ）を用いて、以下に説明する。
図８（ａ）乃至（ｃ）に示すように、濃度分布（５）では、ＨｆＳｉＯｘ膜中に窒素（Ｎ）を導入することで、強誘電体膜１３の膜中及び界面の欠陥を低減する。
図８（ａ）の場合、ＨｆＳｉＯｘ膜の膜厚方向に一定の濃度で窒素を導入している。この場合、窒素濃度は、例えば、０．１atoms／ｃｍ２以上１０atoms／ｃｍ２以下の範囲である。尚、「atoms／ｃｍ２」は、「atomic／ｃｍ２」に置き換えることも可能である。このように、強誘電体膜１３中に窒素を導入することで、ＨｆＳｉＯｘ膜の絶縁耐性を改善することが可能であり、セル絶縁膜のリーク電流を減少できる。
図８（ｂ）の場合、ゲート絶縁膜１２と強誘電体膜１３との界面近傍にのみ、窒素を導入している。このように、窒素の形成部分を電極界面近傍にのみ限定することでも、素子特性の改善が可能である。つまり、バルク部分の強誘電性を大きく取れるため、セル絶縁膜の薄膜化が可能である。
図８（ｃ）の場合、ゲート絶縁膜１２と強誘電体膜１３との界面及び制御電極１７と強誘電体膜１３との界面に、窒素を導入している。このように、窒素の形成部分を電極界面及びゲート絶縁膜近傍の両者に限定することでも、素子特性の改善が可能である。つまり、バルク部分の強誘電性を大きく取れるため、セル絶縁膜の薄膜化が可能である。また、電極形成時の処理雰囲気の影響によるＨｆＳｉＯｘ膜の劣化や、後熱工程でのＨｆＳｉＯｘ膜／電極界面での劣化を抑制することが可能である。
以上のように、濃度分布（５）によれば、強誘電体膜１３中に窒素を膜厚方向に均一又は不均一に導入することで、上述するように、素子特性を向上することができる。
尚、濃度分布（５）は、上記濃度分布（１）乃至（４）で図示するような分布であってもよい。さらに、Ｓｉ又はＮ濃度分布は、上記濃度分布（１）乃至（５）の図示したもののみではなく、それらの種々の組み合わせや変形した分布によっても、本実施形態の効果を得ることができる。また、Ｓｉ及びＮの両方を、強誘電体膜１３に導入してもよい。強誘電体膜１３には、Ｓｉの代わりに、上記の濃度分布（１）乃至（４）等を有するＭｇ、Ａｌ又はＹを導入してもよい。
［１−７］製造方法
図９（ａ）乃至（ｆ）を用いて、第１の実施形態に係る強誘電体メモリの製造方法について説明する。
まず、図９（ａ）に示すように、ｐ型シリコン基板（又はｎ型シリコン基板上にｐ型ウェルを形成したもの）１１上に、ゲート絶縁膜１２としてシリコン酸化膜が１ｎｍ〜１０ｎｍの膜厚で形成される。
次に、図９（ｂ）に示すように、原子層成長（ＡＬＤ）法により、ゲート絶縁膜１２上に、強誘電体膜１３であるＨｆＳｉＯｘ膜が形成される。ＨｆＳｉＯｘ膜の膜厚は、５ｎｍ〜２０ｎｍの範囲である。必要に応じて、デンシファイや酸化等の熱処理を行ってもよい。ハフニウムシリケイト膜は、ＡＬＤ法により形成される。シリコンソースは、トリスジメチルアミノシラン（ＴｒｉｓＤＭＡＳ）、ハフニウムソースは、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）である。ＨｆＳｉＯｘ膜中のＳｉ濃度は、所望の濃度になるように、ＡＬＤのサイクル数で制御する。酸化剤としてはオゾンを用い、成膜温度３００℃で行われる。このＡＬＤ法は、オゾン等の活性ガスの供給、真空排気によるパージ、ＴＥＭＡＨやＴｒｉｓＤＭＡＳ等の原料ガスの供給、真空排気によるパージ、及び再度オゾン等の活性ガスの供給というシーケンスを複数回繰り返すことにより、原子層単位で成膜する。
尚、本実施形態におけるハフニウムシリケイト膜の形成方法として、上記以外の方法を用いることも可能である。例えば、ハフニウムやシリコンのソースは、エチルメチルアミノ基以外がハフニウム元素に結合したその他のアルキルアミノハフニウムや、ハロゲン化ハフニウム等他の材料でもよい。酸化剤は、水や酸素や酸素ラジカル等のその他の材料でもよい。また、成膜方法は、ＡＬＤ法に限らず、化学気相成長（ＣＶＤ）法や、物理的な励起を用いた例えば物理気相成長（ＰＶＤ）法、塗布法等でもよい。
次に、図９（ｃ）に示すように、従来の方法を用いて、強誘電体膜１３上に、ハードマスク１４となるシリコン酸化膜及びシリコン窒化膜が形成される。このシリコン酸化膜及びシリコン窒化膜の合計膜厚は、例えば、５０〜１５０ｎｍである。
次に、図９（ｄ）に示すように、フォトレジスト（図示せず）が塗布され、露光描画によりレジストがパターニングされる。このフォトレジスト（図示せず）を耐エッチングマスクにして、シリコン酸化膜がエッチングされる。このエッチング後に、フォトレジストが除去される。次に、シリコン酸化膜をマスクにして、シリコン窒化膜がエッチングされ、次に、強誘電体膜１３、ゲート絶縁膜１２及びシリコン基板１１がエッチングされる。これにより、素子分離のための素子分離溝１５が形成される。次に、塗布技術により、素子分離絶縁膜１６が２００ｎｍから１５００ｎｍで形成され、素子分離溝１５が埋め込まれる。この素子分離絶縁膜１６は、酸素雰囲気又は水蒸気雰囲気下で処理を行うことにより、高密度化が行われる。
次に、図９（ｅ）に示すように、化学的機械的研磨法（ＣＭＰ）により、ハードマスク１４のシリコン窒化膜をストッパにして、素子分離絶縁膜１６の平坦化が行われる。次に、シリコン窒化膜と選択比のあるエッチング条件を用いて、素子分離絶縁膜１６のみエッチバックが行われる。
次に、図９（ｆ）に示すように、強誘電体膜１３及び素子分離絶縁膜１６上に、制御電極（ＣＧ）１７が形成される。この制御電極１７は、窒化チタン、窒化タンタル、窒化タングステン、不純物を添加したシリコン等により形成される。次に、制御電極１７が露光描画によりパターニングされた後、通常の後工程を経て、強誘電体メモリが完成する。
以上のような本実施形態の強誘電体メモリの製造方法では、図９（ｂ）の工程において、例えば、上述した濃度分布（１）及び（５）は、以下のように形成される。
図２（ａ）に示す濃度分布（１）では、例えば、ＨｆＳｉＯｘ膜の膜厚は１０ｎｍで、ＡＬＤ法でのサイクル数は１１０サイクルである。この場合、１サイクル分のＨｆの吸着量が４ｅ１４ｃｍ−２、Ｓｉの吸着量が１ｅ１４ｃｍ−２である。初期の１０サイクルは、サイクル数比で、Ｈｆ：Ｓｉ＝９：１である。Ｓｉ濃度は、０．０２７に相当する。Ｓｉの挿入位置は、ほぼ真ん中である。後半の１００サイクルは、サイクル数比で、Ｈｆ：Ｓｉ＝７：３であり、Ｓｉ濃度は、０．０９７に相当する。Ｓｉの挿入位置は、例えばＨｆ＝２サイクル毎に、Ｓｉを１サイクル形成することで行う。最後に、Ｈｆを１サイクル形成する。
図２（ｂ）に示す濃度分布（１）では、ＣＶＤ法によりＨｆＳｉＯｘ膜が形成される。この際、Ｓｉの流量は、膜厚１ｎｍ程度で５倍に増加する。
図８（ａ）乃至（ｃ）に示す濃度分布（５）を形成するにあたり、ＨｆＳｉＯｘ膜中への窒素の導入は、以下のように行われる。図８（ａ）の場合、膜厚方向で均一な窒素は、窒素ラジカルをＡＬＤサイクル毎に実施することで行う。図８（ｂ）の場合、ゲート絶縁膜１２／強誘電体膜１３の界面への窒素の導入は、ＨｆＳｉＯｘ形成後に、一酸化窒素（ＮＯ）アニールを実施することで行う。ＮＯアニール温度は、５００℃〜１０００℃の範囲である。図８（ｃ）の場合、ゲート絶縁膜１２／強誘電体膜１３の界面及び制御電極１７／強誘電体膜１３の界面への窒素導入は、ＨｆＳｉＯｘ形成後に、アンモニアでアニールすることで行う。アニール温度は、５００℃〜１０００℃の範囲である。尚、図８（ｃ）の制御電極１７／強誘電体膜１３の界面への窒素導入は、ラジカル窒化で行われてもよい。
［１−８］効果
上記第１の実施形態によれば、強誘電体膜１３の膜厚方向において、シリコン又は窒素の濃度分布を制御する。これにより、リーク電流の減少、セル絶縁膜の薄膜化、強誘電体膜１３のサイドエッチングの抑制、制御電極１７／強誘電体膜１３界面における劣化の抑制を図ることができる。よって、強誘電体メモリのセル特性が向上でき、高性能化を実現することが可能になる。
［２］第２の実施形態
第２の実施形態は、ＨｆＳｉＯｘ強誘電体膜を用いた強誘電体メモリにおいて、ゲート絶縁膜であるシリコン酸化膜と強誘電体膜との界面に、バリア膜（例えば、酸化アルミニウム、シリコン窒化膜）を形成することで、（ｉ）リーク電流の低減、（ｉｉ）シリコン酸化膜と強誘電体膜との界面で起きる強誘電性の劣化の抑制を図り、メモリ特性に優れた強誘電体メモリを実現する。
［２−１］構造
図１０（ａ）及び（ｂ）を用いて、第２の実施形態に係る強誘電体メモリの構造について説明する。図１０（ａ）は、ワード線方向（チャネル幅方向）の断面図であり、図１０（ｂ）は、ビット線方向（チャネル長方向）の断面図である。
図１０（ａ）及び（ｂ）に示すように、複数のメモリセルが形成された素子領域が素子分離絶縁膜１６で分離され、シリコン基板１１と複数のメモリセルカラム間において互いに平行に走行する複数の素子分離絶縁膜１６が形成されている。シリコン基板１１上にゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に強誘電体膜１３が形成され、この強誘電体膜１３上に制御電極１７が形成されている。
第２の実施形態では、ゲート絶縁膜１２と強誘電性膜１３との界面に、例えばアルミナ（Ａｌ２Ｏ３）からなるバリア膜２１が形成されている。
バリア膜２１は、例えば、アルミニウム含有膜である。このアルミニウム含有膜とは、例えば、アルミニウム金属、アルミニウム酸化物、アルミニウム窒化物、アルミニウム炭化物、アルミニウムホウ化物、アルミニウム硫化物等、アルミニウムを含む材料であればよい。また、アルミニウム含有膜中のアルミニウムの金属濃度としては、１ｅ１２atoms／ｃｍ２以上が望ましい（図１３参照）。アルミニウム含有膜の膜厚は、単結晶のサファイヤ換算で、０．００１ｎｍ以上が望ましい。
バリア膜２１は、アルミニウムのみに限定されるものではなく、例えば、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等の非遷移金属元素、ホウ素（Ｂ）、及びそれらの化合物、酸化物、窒化物、ホウ化物、硫化物等や、その他半金属、例えばランタン（Ｌａ）等の遷移金属元素、及びそれらの化合物でもよい。
ここで、単結晶状態の酸素保有密度から想定すると、原子番号の小さい元素ほど、より大きな電気双極子を形成するため、絶縁膜のリーク耐性向上のためには、より小さな原子番号の元素を用いることが望ましい。
ホウ素に関しても、アルミニウムよりも原子量が小さく、酸素密度をより高密度に有するため、より大きな電気双極子を形成するのに有効である。但し、ホウ素の場合には、シリコン酸化膜中への拡散がより起こり易い。このため、バリア膜２１上にシリコン酸化膜を形成する場合には、前記元素群を含む層の最表層でシリコン酸化膜よりも酸素密度の多い状態を形成することが望ましい。
非遷移元素であれば、酸素欠損を形成し難く、高電界リークを低減するのにより望ましい元素である。一方で、遷移金属は、酸素欠損を容易に安定化する傾向にあるため、処理条件の最適化を行うことで、効果の発現が可能である。例えば、シリコン酸化膜（ゲート絶縁膜１２）及びＨｆＳｉＯｘ膜（強誘電体膜１３）との界面に、バリア膜２１としてランタンを含有する膜を形成してもよい。
強誘電体膜１３は、金属（例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ））と酸素とを主成分とする膜であり、前記金属以外の元素（例えば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、イットリウム（Ｙ））を前記金属より低い濃度で含有している。強誘電体膜１３は、例えば、ＨｆＳｉＯｘ膜、ＺｒＳｉＯｘ膜、ＨｆＭｇＯｘ膜、ＺｒＭｇＯｘ膜等からなる。
強誘電体膜１３がＨｆＳｉＯｘ膜の場合、ＨｆＳｉＯｘ膜中のＳｉ濃度は、強誘電性を有するには、０．０２以上０．０５以下が望ましく、０．０２６以上０．０３４以下であると、強誘電性をさらに大きく取ることができる。
［２−２］製造方法
図１１（ａ）乃至（ｆ）を用いて、第２の実施形態に係る強誘電体メモリの製造方法について説明する。
まず、図１１（ａ）に示すように、ｐ型シリコン基板（又はｎ型シリコン基板上にｐ型ウェルを形成したもの）１１上に、ゲート絶縁膜１２としてシリコン酸化膜が１ｎｍ〜１０ｎｍの膜厚で形成される。
次に、図１１（ｂ）に示すように、バリア膜２１として、アルミニウム含有膜が形成される。ここでは、アルミニウム含有膜として、アルミニウム酸化膜（アルミナ膜）が形成される。アルミニウムの金属濃度は、１ｅ１２atoms／ｃｍ２〜１ｅ１６atoms／ｃｍ２である。アルミニウム酸化膜の膜厚は、０．００１ｎｍ〜１ｎｍ程度である。
このようなアルミニウム酸化膜は、ＡＬＤ法により形成される。詳細には、アルミニウムソースとしてトリメチルアルミニウム（ＴＭＡ）、酸化剤としてオゾンを用い、成膜温度は３００℃である。このＡＬＤ法は、オゾン等の活性ガスの供給、真空排気によるパージ、ＴＭＡ等の金属原料ガスの供給、真空排気によるパージ、及び再度オゾン等の活性ガスの供給というシーケンスを複数回繰り返すことにより、原子層単位で成膜するものである。
尚、本実施形態におけるアルミニウム酸化膜の形成方法として、上記以外の種々の方法を用いることが可能である。例えば、アルミニウム含有膜は、アルミニウムを含む気体又は液体を下地表面上に吸着させて形成してもよいし、アルミニウムと炭素又は窒素を含む分子によって形成してもよい。アルミニウムのソースは、メチル基以外のアルキル基がアルミニウム元素に結合したその他のアルキルアルミニウムや、アミノ基がアルミニウム元素に結合したアミノ系の原料や、ハロゲン化アルミニウム等の材料でもよい。酸化剤は、水や酸素や酸素ラジカル等のその他の材料でもよい。また、成膜方法もＡＬＤ法に限らず、化学気相成長（ＣＶＤ）法や、物理的な励起を用いた例えば物理気相成長（ＰＶＤ）法、塗布法、該当イオンが溶け込んだ溶液に浸して吸着させる方法等でもよい。また、酸化剤もオゾンに限定するものではない。酸素、水、酸素ラジカル、亜酸化窒素等、他の酸化剤でも同様に有効である。
次に、図１１（ｃ）に示すように、原子層成長（ＡＬＤ）法により、ゲート絶縁膜１２上に、強誘電体膜１３であるＨｆＳｉＯｘ膜が形成される。ＨｆＳｉＯｘ膜の膜厚は、１ｎｍ〜２０ｎｍの範囲である。必要に応じて、デンシファイや酸化等の熱処理を行ってもよい。ハフニウムシリケイト膜は、ＡＬＤ法により形成される。シリコンソースは、トリスジメチルアミノシラン（ＴｒｉｓＤＭＡＳ）、ハフニウムソースは、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）である。ＨｆＳｉＯｘ膜中のＳｉ濃度は、０．０２〜０．０５になるように、ＡＬＤのサイクル数で制御する。酸化剤としてはオゾンを用い、成膜温度３００℃で行われる。このＡＬＤ法は、オゾン等の活性ガスの供給、真空排気によるパージ、ＴＥＭＡＨやＴｒｉｓＤＭＡＳ等の原料ガスの供給、真空排気によるパージ、及び再度オゾン等の活性ガスの供給というシーケンスを複数回繰り返すことにより、原子層単位で成膜する。
次に、図１１（ｄ）に示すように、従来の方法を用いて、強誘電体膜１３上に、ハードマスク１４となるシリコン酸化膜及びシリコン窒化膜が形成される。このシリコン酸化膜及びシリコン窒化膜の合計膜厚は、例えば、５０〜１５０ｎｍである。
次に、フォトレジスト（図示せず）が塗布され、露光描画によりレジストがパターニングされる。このフォトレジスト（図示せず）を耐エッチングマスクにして、シリコン酸化膜がエッチングされる。このエッチング後に、フォトレジストが除去される。次に、シリコン酸化膜をマスクにして、シリコン窒化膜がエッチングされ、次に、強誘電体膜１３、ゲート絶縁膜１２及びシリコン基板１１がエッチングされる。これにより、素子分離のための素子分離溝１５が形成される。次に、塗布技術により、素子分離絶縁膜１６が２００ｎｍから１５００ｎｍで形成され、素子分離溝１５が埋め込まれる。この素子分離絶縁膜１６は、酸素雰囲気又は水蒸気雰囲気下で処理を行うことにより、高密度化が行われる。
次に、図１１（ｅ）に示すように、ＣＭＰ法により、ハードマスク１４のシリコン窒化膜をストッパにして、素子分離絶縁膜１６の平坦化が行われる。次に、シリコン窒化膜と選択比のあるエッチング条件を用いて、素子分離絶縁膜１６のみエッチバックが行われる。
次に、図１１（ｆ）に示すように、強誘電体膜１３及び素子分離絶縁膜１６上に、制御電極（ＣＧ）１７が形成される。次に、制御電極１７が露光描画によりパターニングされた後、通常の後工程を経て、強誘電体メモリが完成する。
［２−３］効果
上記第２の実施形態によれば、ゲート絶縁膜（例えばシリコン酸化膜）１２と強誘電体膜（例えばＨｆＳｉＯｘ膜）１３との界面に、バリア膜２１が形成される。これにより、（ｉ）リーク電流の低減、（ｉｉ）ゲート絶縁膜１２と強誘電体膜１３との界面で起きる強誘電性の劣化の抑制が可能となる。よって、強誘電体メモリのセル特性が向上でき、高性能化を実現することが可能になる。詳細は、以下に説明する。尚、以下の説明では、バリア膜２１としてアルミニウム含有膜を例に挙げているが、上述したアルミニウム含有膜以外のものであっても、同様の効果を得ることができる。
［２−３−１］リーク電流の低減
図１２及び図１３を用いて、リーク電流の低減について説明する。
図１２は、サンプル１及び２の絶縁特性、すなわち、電界とリーク電流密度の関係を示す。サンプル１では、シリコン窒化膜／シリコン酸化膜の界面にアルミニウム含有膜が形成されている。サンプル２では、サンプル１のようなアルミニウム含有膜が形成されず、シリコン窒化膜上にシリコン酸化膜が形成されている。
図１２に示すように、サンプル１のように、シリコン酸化膜／シリコン窒化膜の界面にアルミニウム含有膜を形成することによって、サンプル２と比べて、リーク電流密度がほぼ全電界領域において減少していることが分かる。この結果は、アルミニウム含有膜を、シリコン酸化膜／シリコン窒化膜の界面に形成することで、エネルギーバンド構造が変調したことを示している。つまり、本実施形態のように、ゲート絶縁膜１２と強誘電体膜１３との界面に、アルミニウム含有膜からなるバリア膜２１を形成することで、この界面におけるエネルギーバンド構造が変調するため、リーク電流を抑制することができる。
図１３は、Ａｌ濃度とリーク電流密度の関係を示す。ここで用いたサンプルは、シリコン基板上にシリコン窒化膜が形成され、このシリコン窒化膜上にアルミニウム酸化膜が所望のＡｌ濃度で形成され、アルミニウム酸化膜上にシリコン酸化膜が形成されている。この図１３の結果は、ＭＩＳキャパシタ評価によって得ており、シリコン基板側から電子を注入し、アルミニウム酸化物を形成していないサンプルをリファレンスとして用いている。
図１３に示すように、絶縁特性の改善は、Ａｌ濃度（Ａｌ密度、Ａｌ面密度）に依存している。つまり、Ａｌ濃度により、リーク電流減少の効果に変化がある。例えば、Ａｌ濃度が１ｅ１２atoms／ｃｍ２以上１ｅ１６atoms／ｃｍ２以下で、リファレンスに対して、リーク電流減少の効果が高い。特に効果が得られたのは、Ａｌ濃度が１ｅ１４atoms／ｃｍ２近傍である。これらは、ダイポール効果を発現する上で、最適な濃度が存在していることを示している。
このように、アルミニウム酸化物でリーク電流の低減効果が発現する理由としては、以下のようなモデルを考えている。
アルミニウム金属又は化合物の上部にシリコン酸化膜を形成する場合には、アルミニウム含有膜の最表面層は酸化され、酸化アルミニウムが形成される。シリコン酸化膜と酸化アルミニウムは、酸素密度が異なり、酸素密度は酸化アルミニウムの方が高い。従って、シリコン酸化膜及び酸化アルミニウムの界面で、酸化アルミニウムの酸素イオンが、シリコン酸化膜側にずれたと考えられる。酸素イオンのシフトによって、この界面に電気双極子（ダイポール）が形成され、これによって、シリコン酸化膜の電子障壁がより高くなるようなバンド変調が起きたと考えられる。
尚、アルミニウム含有膜を構成するアルミニウム酸化物以外の元素で効果が発現する理由としては、アルミニウム含有膜の表層のアルミニウム化合物が酸化されて、前記効果が発現したと考えられる。
ここで、シリコン酸化膜とアルミニウム含有膜と界面に形成するアルミニウム化合物の種類に依存して、下記のような効果がある。酸化アルミニウムを形成した場合には、アルミニウム形成時のソースに起因する不純物や、表面に吸着した不純物を、酸化剤によって有効に除去することが可能であるため、良好な界面を形成することが可能である。また、窒化アルミニウムを形成した場合には、シリコンの拡散を抑制できる。また、ホウ化アルミニウムを形成した場合には、ホウ素の酸化物自身がダイポール効果に寄与する元素のため、ダイポール効果をより大きくすることが可能である。また、硫化アルミニウムを形成した場合には、低密度でアルミニウムを形成することが可能となるため、より低濃度のアルミニウム層を容易に形成することが可能である。
尚、上述するアルミニウム含有膜を形成する効果は、アルミニウムとシリコン酸化物の組み合わせのみで得られるものではなく、異種の酸化物の界面に、別の酸化物を形成することにより、エネルギーバンド構造を変調できることを示している。例えば、シリコン酸化膜（ゲート絶縁膜１２）とハフニウム酸化物（強誘電体膜１３）の界面に、極薄膜のアルミニウム含有膜（バリア膜２１）を形成することで、積層絶縁膜の絶縁特性が大きく変化する。シリコン酸化膜側から電子を注入した場合には、アルミニウム含有膜を形成することによって、リーク電流が減少する。これは、異種酸化物の界面に、アルミニウム含有膜を形成することで、エネルギーバンドを変調できることを示している。
以上のように、本実施形態によれば、ゲート絶縁膜１２と強誘電体膜１３との界面に、アルミニウム含有膜からなるバリア膜２１を形成することで、この界面におけるエネルギーバンド構造が変調するため、絶縁耐性が向上し、リーク電流を抑制することができる。これにより、トランジスタの高性能化に向けて、ゲート絶縁層の薄膜化が可能になり、素子の微細化を図ることができる。
［２−３−２］シリコン拡散の抑制
図１４を用いて、シリコン拡散の抑制について説明する。
図１４は、窒素雰囲気下で熱処理した場合のアルミナ膜（Ａｌ２Ｏ３膜）の膜厚及びシリコン酸化膜（ＳｉＯ２膜）の膜厚の熱処理温度依存性を示したものであり、熱処理温度は、８５０℃〜９５０℃である。ここで用いたサンプルは、シリコン基板上にシリコン酸化膜及びアルミナ膜を形成したものである。
図１４に示すように、熱処理温度を上げても、シリコン酸化膜の膜厚は変化しない。つまり、シリコン酸化膜中のシリコンがアルミナへ拡散することに伴うシリコン酸化膜の膜厚の減少が生じていない。これは、アルミナがシリコンの拡散を抑制しているという結果である。
以上のように、本実施形態によれば、アルミニウム含有膜からなるバリア膜２１を設けることで、シリコン酸化膜からなるゲート絶縁膜１２中のシリコンが強誘電体膜１３へ拡散することを抑制できる。このため、ゲート絶縁膜１２側の強誘電体膜１３中のＳｉ濃度が高くなることを抑制できるので、界面における強誘電性の劣化を抑制できる。
［２−４］変形例
図１５（ａ）乃至（ｃ）、図１６を用いて、第２の実施形態に係る強誘電体メモリの変形例について説明する。
図１５（ａ）に示すように、本実施形態のバリア膜２１は、単層に限定されず、積層でもよい。具体的には、ゲート絶縁膜１２と強誘電体膜１３との間に、Ａｌ２Ｏ３膜２１ａとＳｉＮ膜２１ｂとが積層されたＮＡ構造のバリア膜２１が形成されてもよい。図１５（ａ）に示すＮＡ構造の場合、シリコン基板１１からの電子注入を抑制することが可能である。尚、バリア膜２１を構成するＡｌ２Ｏ３膜２１ａとＳｉＮ膜２１ｂとの積層順を入れ替えたＡＮ構造であれば、制御電極１７からの電子注入を抑制することが可能である。また、バリア膜２１が、ＳｉＮ膜／Ａｌ２Ｏ３膜／ＳｉＮ膜の３層からなるＮＡＮ構造であれば、シリコン基板１１からの電子注入と制御電極１７からの電子注入の両方を、抑制することが可能である。
図１５（ｂ）に示すように、本実施形態のバリア膜２１は、ゲート絶縁膜１２と強誘電体膜１３との間のみに形成されることに限定されず、強誘電体膜１３と制御電極１７との間にもバリア膜２２を形成してもよい。具体的には、ゲート絶縁膜１２と強誘電体膜１３との間に、ＳｉＮ膜２１ｂとＡｌ２Ｏ３膜２１ａとが積層されたＮＡ構造のバリア膜２１が形成され、強誘電体膜１３と制御電極１７との間に、Ａｌ２Ｏ３膜２２ａとＳｉＮ膜２２ｂとが積層されたＡＮ構造のバリア膜２２が形成されてもよい。図１５（ｂ）に示す構造の場合、シリコン基板１１からの電子注入は、強誘電体膜１３／ゲート絶縁膜１２の界面におけるバリア膜２１で抑制し、制御電極１７からの電子注入は、強誘電体膜１３／制御電極１７の界面におけるバリア膜２２で抑制することが可能である。尚、ＳｉＮ膜２１ｂ／Ａｌ２Ｏ３膜２１ａからなるバリア膜２１では、シリコン基板１１からの電子注入を抑制する場合には、シリコン基板１１側にＳｉＮ膜２１ｂが配置され、Ａｌ２Ｏ３膜２２ａ／ＳｉＮ膜２２ｂからなるバリア膜２２では、制御電極１７からの電子注入を抑制する場合には、制御電極１７側にＳｉＮ膜２２ｂが配置されている。
図１５（ｃ）に示すように、本実施形態のバリア膜２１は、ゲート絶縁膜１２と強誘電体膜１３との間のみに形成されることに限定されず、シリコン基板１１とゲート絶縁膜１２との間にもバリア膜２３を形成してもよい。具体的には、ゲート絶縁膜１２と強誘電体膜１３との間に、ＳｉＮ膜２１ｂとＡｌ２Ｏ３膜２１ａとが積層されたＮＡ構造のバリア膜２１が形成され、シリコン基板１１とゲート絶縁膜１２との間に、Ａｌ２Ｏ３膜２３ａとＳｉＮ膜２３ｂとが積層されたＮＡ構造のバリア膜２３が形成されてもよい。図１５（ｃ）に示す構造の場合、シリコン基板１１／ゲート絶縁膜１２の界面にＮＡ構造のバリア膜２３をさらに形成することで、シリコン基板１１からの電子注入をさらに抑制することが可能である。
尚、図１５（ａ）乃至（ｃ）の膜構造及び形成位置は、いかなる組み合わせも可能である。例えば、図１６に示すように、構造（１）乃至（５）は、ゲートリーク電流の抑制の効果が高く、構造（４）乃至（９）は、バックトンネリング抑制の効果が高い。このように、本実施形態のバリア膜は、求められる効果に応じて、種々変更可能である。
［３］第３の実施形態
第３の実施形態は、斜方晶化の熱処理前に、非晶質の金属酸化膜中に不純物をイオン注入することで、金属酸化膜を均一に斜方晶化する。
［３−１］製造方法
図１７（ａ）乃至（ｄ）を用いて、第３の実施形態に係る強誘電体メモリの製造方法について説明する。
まず、図１７（ａ）に示すように、シリコン基板１１上にシリコン酸化膜からなるゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に例えば非晶質のＨｆＳｉＯ膜からなる金属酸化膜３１がＡＬＤ法で形成される。その後、金属酸化膜３１に不純物がイオン注入される。
次に、図１７（ｂ）に示すように、金属酸化膜３１上に引張応力膜３２が形成される。この引張応力膜３２は、金属酸化膜３１に対して圧縮応力を与えるような引張応力を有する。引張応力膜３２としては、例えば、ＣＶＤ法で形成したＴｉＮ、ＳｉＮ等、ＰＶＤ法で形成したＴｉＮ、ＴａＮ、Ｗ等を用いればよい。
次に、図１７（ｃ）に示すように、引張応力膜３２による膜応力を金属酸化膜３１に加えながら、基板の熱処理が行われる。これにより、金属酸化膜３１を斜方晶に結晶化させ、基板全面に均一な強誘電性を有する金属酸化膜（強誘電体膜）４１が形成される。
次に、図１７（ｄ）に示すように、金属酸化膜４１上に制御電極１７が形成され、この制御電極１７が露光描画によりパターニングされる。その後、通常の後工程を経て、強誘電体メモリが完成する。
上記図１７（ａ）に示すイオン注入する不純物としては、例えば、Ｈｅ、Ａｒ、Ｘｅ、Ｋｒのような不活性ガスを用いればよい。このような不活性ガスは、金属酸化膜３１を構成する元素と化合物を形成せず、かつ、後の熱処理中には熱膨張により金属酸化膜３１を圧縮する加圧効果があり、より低温で斜方晶化し易くなる。また、このような不活性ガスは、最終的には熱処理により金属酸化膜３１から脱離するため、脱離後には空孔が生じ、空孔を介した原子のマイグレーションが促進し、結晶化が助長される。その結果、熱処理温度の低温化が可能となる。
また、イオン注入する不純物としては、例えば、Ｓｉ、Ｍｇ、Ｃ、Ａｌ、Ｙ等を用いてもよい。この場合、ＨｆＳｉＯ膜３１中の結晶核を破壊でき、さらに、所望濃度（例えば、０．０２以上０．０５以下）のＳｉ、Ｍｇ、Ｃ、Ａｌ、Ｙ等を添加することで、後の熱処理により斜方晶化し易くなる。
尚、本実施形態では、引張応力膜３２を形成する前に、金属酸化膜３１中に不純物をイオン注入するが、引張応力膜３２を形成した後に、金属酸化膜３１中に不純物をイオン注入してもよい。この場合、引張応力膜３２を形成する前の加熱段階で形成してしまった結晶核をイオン注入により破壊することができ、均一に斜方晶化することができる。また、同時に引張応力膜３２の結晶性を破壊すれば、引張応力膜３２を結晶核とした斜方晶とは異なる結晶成長を抑制することができる。
［３−２］構造
図１７（ｄ）を用いて、第３の実施形態に係る強誘電体メモリの構造について説明する。
図１７（ｄ）に示すように、第３の実施形態の強誘電体メモリは、シリコン基板１１上にゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に強誘電性を有する金属酸化膜４１が形成されている。この金属酸化膜４１上に引張応力膜３２が形成され、この引張応力膜３２上に制御電極１７が形成されている。
金属酸化膜４１は、金属（例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ））と酸素とを主成分とする膜であり、前記金属以外の元素（例えば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、炭素（Ｃ）、アルミニウム（Ａｌ）、イットリウム（Ｙ））を前記金属より低い濃度（例えば、０．０２以上０．０５以下）で含有している。金属酸化膜４１は、例えば、ＨｆＳｉＯｘ膜、ＺｒＳｉＯｘ膜、ＨｆＭｇＯｘ膜、ＺｒＭｇＯｘ膜、ＨｆＣＯｘ膜、ＺｒＣＯｘ膜等からなる。
［３−３］効果
従来の強誘電性を有する斜方晶ＨｆＳｉＯ膜の形成方法では、ＡＬＤ法で非晶質ＨｆＳｉＯ膜が形成され、この非晶質ＨｆＳｉＯ膜上に応力膜が形成された後、ＨｆＳｉＯ膜の斜方晶化のための高温熱処理が行われる。
しかし、このような形成方法では、ＡＬＤ直後の非晶質ＨｆＳｉＯ膜中には、Ｘ線回折では検知できないレベルの正方晶、単斜晶、立方晶の結晶核が含まれている。このため、後の応力を加えた熱処理中に、ＨｆＳｉＯ膜の結晶核周辺は、部分的に正方晶、単斜晶、立方晶化してしまい、所望の斜方晶にならない可能性が高い。また、応力膜を形成する前の基板加熱により、非晶質ＨｆＳｉＯ膜中には、Ｘ線回折では検知できないレベルの正方晶、単斜晶、立方晶の結晶核が形成されてしまう。
このように、従来では、高温、高圧化で斜方晶ＨｆＯ２膜を、基板全面に均一に形成することは困難であり、斜方晶化できない部分では、強誘電性の自発分極が起こらず、メモリ機能を確保できない問題がある。
これに対し、第３の実施形態では、非晶質金属酸化膜３１を形成した後、金属酸化膜３１中に不純物をイオン注入する。これにより、非晶質金属酸化膜３１中に存在するＸ線回折では検知できないレベルの正方晶、単斜晶、立方晶の結晶核が破壊される。このため、後の熱処理において、金属酸化膜３１を均一に斜方晶化することが可能になる。また、斜方晶以外の結晶核が存在しないため、低温の熱処理温度、例えば９５０℃以下でも斜方晶化することができる。
よって、第３の実施形態によれば、基板全面に均一な強誘電性を示す金属酸化膜４１を低温で形成することが可能となり、セル特性が向上し、高性能かつ高集積化されたセルを有する強誘電体メモリを高歩留まりで形成することができる。
［４］第４の実施形態
第４の実施形態は、不純物を添加しながら非晶質の金属酸化膜を形成し、この金属酸化膜上に添加不純物と反応するキャップ膜を形成することで、金属酸化膜を均一に斜方晶化する。
［４−１］製造方法
図１８（ａ）乃至（ｄ）を用いて、第４の実施形態に係る強誘電体メモリの製造方法について説明する。
まず、図１８（ａ）に示すように、シリコン基板１１上にシリコン酸化膜からなるゲート絶縁膜１２が形成される。次に、ゲート絶縁膜１２上に例えば非晶質のＨｆＳｉＯ膜からなる金属酸化膜３１が形成される。この際、金属酸化膜３１は、不純物元素を添加しながら形成される。
次に、図１８（ｂ）に示すように、金属酸化膜３１上にキャップ膜３３が形成され、このキャップ膜３３上に引張応力膜３２が形成される。キャップ膜３３は、金属酸化膜３１中に添加した不純物と反応する膜である。引張応力膜３２は、金属酸化膜３１に対して圧縮応力を与えるような引張応力を有する。引張応力膜３２としては、例えば、ＣＶＤ法で形成したＴｉＮ、ＳｉＮ等、ＰＶＤ法で形成したＴｉＮ、ＴａＮ、Ｗ等を用いればよい。
次に、図１８（ｃ）に示すように、基板の熱処理が行われる。これにより、引張応力膜３２による膜応力が金属酸化膜３１に加えられ、金属酸化膜３１が斜方晶に結晶化し、基板全面に均一な強誘電性を有する金属酸化膜（強誘電体膜）４１が形成される。これとともに、金属酸化膜３１中に添加した不純物をキャップ膜３３と反応させ、反応膜４３が形成される。
次に、図１８（ｄ）に示すように、金属酸化膜４１上に制御電極１７が形成され、この制御電極１７が露光描画によりパターニングされる。その後、通常の後工程を経て、強誘電体メモリが完成する。
上記図１８（ａ）に示す金属酸化膜３１に添加する不純物としては、例えば、ボロン（Ｂ）、炭素（Ｃ）等を用いればよい。
添加不純物としてＢを用いる場合、このＢと反応するキャップ膜３３としては、例えば、Ｔｉを含む膜等が考えられる。ＢとＴｉは反応し易く、反応膜４３として容易にＴｉＢを形成し易い。このため、後の熱処理により、金属酸化膜３１中の多くのＢは、上部界面にてＴｉＢを形成する。また、Ｂは、質量数の小さい元素のため、金属酸化膜３１中を拡散し易く、後の熱処理において、Ｂが拡散した空孔を介した原子のマイグレーションが促進し、結晶化が助長される。その結果、熱処理温度の低温化が可能となる。
添加不純物としてＣを用いる場合、このＣと反応するキャップ膜３３としては、例えば、Ｔｉ、Ｚｒを含む膜等が考えられる。
［４−２］構造
図１８（ｄ）を用いて、第４の実施形態に係る強誘電体メモリの構造について説明する。
図１８（ｄ）に示すように、第４の実施形態の強誘電体メモリは、シリコン基板１１上にゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に強誘電性を有する金属酸化膜４１が形成されている。この金属酸化膜４１上に反応膜４３が形成され、この反応膜４３上に引張応力膜３２が形成されている。この引張応力膜３２上に制御電極１７が形成されている。
金属酸化膜４１は、金属（例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ））と酸素とを主成分とする膜であり、前記金属以外の元素（例えば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、イットリウム（Ｙ））を前記金属より低い濃度（例えば、０．０２以上０．０５以下）で含有している。金属酸化膜４１は、例えば、ＨｆＳｉＯｘ膜、ＺｒＳｉＯｘ膜、ＨｆＭｇＯｘ膜、ＺｒＭｇＯｘ膜等からなる。
反応膜４３は、ＢとＴｉとを含有する膜（例えば、ＴｉＢ）、ＣとＴｉとを含有する膜（例えば、ＴｉＣ）、ＣとＺｒとを含有する膜（例えば、ＺｒＣ）等が挙げられる。
尚、キャップ膜３３と反応させるための添加不純物（例えば、Ｂ、Ｃ等）が、金属酸化膜４１中に残っていてもよい。
［４−３］効果
上記第４の実施形態によれば、第３の実施形態と同様、基板全面に均一な強誘電性を示す金属酸化膜４１を低温で形成することが可能となり、セル特性が向上し、高性能かつ高集積化されたセルを有する強誘電体メモリを高歩留まりで形成することができる。
つまり、第４の実施形態では、不純物を添加しながら金属酸化膜３１を形成する。このため、安定結晶構造となり難くなる。これにより、Ｘ線回折では検知できないレベルの正方晶、単斜晶、立方晶の結晶核の少ない非晶質金属酸化膜３１を形成することができる。また、金属酸化膜３１中の添加不純物がキャップ膜３３へ拡散し、金属酸化膜３１中に空孔が生じる。この空孔を介して原子のマイグレーションが促進し、結晶化が助長される。その結果、後の熱処理において、金属酸化膜３１を均一に斜方晶化することが可能になる。また、斜方晶以外の結晶核が存在しないため、低温の熱処理温度、例えば９５０℃以下でも斜方晶化することができる。
［５］第５の実施形態
第５の実施形態は、斜方晶の金属酸化膜と格子整合する結晶を有する結晶化シード膜を形成することで、金属酸化膜を均一に斜方晶化する。
［５−１］製造方法
図１９（ａ）乃至（ｄ）を用いて、第５の実施形態に係る強誘電体メモリの製造方法について説明する。
まず、図１９（ａ）に示すように、シリコン基板１１上にシリコン酸化膜からなるゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に例えば非晶質のＨｆＳｉＯ膜からなる金属酸化膜３１がＡＬＤ法で形成される。
次に、図１９（ｂ）に示すように、金属酸化膜３１上に結晶化シード膜３４が形成される。この結晶化シード膜３４は、斜方晶の金属酸化膜４１と格子整合する結晶を有する膜であり、例えば、ＺｒＯ２、ＴｉＯ２等である。例えば、斜方晶の金属酸化膜４１の格子定数ａと結晶化シード膜３４の格子定数ｂとの差は、例えば５％未満が望ましい。
次に、図１９（ｃ）に示すように、基板の熱処理が行われる。これにより、結晶化シード膜３４の結晶伝達により、金属酸化膜３１の結晶化が進行し、基板全面に均一な強誘電性を有する斜方晶の金属酸化膜（強誘電体膜）４１が形成される。
次に、図１９（ｄ）に示すように、金属酸化膜４１上に制御電極１７が形成され、この制御電極１７が露光描画によりパターニングされる。その後、通常の後工程を経て、強誘電体メモリが完成する。
［５−２］構造
図１９（ｄ）を用いて、第５の実施形態に係る強誘電体メモリの構造について説明する。
図１９（ｄ）に示すように、第５の実施形態の強誘電体メモリは、シリコン基板１１上にゲート絶縁膜１２が形成され、このゲート絶縁膜１２上に強誘電性を有する金属酸化膜４１が形成されている。この金属酸化膜４１上に結晶化シード膜３４が形成され、この結晶化シード膜３４上に制御電極１７が形成されている。
金属酸化膜４１は、金属（例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ））と酸素とを主成分とする膜であり、前記金属以外の元素（例えば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、イットリウム（Ｙ））を前記金属より低い濃度（例えば、０．０２以上０．０５以下）で含有している。金属酸化膜４１は、例えば、ＨｆＳｉＯｘ膜、ＺｒＳｉＯｘ膜、ＨｆＭｇＯｘ膜、ＺｒＭｇＯｘ膜等からなる。
結晶化シード膜３４は、斜方晶の金属酸化膜４１と格子整合する結晶を有し、例えば、ＺｒＯ２、ＴｉＯ２等である。
［５−３］効果
上記第５の実施形態によれば、第３の実施形態と同様、基板全面に均一な強誘電性を示す金属酸化膜４１を低温で形成することが可能となり、セル特性が向上し、高性能かつ高集積化されたセルを有する強誘電体メモリを高歩留まりで形成することができる。
つまり、第５の実施形態では、非晶質の金属酸化膜３１上に、斜方晶の金属酸化膜４１と格子整合する結晶を有する結晶化シード膜３４を形成した後、斜方晶化のための熱処理を行う。このため、この熱処理において、上部膜より金属酸化膜３１の結晶化が進行し、金属酸化膜３１を均一に斜方晶化することが可能になる。また、斜方晶以外の結晶核が存在しないため、低温の熱処理温度、例えば９５０℃以下でも斜方晶化することができる。
［６］第６の実施形態
第６の実施形態は、ＢｉＣＳ構造において、メモリホール内部を熱膨張膜で埋め込み、斜方晶化の熱処理で、熱膨張膜により金属酸化膜に圧縮応力を与えることで、金属酸化膜を均一に斜方晶化する。
［６−１］製造方法
図２０（ａ）乃至（ｃ）を用いて、第６の実施形態に係るＢｉＣＳ構造の強誘電体メモリの製造方法について説明する。
まず、図２０（ａ）に示すように、制御電極１７と層間絶縁膜３８とが交互に積層され、多層積層構造が形成される。次に、ドライエッチング法により、多層積層構造を貫通するメモリホール３５が形成される。このメモリホール３５の内壁に非晶質ＨｆＳｉＯ膜からなる金属酸化膜３１が形成される。さらに、メモリホール３５の内部が、熱により体積膨張する熱膨張膜３６で充填される。熱膨張膜３６としては、Ｓｉ（線膨張率＝０．５ｅ−６／Ｋ）やＳｉＯ２（２．６）よりも線膨張率が高い材料が望ましく、例えば、ＳｉリッチなＳｉＯ２膜、Ｇｅ（５．７）、ＡｌＮ（５．７）、Ａｌ２Ｏ３（８．４）、ＴｉＯ２（９）、ＶＮ（９．２）、ＴｉＮ（９．４）、ＮｂＮ（１０）、ＺｒＯ２（１１）、ＭｇＯ（１３）等が挙げられる。
次に、図２０（ｂ）に示すように、熱処理が行われることで、熱膨張膜３６が体積膨張し、金属酸化膜３１に圧縮応力を与え、金属酸化膜３１を斜方晶に結晶化させる。これにより、基板全面に均一な強誘電性を有する金属酸化膜（強誘電体膜）４１が形成される。
次に、図２０（ｃ）に示すように、熱膨張膜３６が除去された後、ゲート絶縁膜（図示せず）とチャネル層３７が形成される。その後は、通常の工程を経て、強誘電体メモリが完成する。
［６−２］構造
図２０（ｃ）を用いて、第６の実施形態に係る強誘電体メモリのＢｉＣＳ構造について説明する。
図２０（ｃ）に示すように、第６の実施形態の強誘電体メモリは、制御電極１７と層間絶縁膜３８とが交互に積層され、その積層構造を貫通するメモリホール３５が設けられている。このメモリホール３５の内壁には、ゲート絶縁膜（図示せず）と金属酸化膜４１とが積層され、メモリホール３５の中心部は、チャネル層３７で埋め込まれている。
金属酸化膜４１は、金属（例えば、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ））と酸素とを主成分とする膜であり、前記金属以外の元素（例えば、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、イットリウム（Ｙ））を前記金属より低い濃度（例えば、０．０２以上０．０５以下）で含有している。金属酸化膜４１は、例えば、ＨｆＳｉＯｘ膜、ＺｒＳｉＯｘ膜、ＨｆＭｇＯｘ膜、ＺｒＭｇＯｘ膜等からなる。
［６−３］効果
上記第６の実施形態によれば、第３の実施形態と同様、基板全面に均一な強誘電性を示す金属酸化膜４１を低温で形成することが可能となり、セル特性が向上し、高性能かつ高集積化されたセルを有する強誘電体メモリを高歩留まりで形成することができる。
つまり、第６の実施形態では、メモリホール３５内部を熱膨張膜３６で埋め込んだ後、斜方晶化のための熱処理を行う。従って、この熱処理において、熱膨張膜３６の体積が膨張し、金属酸化膜３１に圧縮応力が加わるため、金属酸化膜３１を均一に斜方晶化することが可能になる。また、斜方晶以外の結晶核が存在しないため、低温の熱処理温度、例えば９５０℃以下でも斜方晶化することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…シリコン基板、１２…ゲート絶縁膜、１３…強誘電体膜、１４…ハードマスク、１５…素子分離溝、１６…素子分離絶縁膜、１７…制御電極、２１、２２、２３…バリア膜、３１…非晶質金属酸化膜、３２…引張応力膜、３３…キャップ膜、３４…結晶化シード膜、３５…メモリホール、３６…熱膨張膜、３７…チャネル層、３８…層間絶縁膜、４１…斜方晶金属酸化膜（強誘電体膜）、４３…反応膜。

Claims (28)

  1. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された強誘電体膜と、
    前記強誘電体膜上に形成された制御電極と、
    を具備し、
    前記強誘電体膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、前記金属以外の元素を前記金属より低い濃度で含有し、
    前記金属以外の前記元素の濃度は、前記強誘電体膜の膜厚方向で不均一であり、
    前記金属以外の前記元素は、シリコン、マグネシウム、アルミニウム又はイットリウムであり、
    前記シリコン、前記マグネシウム、前記アルミニウム又は前記イットリウムは、前記強誘電体膜の中央部の濃度よりも、前記強誘電体膜と前記ゲート絶縁膜との界面及び前記強誘電体膜と前記制御電極との界面における濃度が高く、
    前記強誘電体膜と前記ゲート絶縁膜との前記界面において、前記金属以外の前記元素の原子数／（前記金属以外の前記元素の前記原子数＋前記金属の原子数）は、０．０２以上０．０５以下である、強誘電体メモリ。
  2. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された強誘電体膜と、
    前記強誘電体膜上に形成された制御電極と、
    を具備し、
    前記強誘電体膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、前記金属以外の元素を前記金属より低い濃度で含有し、
    前記金属以外の前記元素の濃度は、前記強誘電体膜の膜厚方向で不均一である、強誘電体メモリ。
  3. 前記金属以外の前記元素は、シリコン、マグネシウム、アルミニウム又はイットリウムである、請求項２に記載の強誘電体メモリ。
  4. 前記シリコン、前記マグネシウム、前記アルミニウム又は前記イットリウムは、前記強誘電体膜と前記ゲート絶縁膜との界面における濃度が低い、請求項３に記載の強誘電体メモリ。
  5. 前記シリコン、前記マグネシウム、前記アルミニウム又は前記イットリウムは、前記強誘電体膜と前記ゲート絶縁膜との界面における濃度が高い、請求項３に記載の強誘電体メモリ。
  6. 前記シリコン、前記マグネシウム、前記アルミニウム又は前記イットリウムは、前記強誘電体膜と前記制御電極との界面における濃度が高い、請求項３に記載の強誘電体メモリ。
  7. 前記シリコン、前記マグネシウム、前記アルミニウム又は前記イットリウムは、前記強誘電体膜の中央部の濃度よりも、前記強誘電体膜と前記ゲート絶縁膜との界面及び前記強誘電体膜と前記制御電極との界面における濃度が高い、請求項３に記載の強誘電体メモリ。
  8. 前記強誘電体膜と前記ゲート絶縁膜との前記界面において、前記金属以外の前記元素の原子数／（前記金属以外の前記元素の前記原子数＋前記金属の原子数）は、０．０２以上０．０５以下である、請求項３に記載の強誘電体メモリ。
  9. 前記強誘電体膜と前記ゲート絶縁膜との前記界面において、前記金属以外の前記元素の原子数／（前記金属以外の前記元素の前記原子数＋前記金属の原子数）は、０．０２６以上０．０３４以下である、請求項３に記載の強誘電体メモリ。
  10. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された強誘電体膜と、
    前記強誘電体膜上に形成された制御電極と、
    を具備し、
    前記強誘電体膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、前記金属以外の元素を前記金属より低い濃度で含有し、
    前記金属以外の前記元素は、窒素であり、
    前記強誘電体膜中の前記窒素の濃度は、前記強誘電体膜の膜厚方向において均一又は不均一である、強誘電体メモリ。
  11. 前記窒素の前記濃度が前記強誘電体膜の前記膜厚方向において不均一である場合、前記ゲート絶縁膜と前記強誘電体膜との界面及び前記ゲート絶縁膜と前記強誘電体膜との界面の少なくとも一方の界面で、前記窒素の前記濃度が高い、請求項１０に記載の強誘電体メモリ。
  12. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたバリア膜と、
    前記バリア膜上に形成された強誘電体膜と、
    前記強誘電体膜上に形成された制御電極と、
    を具備し、
    前記強誘電体膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、前記金属以外の元素の原子数／（前記金属以外の前記元素の前記原子数＋前記金属の原子数）が０．０２以上０．０５以下である、強誘電体メモリ。
  13. 前記金属以外の元素は、シリコン、マグネシウム、アルミニウム又はイットリウムである、請求項１２に記載の強誘電体メモリ。
  14. 前記バリア膜は、アルミニウム含有膜及びシリコン窒化膜の少なくとも一方の膜で構成される、請求項１２に記載の強誘電体メモリ。
  15. 前記アルミニウム含有膜中のアルミニウムの濃度は、１ｅ１２atoms／ｃｍ−２以上１ｅ１６atoms／ｃｍ−２以下である、請求項１４に記載の強誘電体メモリ。
  16. 前記バリア膜は、ランタン含有膜及びシリコン窒化膜の少なくとも一方の膜で構成される、請求項１２に記載の強誘電体メモリ。
  17. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された金属酸化膜と、
    前記金属酸化膜上に形成された引張応力膜と、
    前記引張応力膜上に形成された制御電極と、
    を具備し、
    前記金属酸化膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、前記金属以外の元素の原子数／（前記金属以外の前記元素の前記原子数＋前記金属の原子数）が０．０２以上０．０５以下であり、
    前記金属以外の元素は、シリコン、マグネシウム、炭素、アルミニウム又はイットリウムである、強誘電体メモリ。
  18. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された金属酸化膜と、
    前記金属酸化膜上に形成された反応膜と、
    前記反応膜上に形成された引張応力膜と、
    前記引張応力膜上に形成された制御電極と、
    を具備し、
    前記金属酸化膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、
    前記反応膜は、ＢとＴｉとを含有する膜、ＣとＴｉとを含有する膜、ＣとＺｒとを含有する膜である、強誘電体メモリ。
  19. 半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された金属酸化膜と、
    前記金属酸化膜上に形成された結晶化シード膜と、
    前記結晶化シード膜上に形成された制御電極と、
    を具備し、
    前記金属酸化膜は、ハフニウム又はジルコニウムである金属と酸素とを含有する膜であり、
    前記結晶化シード膜、前記金属酸化膜と格子整合する結晶を有する、強誘電体メモリ。
  20. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、ハフニウム又はジルコニウムである金属と酸素とを含有する非晶質の金属酸化膜を形成する工程と、
    前記金属酸化膜中に不純物をイオン注入する工程と、
    前記金属酸化膜上に引張応力膜を形成する工程と、
    熱処理により、前記金属酸化膜を斜方晶に結晶化する工程と、
    を具備する強誘電体メモリの製造方法。
  21. 前記不純物は、シリコン、マグネシウム、炭素、アルミニウム又はイットリウムである、請求項２０に記載の強誘電体メモリの製造方法。
  22. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、不純物元素を添加しながら、ハフニウム又はジルコニウムである金属と酸素とを含有する非晶質の金属酸化膜を形成する工程と、
    前記金属酸化膜上に前記不純物元素と反応するキャップ膜を形成する工程と、
    前記キャップ膜上に引張応力膜を形成する工程と、
    熱処理により、前記金属酸化膜を斜方晶に結晶化するとともに、前記不純物元素を前記キャップ膜と反応させて反応膜を形成する工程と、
    を具備する強誘電体メモリの製造方法。
  23. 前記不純物元素は、ボロンであり、
    前記キャップ膜は、チタンを含む膜である、請求項２２に記載の強誘電体メモリの製造方法。
  24. 前記不純物元素は、炭素であり、
    前記キャップ膜は、チタン又はジルコニウムを含む膜である、請求項２２に記載の強誘電体メモリの製造方法。
  25. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、ハフニウム又はジルコニウムである金属と酸素とを含有する非晶質の金属酸化膜を形成する工程と、
    前記金属酸化膜上に結晶化シード膜を形成する工程と、
    熱処理により、前記金属酸化膜を斜方晶に結晶化する工程と、
    を具備する強誘電体メモリの製造方法。
  26. 前記結晶化シード膜は、斜方晶の前記金属酸化膜と格子整合する結晶を有する、請求項２５に記載の強誘電体メモリの製造方法。
  27. 制御電極と層間絶縁膜とを交互に積層し、多層積層構造を形成する工程と、
    前記多層積層構造を貫通するホールを形成する工程と、
    前記ホールの内壁に、ハフニウム又はジルコニウムである金属と酸素とを含有する非晶質の金属酸化膜を形成する工程と、
    前記ホールの内部を、熱により体積膨張する熱膨張膜で充填する工程と、
    熱処理により、前記金属酸化膜を斜方晶に結晶化する工程と、
    前記熱膨張膜を除去する工程と、
    を具備する強誘電体メモリの製造方法。
  28. 前記熱膨張膜は、シリコン酸化膜よりも線膨張率が高い材料で形成される、請求項２７に記載の強誘電体メモリの製造方法。
JP2012198823A 2012-09-10 2012-09-10 強誘電体メモリ及びその製造方法 Pending JP2014053568A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012198823A JP2014053568A (ja) 2012-09-10 2012-09-10 強誘電体メモリ及びその製造方法
US14/016,771 US20140070289A1 (en) 2012-09-10 2013-09-03 Ferroelectric memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198823A JP2014053568A (ja) 2012-09-10 2012-09-10 強誘電体メモリ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014053568A true JP2014053568A (ja) 2014-03-20

Family

ID=50232372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198823A Pending JP2014053568A (ja) 2012-09-10 2012-09-10 強誘電体メモリ及びその製造方法

Country Status (2)

Country Link
US (1) US20140070289A1 (ja)
JP (1) JP2014053568A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031986A1 (ja) * 2014-08-29 2016-03-03 国立大学法人 東京工業大学 強誘電性薄膜、電子素子及び製造方法
JP2016131216A (ja) * 2015-01-15 2016-07-21 国立研究開発法人物質・材料研究機構 抵抗変化型素子およびその製造方法
JP2019517153A (ja) * 2016-05-25 2019-06-20 マイクロン テクノロジー，インク． 強誘電体デバイス及びその形成方法
KR20190109606A (ko) * 2018-02-08 2019-09-26 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
WO2020023837A1 (en) * 2018-07-26 2020-01-30 Tokyo Electron Limited Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices
JP2021022602A (ja) * 2019-07-25 2021-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021520628A (ja) * 2018-04-02 2021-08-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 酸化ハフニウム系強誘電材料のためのキャップ層
WO2022084801A1 (ja) * 2020-10-20 2022-04-28 株式会社半導体エネルギー研究所 強誘電体デバイス、半導体装置
US11832449B2 (en) 2020-05-14 2023-11-28 Samsung Electronics Co., Ltd. Semiconductor device
JP7407248B2 (ja) 2018-05-18 2023-12-28 ルネサスエレクトロニクス株式会社 半導体装置
US11973119B2 (en) 2018-05-18 2024-04-30 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
JP6062552B2 (ja) * 2014-03-17 2017-01-18 株式会社東芝 不揮発性記憶装置
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US10373856B2 (en) 2015-08-03 2019-08-06 Mikro Mesa Technology Co., Ltd. Transfer head array
US9969078B2 (en) * 2015-08-03 2018-05-15 Mikro Mesa Technology Co., Ltd. Transfer head array and transferring method
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
KR20190008047A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
FR3082658A1 (fr) 2018-06-15 2019-12-20 Stmicroelectronics (Crolles 2) Sas Transistor fefet
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
US20200066511A1 (en) * 2018-08-27 2020-02-27 Intel Corporation Fabrication of undoped hfo2 ferroelectric layer using pvd
JP7066585B2 (ja) * 2018-09-19 2022-05-13 キオクシア株式会社 記憶装置
US20200098926A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Transistors with ferroelectric gates
US11349008B2 (en) 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
JP2022077593A (ja) * 2020-11-12 2022-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
US11737280B2 (en) * 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wakeup free approach to improve the ferroelectricity of FeRAM using a stressor layer
KR20220164334A (ko) * 2021-06-04 2022-12-13 삼성전자주식회사 박막 구조체, 이를 포함하는 반도체 소자 및 반도체 소자를 포함하는 반도체 장치
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
CN117098401A (zh) * 2022-05-09 2023-11-21 华为技术有限公司 铁电存储器及其形成方法、电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
US9449831B2 (en) * 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
US8735963B2 (en) * 2008-07-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cells having leakage-inhibition layers
JP5336872B2 (ja) * 2009-02-06 2013-11-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031986A1 (ja) * 2014-08-29 2016-03-03 国立大学法人 東京工業大学 強誘電性薄膜、電子素子及び製造方法
JPWO2016031986A1 (ja) * 2014-08-29 2017-06-15 国立大学法人東京工業大学 強誘電性薄膜、電子素子及び製造方法
JP2016131216A (ja) * 2015-01-15 2016-07-21 国立研究開発法人物質・材料研究機構 抵抗変化型素子およびその製造方法
US10290802B2 (en) 2015-01-15 2019-05-14 National Insitute for Materials Science Variable resistance device and method for manufacturing same
JP2019517153A (ja) * 2016-05-25 2019-06-20 マイクロン テクノロジー，インク． 強誘電体デバイス及びその形成方法
KR20190109606A (ko) * 2018-02-08 2019-09-26 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
KR102433290B1 (ko) * 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
JP2021520628A (ja) * 2018-04-02 2021-08-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 酸化ハフニウム系強誘電材料のためのキャップ層
US11923189B2 (en) 2018-04-02 2024-03-05 Lam Research Corporation Capping layer for a hafnium oxide-based ferroelectric material
JP7354138B2 (ja) 2018-04-02 2023-10-02 ラム リサーチ コーポレーション 酸化ハフニウム系強誘電材料のためのキャップ層
JP7407248B2 (ja) 2018-05-18 2023-12-28 ルネサスエレクトロニクス株式会社 半導体装置
US11973119B2 (en) 2018-05-18 2024-04-30 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10790149B2 (en) 2018-07-26 2020-09-29 Tokyo Electron Limited Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices
WO2020023837A1 (en) * 2018-07-26 2020-01-30 Tokyo Electron Limited Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices
JP7369899B2 (ja) 2018-07-26 2023-10-27 東京エレクトロン株式会社 半導体デバイス用の結晶学的に安定化された強誘電性ハフニウムジルコニウムベースの膜を形成する方法
JP2021022602A (ja) * 2019-07-25 2021-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7292140B2 (ja) 2019-07-25 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11832449B2 (en) 2020-05-14 2023-11-28 Samsung Electronics Co., Ltd. Semiconductor device
WO2022084801A1 (ja) * 2020-10-20 2022-04-28 株式会社半導体エネルギー研究所 強誘電体デバイス、半導体装置

Also Published As

Publication number Publication date
US20140070289A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP2014053568A (ja) 強誘電体メモリ及びその製造方法
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
KR100780661B1 (ko) 비휘발성 메모리 소자의 유전체막 및 그 형성방법
US7682899B2 (en) Method of manufacturing semiconductor device
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
TWI581432B (zh) 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程
US11515157B2 (en) Semiconductor device and method for fabricating the same
JP2014053571A (ja) 強誘電体メモリ及びその製造方法
US11410813B2 (en) Semiconductor device with a booster layer and method for fabricating the same
KR100867046B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
US8710564B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
JP5613105B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2014053371A (ja) 不揮発性半導体記憶装置
JP2005150416A (ja) 半導体集積回路装置及びその製造方法
KR100794831B1 (ko) 반도체 장치의 제조 방법
TWI382529B (zh) 具有減少電荷損失之氮化物層的記憶體格結構及其製法
KR20060108543A (ko) 전기 구성 요소 제조 방법
KR20070106165A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR100753079B1 (ko) 비휘발성 메모리 소자의 형성 방법
KR20090032971A (ko) 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자
JP5571010B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2013197411A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20100072786A (ko) 플래시 메모리 소자의 제조방법
KR100573836B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109