JP7354138B2 - 酸化ハフニウム系強誘電材料のためのキャップ層 - Google Patents

酸化ハフニウム系強誘電材料のためのキャップ層 Download PDF

Info

Publication number
JP7354138B2
JP7354138B2 JP2020553591A JP2020553591A JP7354138B2 JP 7354138 B2 JP7354138 B2 JP 7354138B2 JP 2020553591 A JP2020553591 A JP 2020553591A JP 2020553591 A JP2020553591 A JP 2020553591A JP 7354138 B2 JP7354138 B2 JP 7354138B2
Authority
JP
Japan
Prior art keywords
layer
hfo
cap layer
depositing
hfo2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020553591A
Other languages
English (en)
Other versions
JP2021520628A (ja
Inventor
ユーン・ヒュングスク・アレキサンダー
ジュー・ゾンウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2021520628A publication Critical patent/JP2021520628A/ja
Application granted granted Critical
Publication of JP7354138B2 publication Critical patent/JP7354138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Description

［関連出願の相互参照］
本願は、２０１８年４月２日出願の米国仮出願第６２／６５１，４６６号の利益を主張する。上記出願の全ての開示は、参照として本明細書に援用される。
本開示は、基板を処理するための方法に関し、特に、酸化ハフニウム系強誘電材料におけるリーク電流を低減するための方法に関する。
本明細書に記載の背景技術の説明は、本開示の内容を一般的に提示するためである。現在名前が挙げられている発明者の発明は、本背景技術欄、および出願時の先行技術に該当しない説明の態様において記載される範囲で、本開示に対する先行技術として明示的にも黙示的にも認められない。
酸化ハフニウム（ＨｆＯ2）系材料における強誘電的挙動の発見は、強誘電体メモリ（ＦｅＲＡＭ）に関する研究を復活させた。チタン酸ジルコン酸鉛（ＰＺＴ）などの従来の強誘電材料は、５０ナノメータ（ｎｍ）未満の厚さに対して適切なスイッチングウィンドウを有さない。よって、ＰＺＴは、５０ｎｍ未満のフィーチャサイズを有するデバイスに用いられることができない。
ＨｆＯ2は、高保磁力のため、６ｎｍの厚さまでの優れた強誘電スイッチングヒステリシスを有する。ＨｆＯ2は、３Ｄメモリ構造についても有望である。ＨｆＯ2は、ゲート誘電体としてＣＭＯＳ技術で広く用いられてきた。これらの適用では、ＨｆＯ2は、共形原子層堆積（ＡＬＤ）を用いて堆積される。よって、ＨｆＯ2は、既存の３Ｄ ＮＡＮＤ型集積化スキームを用いる３Ｄ ＦｅＲＡＭへの集積化に適する可能性がある。
基板処理システムにおいて強誘電酸化ハフニウム（ＨｆＯ2）を形成する方法は、基板上にＨｆＯ2層を堆積させることと、ＨｆＯ2層上にキャップ層を堆積させることと、ＨｆＯ2層およびキャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成することと、ＨｆＯ2層を除去することなくキャップ層を除去するためにキャップ層を選択的にエッチングすることとを含む。
他の特徴では、キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、および酸化アルミニウム（Ａｌ2Ｏ3）からなる群より選択された材料を含む。キャップ層は、チタンおよびタンタルのいずれも含まない。この方法は、さらに、キャップ層の堆積より前にＨｆＯ2層を窒化することを含む。この方法は、さらに、キャップ層の除去に続いてＨｆＯ2層上に上部電極を堆積させることを含む。上部電極は、チタン、タンタル、およびタングステンからなる群より選択された材料を含む。
他の特徴では、キャップ層を選択的にエッチングすることは、希フッ酸溶液を用いてキャップ層をウェットエッチングすることを含む。キャップ層を選択的にエッチングすることは、フルオロカーボンプラズマおよびハロゲンプラズマのうちの少なくともいずれかによって生成されたプラズマを用いてキャップ層をドライプラズマエッチングすることを含む。ＨｆＯ2層およびキャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成することは、５００℃～１０００℃の温度で急速熱アニールプロセスを実施することを含む。
他の特徴では、この方法は、さらに、基板上に底部電極を堆積させることを含み、ＨｆＯ2層を堆積させることは、底部電極上にＨｆＯ2層を堆積させることを含む。この方法は、さらに、キャップ層の堆積より前にＨｆＯ2層のプラズマ処理を実施することを含む。この方法は、さらに、キャップ層の選択的エッチングに続いてＨｆＯ2層を補修することと、ＨｆＯ2層の補修に続いてＨｆＯ2層上に上部電極を堆積させることとを含む。ＨｆＯ2層を補修することは、ＨｆＯ2層の上に追加のＨｆＯ2材料を堆積させることを含む。
処理チャンバにおいて基板上に強誘電酸化ハフニウム（ＨｆＯ2）を形成するように構成されたシステムは、処理チャンバにプロセスガスを供給するように構成されたガス配送システムと、処理チャンバ内でプラズマを選択的に生成するように構成された無線周波数（ＲＦ）生成システムとを備える。コントローラは、ガス配送システムおよびＲＦ生成システムを制御することによって、基板上にＨｆＯ2層を堆積させ、ＨｆＯ2層上にキャップ層を堆積させ、ＨｆＯ2層およびキャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成し、ＨｆＯ2層を除去することなくキャップ層を除去するためにキャップ層を選択的にエッチングするように構成されている。
他の特徴では、キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、および酸化アルミニウム（Ａｌ2Ｏ3）からなる群より選択された材料を含む。キャップ層は、チタンおよびタンタルのいずれも含まない。コントローラは、さらに、キャップ層の堆積より前にＨｆＯ2層を窒化するように構成されている。コントローラは、さらに、キャップ層の除去に続いてＨｆＯ2層上に上部電極を堆積させるように構成されている。上部電極は、チタン、タンタル、およびタングステンからなる群より選択された材料を含む。
他の特徴では、キャップ層を選択的にエッチングすることは、希フッ酸溶液を用いてキャップ層をウェットエッチングすることを含む。キャップ層を選択的にエッチングすることは、フルオロカーボンプラズマおよびハロゲンプラズマのうちの少なくともいずれかによって生成されたプラズマを用いてキャップ層をドライプラズマエッチングすることを含む。ＨｆＯ2層およびキャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成することは、５００℃～１０００℃の温度で急速熱アニールプロセスを実施することを含む。
他の特徴では、コントローラは、さらに、基板上に底部電極を堆積させることを含み、ＨｆＯ2層を堆積させることは、底部電極上にＨｆＯ2層を堆積させることを含む。コントローラは、さらに、キャップ層の堆積より前にＨｆＯ2層のプラズマ処理を実施するように構成されている。コントローラは、さらに、キャップ層の選択的エッチングに続いてＨｆＯ2層を補修し、ＨｆＯ2層の補修に続いてＨｆＯ2層上に上部電極を堆積させるように構成されている。ＨｆＯ2層を補修することは、ＨｆＯ2層の上に追加のＨｆＯ2材料を堆積させることを含む。
本開示のさらなる適用範囲は、発明を実施するための形態、特許請求の範囲、および図面から明らかになるだろう。発明を実施するための形態および特定の例は、説明の目的のみを意図し、本開示の範囲を限定する意図はない。
本開示は、発明を実施するための形態および添付の図面からより深く理解されるだろう。
本開示に従って強誘電酸化ハフニウム（ＨｆＯ2）層を形成するための例示的基板処理システムの機能ブロック図。
強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。
強誘電ＨｆＯ2層を補修するための例示的プロセスの側断面図。 強誘電ＨｆＯ2層を補修するための例示的プロセスの側断面図。
本開示に従って強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 本開示に従って強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 本開示に従って強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 本開示に従って強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 本開示に従って強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。 本開示に従って強誘電ＨｆＯ2を含むデバイスを形成するための例示的プロセスの側断面図。
本開示に従って犠牲キャップ層を用いて強誘電ＨｆＯ2層を形成するための例示的方法を表す図。
図中では、参照番号は、類似および／または同一の要素を特定するために繰り返し用いられてよい。
ＨｆＯ2の熱安定性は、ＦｅＲＡＭを用いての商用化にとって障害である。６００℃～６５０℃の温度は、成膜直後の非晶質ＨｆＯ2を強誘電相に結晶化できるほど十分に高いが、多くの集積スキームは、少なくとも１０００℃のサーマルバジェットを必要とする。高温のプロセス温度は、リーク電流を増加させ、および／または、デバイスをショートさせて、ＨｆＯ2系ＦｅＲＡＭを劣化させる。高温アニール後のリークの原因は、上部電極／ＨｆＯ2境界面における欠陥の発生を含む。リーク電流の別の原因は、ＨｆＯ2の膜割れを含む。ＨｆＯ2の割れによって、上部電極から底部電極への原子（通常、ＴｉＮ）は、ＨｆＯ2に自由に拡散し、最終的にデバイスを劣化させる。例えば、上部電極は、アニールの間、蓋として機能して、ＨｆＯ2層が熱力学的に安定した単斜晶相に転移するのを防ぐ。ＨｆＯ2は、単斜晶相では強誘電性を有さない。
本開示によるシステムおよび方法は、欠陥およびリークが低減された強誘電ＨｆＯ2層を半導体基板上に形成するように構成されたキャップ層を実装する。例えば、キャップ層は、ＨｆＯ2層を窒化するためのＴｉｎ以外の酸化物および／または窒化物を含んでよい。例えば、キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化シリコン（ＳｉＯxＮy）、窒化アルミニウム（ＡＩＮ）、酸窒化アルミニウム（ＡｌＯxＮy）などを含んでよい。いくつかの例では、キャップ層は、チタンまたはタンタル（五酸化タンタル（Ｔａ2Ｏ5）、酸窒化タンタル（ＴａＯxＮy）、酸化チタン（ＴｉＯ2）、酸窒化チタン（ＴｉＯxＮy）など）を含んでよい。キャップ層の材料は、ＨｆＯ2をアニールすることによって強誘電ＨｆＯ2が形成されるように、アニールに続いてキャップ層がＨｆＯ2から選択的に除去（例えば、ドライエッチングまたはウェットエッチングによってエッチング）されうるように、および、キャップ層の原子がＨｆＯ2に拡散せず、ＨｆＯ2から酸素原子を捕捉しないように、選択される。キャップ層の材料は、界面応力を低減させ、ＨｆＯ2の粒度および粒子配向、スイッチング速度、残留分極、ならびに他の特性を調節するように選択されてもよい。
キャップ層は、Ｔｉの拡散によって生じたＨｆＯ2の劣化を排除しながら、アニール中の斜方晶の強誘電ＨｆＯ2の形成を容易にする。次に、キャップ層は除去され、上部電極がＨｆＯ2の上に堆積される。いくつかの例では、アニールによって生じたＨｆＯ2の割れを補修するために、アニールに続いて上部電極の堆積より前にＨｆＯ2の追加堆積が実施されてよい。例えば、ＨｆＯ2の追加堆積は、２回以上の堆積サイクルを実施することを含んでよい。
図１は、本開示に従って強誘電ＨｆＯ2を形成するために、原子層堆積（ＡＬＤ）を用いてＨｆＯ2を堆積させ、必要に応じてＨｆＯ2をドープし、キャップ層を堆積させるための例示的な基板処理システム１００を示す。ＨｆＯ2の堆積およびドーピング、ならびにキャップ層の堆積は、この例では同じ処理チャンバで実施されるが、別々の処理チャンバが用いられることもできる。例えば、以下に記載の１つ以上の堆積工程またはエッチング工程を実施するために、トランス結合プラズマ（ＴＣＰ）チャンバ、プラズマ強化化学気相堆積（ＰＥＣＶＤ）チャンバ、高圧ＣＶＤ（ＨＰＣＶＤ）チャンバ、および／または、リモートプラズマ源を用いる処理チャンバが用いられてよい。
基板処理システム１００は、基板処理システム１００の他の構成要素を取り囲み、ＲＦプラズマを含む処理チャンバ１０２を備える。基板処理チャンバ１０２は、上部電極１０４と、静電チャック（ＥＳＣ）１０６などの基板支持体とを備える。動作中は、基板１０８は、ＥＳＣ１０６の上に配置される。
例えのみで、上部電極１０４は、プロセスガスを導入し分配するシャワーヘッド１０９を備えてよい。シャワーヘッド１０９は、処理チャンバの上面に接続された一端を有するステム部を備えてよい。基部は、一般に円筒状で、処理チャンバの上面から離れた位置でステム部のもう一端から径方向外向きに延びる。シャワーヘッドの基部の基板対向面または面板は、プロセスガスまたはパージガスが流れる複数の穴を備える。あるいは、上部電極１０４は導電板を備えてよく、プロセスガスは別の方法で導入されてよい。
ＥＳＣ１０６は、下部電極として機能する導電性のベースプレート１１０を備える。ベースプレート１１０は、セラミックマルチゾーン型加熱プレートに相当しうる加熱プレート１１２を支持する。加熱プレート１１２とベースプレート１１０との間に、熱抵抗層１１４が配置されてよい。ベースプレート１１０は、ベースプレート１１０を通じて冷媒を流すための１つ以上の冷媒流路１１６を備えてよい。
ＲＦ生成システム１２０は、ＲＦ電圧を生成し、上部電極１０４および下部電極（例えば、ＥＳＣ１０６のベースプレート１１０）のいずれかに出力する。上部電極１０４およびベースプレート１１０のもう一方は、ＤＣ接地されてよい、またはＡＣ接地されてよい、または浮遊状態であってよい。例えのみでは、ＲＦ生成システム１２０は、整合分配ネットワーク１２４によって上部電極１０４またはベースプレート１１０に供給されるＲＦ電圧を生成するＲＦ電圧発生器１２２を備えてよい。他の例では、プラズマは、誘導的にまたは遠隔的に生成されてよい。
ガス配送システム１３０は、１つ以上のガス源、ガス源１３２－１、ガス源１３２－２、・・・、およびガス源１３２－Ｎ（総称して、ガス源１３２）を備える（Ｎは、ゼロより大きい整数）。ガス源は、１つ以上の蒸着前駆体およびその混合物を供給する。ガス前駆体は、ＨｆＯ2層および／または他の層のための前駆体ガスを含んでよい。ガス源は、パージガス、ならびに、プラズマ窒化用の窒素種および／または他のプラズマ処理のための他のガス種（Ａｒ、Ａｒ／Ｈ2、ＮＨ3、Ｏ2、Ｏ3など）を含むガスを供給してもよい。気化前駆体が用いられることもできる。ガス源１３２は、弁１３４－１、弁１３４－２、・・・、および弁１３４－Ｎ（総称して、弁１３４）、ならびに、マスフローコントローラ１３６－１、マスフローコントローラ１３６－２、・・・、マスフローコントローラ１３６－Ｎ（総称して、マスフローコントローラ１３６）によって、マニホルド１３８に接続されている。マニホルド１３８の出力は、処理チャンバ１０２に供給される。例えのみでは、マニホルド１３８の出力は、シャワーヘッド１０９に供給される。いくつかの例では、必要に応じて、マスフローコントローラ１３６とマニホルド１３８との間にオゾン発生器１４０が設けられてよい。いくつかの例では、基板処理システム１００は、液体前駆体配送システム１４１を備えてよい。液体前駆体配送システム１４１は、図のようにガス配送システム１３０の中に組み込まれてよい、または、ガス配送システム１３０の外側にあってよい。液体前駆体配送システム１４１は、バブラ、直接液体注入、ベーパードローなどによって室温で液体および／または固体の前駆体を提供するように構成されている。
温度制御装置１４２は、加熱プレート１１２に配置された複数の熱制御素子（ＴＣＥ）１４４に接続されてよい。例えば、ＴＣＥ１４４は、図２Ａおよび図２Ｂにおいてより詳細に説明される、マルチゾーン加熱プレートの各ゾーンに対応するそれぞれの大型ＴＣＥ、および／または、マルチゾーン加熱プレートの複数ゾーン全体に配置された小型ＴＣＥの配列を含んでよいが、それらに限定されない。温度制御装置１４２は、ＥＳＣ１０６および基板１０８の温度を制御するよう複数のＴＣＥ１４４を制御するために用いられてよい。
温度制御装置１４２は、流路１１６を流れる冷媒を制御するために冷媒アセンブリ１４６（例えば、冷媒ポンプ、冷媒容器、冷媒源など）と連通してよい。温度制御装置１４２は、ＥＳＣ１０６を冷却するために流路１１６を通じて冷媒を選択的に流すように冷媒アセンブリ１４６を操作する。
弁１５０およびポンプ１５２は、処理チャンバ１０２から反応剤を排出するのに用いられてよい。システムコントローラ１６０は、基板処理システム１００の構成要素を制御するのに用いられてよい。ロボット１７０は、基板をＥＳＣ１０６の上に配送する、および基板をＥＳＣ１０６から取り除くのに用いられてよい。例えば、ロボット１７０は、基板をＥＳＣ１０６とロードロック１７２との間で搬送してよい。別々のコントローラとして図示されているが、温度制御装置１４２は、システムコントローラ１６０の内部に実装されてよい。
次に図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅ、および図２Ｆを参照すると、デバイス２００において（ＨｆＯ2）系強誘電材料を形成するための例示的プロセスが示されている。図２Ａでは、デバイス２００は、基板（例えば、１つ以上の下地層）２０４と、下地層２０４の上に配置された界面層２０８とを備える。例えば、下地層２０４は、シリコン（Ｓｉ）を含む。いくつかの例では、界面層２０８は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、またはタングステン（Ｗ）を含む底部電極に相当するが、他の電極材料が用いられることもできる。他の例は、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）などを含むが、これらに限定されない。他の例では、界面層２０８は、二酸化シリコン（ＳｉＯ2）または酸窒化シリコン（ＳｉＯＮ）を含んでよい。いくつかの例では、界面層２０８は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。他の例では、界面層２０８は、Ｓｉの熱酸化によって形成されてよい。例えば、界面層２０８は、ＳｉＯＮ、ＳｉＯ2のプラズマ窒化物などを形成するために、窒素種（例えば、Ｎ2ＯまたはＮ2）を含む酸素環境においてＳｉの熱酸化によって形成されてよい。
図２Ｂに示されるように、界面層２０８の上にＨｆＯ2層２１２が堆積される。いくつかの例では、堆積したＨｆＯ2層２１２は、２ｎｍ～１２ｎｍの厚さを有する。いくつかの例では、ＨｆＯ2層２１２は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、および／またはランタン（Ｌａ）からなる群より選択されたドーパント種を用いてドープされる。いくつかの例では、ＨｆＯ2層２１２は、原子層堆積（ＡＬＤ）を用いて堆積されるが、他のプロセスが用いられることもできる。例えば、熱ＡＬＤまたはプラズマ強化ＡＬＤが用いられうる。いくつかの例では、ＨｆＯ2層２１２は、ドープされない。他の例では、ＨｆＯ2層２１２は、選択されたドーパント種の０ｍｏｌ％より大きいレベルから６０ｍｏｌ％以下のレベルの既定ドーピングレベルにドープされる。いくつかの例では、ＨｆＯ2層２１２は、選択されたドーパント種の３ｍｏｌ％～５ｍｏｌ％の既定ドーピングレベルにドープされる。ＨｆＯ2層２１２は、非晶質であってよい。
必要に応じて、ＨｆＯ2層２１２のプラズマ処理が実施されてよい。例えば、ＨｆＯ2層２１２は、窒素ガス種を含むプラズマによって窒化される。例えば、窒素分子（Ｎ2）ガスが用いられてよい。いくつかの例では、窒化は、１５秒～６０秒の既定期間に実施される。いくつかの例では、ＲＦ電力は、１００Ｗ～１５ｋＷであってよい。いくつかの例では、プラズマ電力は、５００Ｗ～１２００Ｗである。いくつかの例では、ＲＦ周波数は、１ＭＨｚ～１５ＭＨｚであってよい。いくつかの例では、ＲＦ周波数は、２．０ＭＨｚおよび／または１３．５６ＭＨｚである。
プラズマ処理の後、図２Ｃに示されるように、ＨｆＯ2層２１２の上に上部電極２１６が堆積される。いくつかの例では、上部電極２１６は、ＴｉＮ、ＴａＮ、またはＷを含むが、他の電極材料が用いられることもできる（例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｎｉ、Ｔｉなど）。いくつかの例では、上部電極２１６は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。上部電極２１６の堆積後に、デバイス２００は、５００℃～１１００℃の既定温度でアニールされる。他の例では、アニール温度は、８００℃～１０００℃である。
アニール後に、上部電極２１６は、図２Ｄ、図２Ｅ、および図２Ｆに示されるようにパターニングされる。例えば、図２Ｄに示されるようにマスク２２０が堆積されてよい。マスク２２０は、白金（Ｐｔ）を含んでよい。上部電極２１６は、図２Ｅに示されるように、ウェットエッチングまたはドライエッチングを用いてエッチングされる。いくつかの例では、マスク２２０は、図２Ｆに示されるように、必要に応じて除去される。他の例では、マスクは除去されない。
次に図３Ａおよび図３Ｂを参照すると、図２Ａ～図２Ｆに示された方法で形成された強誘電ＨｆＯ2層３０４を含むデバイス３００を補修するための例示的プロセスが示されている。図３Ａに示されるように、（例えば、図２Ｃで上述されたように）デバイス３００をアニールすることは、ＨｆＯ2層３０４に割れを生じさせる可能性がある。例えば、１つ以上の割れ３０８は、ＨｆＯ2層３０４の至るところで部分的にまたは全体的に広がる可能性がある。従って、割れ３０８を埋めるため、および／または、ＨｆＯ2層３０４の表面上の他の欠陥を補修するために、図３Ｂに示されるようにＨｆＯ2層３０４の上にＨｆＯ2薄層３１２を堆積させる追加のＨｆＯ2堆積工程が（例えば、１サイクル以上）実施されてよい。ＨｆＯ2層３０４の表面上の割れ３０８および他の欠陥（例えば、ＨｆＯ2層３０４と上部電極との境界における欠陥）は、上部電極および底部電極からＨｆＯ2層３０４へのＴｉ原子またはＴａ原子の拡散を促進し、リーク電流を増加させ、デバイス３００をショートさせるなどし、デバイス３００の不良を引き起こす可能性がある。
次に図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、および図４Ｆを参照すると、本開示に従い犠牲キャップ層を用いてデバイス４００に（ＨｆＯ2）系強誘電材料を形成するための例示的プロセスが示されている。図４Ａでは、デバイス４００は、基板（例えば、１つ以上の下地層）４０４と、下地層４０４の上に配置された界面層４０８とを備える。例えば、下地層４０４は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉxＧｅ(1-x)）などを含む。いくつかの例では、界面層４０８は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、またはタングステン（Ｗ）を含む底部電極に相当するが、他の電極材料が用いられることもできる（例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｎｉ、Ｔｉなど）。他の例では、界面層４０８は、二酸化シリコン（ＳｉＯ2）または酸窒化シリコン（ＳｉＯＮ）を含んでよい。いくつかの例では、界面層４０８は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。
図４Ｂに示されるように、界面層４０８の上にＨｆＯ2層４１２が堆積される。いくつかの例では、堆積したＨｆＯ2層４１２は、２ｎｍ～１２ｎｍの厚さを有する。いくつかの例では、ＨｆＯ2層４１２は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、および／またはランタン（Ｌａ）からなる群より選択されたドーパント種を用いてドープされる。いくつかの例では、ＨｆＯ2層４１２は、原子層堆積（ＡＬＤ）を用いて堆積されるが、他のプロセスが用いられることもできる。例えば、熱ＡＬＤまたはプラズマ強化ＡＬＤが用いられうる。いくつかの例では、ＨｆＯ2層４１２は、ドープされない。他の例では、ＨｆＯ2層４１２は、選択されたドーパント種の０ｍｏｌ％より大きいレベルから６０ｍｏｌ％以下のレベルの既定ドーピングレベルにドープされる。いくつかの例では、ＨｆＯ2層４１２は、選択されたドーパント種の３ｍｏｌ％～５ｍｏｌ％の既定ドーピングレベルにドープされる。ＨｆＯ2層４１２は、非晶質であってよい。
必要に応じて、ＨｆＯ2層４１２のプラズマ処理が実施されてよい。例えば、ＨｆＯ2層４１２は、窒素ガス種を含むプラズマによって窒化される。例えば、窒素分子（Ｎ2）ガスが用いられてよい。いくつかの例では、窒化は、１５秒～６０秒の既定期間に実施される。いくつかの例では、ＲＦ電力は、１００Ｗ～１５ｋＷであってよい。いくつかの例では、プラズマ電力は、５００Ｗ～１２００Ｗである。いくつかの例では、ＲＦ周波数は、１ＭＨｚ～１５ＭＨｚであってよい。いくつかの例では、ＲＦ周波数は、２．０ＭＨｚおよび／または１３．５６ＭＨｚである。
プラズマ処理の後、図４Ｃに示されるように、ＨｆＯ2層４１２の上にキャップ層４１６（例えば、犠牲誘電体層）が堆積される。いくつかの例では、キャップ層４１６は、ＨｆＯ2層を窒化するためのＴｉＮ以外の酸化物および／または窒化物を含む。例えば、キャップ層４１６は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化シリコン（ＳｉＯxＮy）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯxＮy）、五酸化タンタル（Ｔａ2Ｏ5）、酸窒化タンタル（ＴａＯxＮy）、酸化チタン（ＴｉＯ2）、酸窒化チタン（ＴｉＯxＮy）などを含んでよい。いくつかの例では、キャップ層４１６は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。キャップ層４１６の堆積後に、デバイス４００は、５００℃～１１００℃の温度でアニールされて、強誘電ＨｆＯ2が形成される。他の例では、アニール温度は、８００℃～１０００℃である。
アニール後に、キャップ層４１６は、図４Ｄに示されるように、（例えば、ドライエッチングまたはウェットエッチングによって）ＨｆＯ2層４１２から除去される。例えば、キャップ層４１６の除去は、ＨｆＯ2層４１２およびキャップ層４１６の堆積とは異なる処理チャンバで実施されてよい。エッチングは、ＨｆＯ2層４１２を除去することなくキャップ層４１６を選択的に除去するように構成された材料を用いて実施されてよい。つまり、エッチングは、キャップ層４１６の材料を選択的にエッチングするように構成されている。
例示的なウェットエッチングプロセスでは、ＳｉＮを含むキャップ層４１６の選択的エッチングのために、希フッ酸（ＨＦ）溶液が処理チャンバに供給されてよい。一例では、希フッ酸溶液は、水性溶媒または非水溶媒（例えば、アルコール）で溶解されたフッ化水素酸を含んでよい。溶液中の溶媒のフッ化水素酸に対する比率は、１０：１から１００：１の間であってよい。希フッ酸溶液は、ＳｉＮのエッチングに選択的である。反対に、ＨｆＯ2は、希フッ酸溶液において安定している。例えば、希フッ酸を用いるウェットエッチングへの１０分間の曝露は、キャップ層４１６を完全に除去しながらＨｆＯ2層４１２からエッチングされる材料を０．２ｎｍ未満にしうる。
ＨｆＯ2に対してＳｉＮを選択的にエッチングするように構成された例示的なドライプラズマエッチングプロセスは、フッ化メタン（ＣＨ3Ｆ）および酸素分子（Ｏ2）、三フッ化窒素（ＮＦ3）および塩素（Ｃｌ2）、ＮＦ3およびＯ2、ならびにテトラフルオロメタン（ＣＦ4）およびＯ2を用いて生成されたプラズマを用いてよいが、それらに限定されない。ＨｆＯ2に対してＳｉＮを選択的にエッチングするように構成された例示的なドライプラズマエッチングプロセスは、ＣＦ4およびＯ2を用いて生成されたプラズマを用いてよい。反対に、三塩化ホウ素（ＢＣｌ3）を用いて生成されたプラズマは、ＨｆＯ2層４１２を実質的にエッチングしてよい。従って、ＨｆＯ2に対してＳｉＮを選択的にドライプラズマエッチングするのに適したプラズマは、フルオロカーボンプラズマおよび／またはハロゲンプラズマを含んでよい。
キャップ層４１６の除去の後に、キャップ層４１６のアニールおよびエッチングの間にＨｆＯ2層４１２に生じた損傷を補修するために、１回以上の追加の補修工程および／または洗浄工程が実施されてよい。例えば、補修工程は、ＨｆＯ2層４１２の上に追加のＨｆＯ2材料を堆積させるために１回以上のＨｆＯ2堆積サイクルを実施することを含んでよい。
次に、図４Ｅに示されるように、上部電極４２０がＨｆＯ2層４１２の上に堆積される。いくつかの例では、上部電極４２０は、ＴｉＮ、ＴａＮ、またはＷを含むが、他の電極材料が用いられることもできる（例えば、Ｐｔ、Ａｕ、Ｐｄ、Ａｌ、Ｍｏ、Ｎｉ、Ｔｉなど）。いくつかの例では、上部電極４２０は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。上部電極４２０の堆積後に、上部電極４２０は、図４Ｆに示されるように（例えば、上部電極４２０の上にマスクを堆積させ、上部電極４２０をエッチングし、マスクを除去することによって）パターニングされてよい。
次に図５を参照すると、本開示に従って犠牲キャップ層を用いて強誘電ＨｆＯ2層を形成するための例示的な方法５００は、５０４で開始する。５０８では、基板が設置される。例えば、１つ以上の下地層を含む基板が、基板処理チャンバ内の基板支持体の上に配置される。５１２では、界面層が基板上に堆積される。界面層は、二酸化シリコン（ＳｉＯ2）または酸窒化シリコン（ＳｉＯＮ）を含んでよい、および／または、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、またはタングステン（Ｗ）を含む底部電極に相当してよい。界面層は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。５１６では、界面層の上にドープＨｆＯ2層または非ドープＨｆＯ2層が（例えば、ＡＬＤを用いて）堆積される。５２０では、必要に応じてＨｆＯ2層のプラズマ処理が実施されてよい。例えば、ＨｆＯ2層は、窒素ガス種を含むプラズマによって窒化されてよい。
５２４では、ＨｆＯ2層の上にキャップ層（例えば、犠牲キャップ層）が堆積される。例えば、キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化シリコン（ＳｉＯxＮy）、窒化アルミニウム（ＡｌＮ）、酸窒化アルミニウム（ＡｌＯxＮy）、五酸化タンタル（Ｔａ2Ｏ5）、酸窒化タンタル（ＴａＯxＮy）、酸化チタン（ＴｉＯ2）、酸窒化チタン（ＴｉＯxＮy）などを含んでよい。キャップ層は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積されてよい。５２８では、基板、界面層、ＨｆＯ2層、およびキャップ層は、５００℃～１１００℃（例えば、８００℃～１０００℃）の既定温度でアニールされて、強誘電ＨｆＯ2が形成される。５３２では、キャップ層は（例えば、ドライエッチングまたはウェットエッチングによって）除去される。５３６では、必要に応じて１回以上の追加の補修工程および／または洗浄工程が実施されてよい。例えば、補修工程は、ＨｆＯ2層の上に追加のＨｆＯ2材料を堆積させるために１回以上のＨｆＯ2堆積サイクルを実施することを含んでよい。
５４０では、窒化されたＨｆＯ2層の上に上部電極（例えば、ＴｉＮ、ＴａＮ、またはＷ）が堆積される。例えば、上部電極は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、または物理気相堆積（ＰＶＤ）を用いて堆積される。上部電極は、５４４においてパターニングされ（例えば、上部電極上にマスクがパターニングされてよい）、５４８においてエッチングされてよい。方法５００は、５５２で終了する。
前述の説明は、本質的に単なる例示であり、本開示、その適用、または使用を限定する意図はない。本開示の広範囲の教示は、様々な形態で実施されうる。よって、本開示は特定の例を含むが、図面、明細書、以下の特許請求の範囲を検討すると他の変形例が明らかになるため、本開示の真の範囲はそれほど限定されるべきでない。方法内の１つ以上の工程は、本開示の原理を変更することなく異なる順序で（または、同時に）実行されてよいことを理解されたい。さらに、各実施形態は特定の特徴を有するように上述されているが、本開示のいずれかの実施形態に関して記載された１つ以上のこれらの特徴は、他の実施形態において、および／または、他の実施形態の特徴と組み合わせて（その組み合わせが明記されていないとしても）実施されうる。つまり、記載の実施形態は相互に排他的ではなく、１つ以上の実施形態を互いに並べ替えることは、本開示の範囲内にある。
要素間（例えば、モジュール間、回路素子間、半導体層間など）の空間的および機能的関係は、「接続された」、「係合された」、「結合された」、「隣接する」、「近接する」、「上に」、「上方」、「下方」、および「配置された」を含む様々な用語を用いて説明される。第１の要素と第２の要素との関係が上記の開示で説明されるときは、「直接的」であると明記されない限り、その関係は、他の要素が第１の要素と第２の要素との間に介在しない直接的関係でありうるが、１つ以上の介在要素が第１の要素と第２の要素との間に（空間的または機能的に）存在する間接的関係でもありうる。本明細書では、Ａ、Ｂ、およびＣのうちの少なくとも１つという表現は、非排他的論理、ＯＲ、を用いる論理（Ａ ＯＲ Ｂ ＯＲ Ｃ）を意味すると解釈されるべきであり、「Ａのうちの少なくとも１つ、Ｂのうちの少なくとも１つ、およびＣのうちの少なくとも１つ」を意味すると解釈されるべきではない。
いくつかの実施形態では、コントローラは、上記の例の一部でありうるシステムの一部である。かかるシステムは、処理ツール、チャンバ、処理用プラットフォーム、および／または、特定の処理部品（ウエハ台座、ガス流システムなど）を含む半導体処理装置を含みうる。これらのシステムは、半導体ウエハまたは基板の処理前、処理中、および処理後のそれらの動作を制御するための電子機器と統合されてよい。電子機器は、システムの様々な部品または副部品を制御しうる「コントローラ」を意味してよい。コントローラは、処理条件および／またはシステムの種類に応じて、プロセスガスの配送、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、無線周波数（ＲＦ）生成器の設定、ＲＦ整合回路設定、周波数設定、流量設定、流体配送設定、位置動作設定、ツールおよび他の搬送ツール、および／または、特定のシステムに接続もしくは結合されたロードロックに対するウエハ搬入出など、本明細書に記載されたプロセスを制御するようにプログラムされてよい。
概して、コントローラは、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にする様々な集積回路、ロジック、メモリ、および／または、ソフトウェアを有する電子機器として定義されてよい。集積回路は、プログラム命令を記憶するファームウェア形式のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ、および／または、プログラム命令（例えば、ソフトウェア）を実行する１つ以上のマイクロプロセッサもしくはマイクロコントローラを含んでよい。プログラム命令は、様々な個別設定（または、プログラムファイル）の形式でコントローラに伝達される命令であって、特定のプロセスを半導体ウエハ上でもしくは半導体ウエハ向けに、またはシステムに対して実行するための動作パラメータを定義してよい。いくつかの実施形態では、動作パラメータは、１つ以上の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／または、ウエハダイの製造中における１つ以上の処理工程を実現するために、プロセスエンジニアによって定義されるレシピの一部であってよい。
いくつかの実施形態では、コントローラは、システムと統合または結合された、そうでなければシステムにネットワーク接続された、もしくはこれらが組み合わされたコンピュータの一部であってよく、またはそのコンピュータに結合されてよい。例えば、コントローラは、「クラウド」内にあってよい、または、ウエハ処理のリモートアクセスを可能にするファブホストコンピュータシステムの全てもしくは一部であってよい。コンピュータは、システムへのリモートアクセスを可能にして、製造動作の進捗状況を監視し、過去の製造動作の経歴を調査し、複数の製造動作から傾向または実施の基準を調査し、現在の処理のパラメータを変更し、現在の処理に続く処理工程を設定し、または、新しいプロセスを開始してよい。いくつかの例では、リモートコンピュータ（例えば、サーバ）は、ローカルネットワークまたはインターネットを含みうるネットワークを通じて、プロセスレシピをシステムに提供できる。リモートコンピュータは、次にリモートコンピュータからシステムに伝達されるパラメータおよび／もしくは設定のエントリまたはプログラミングを可能にするユーザインタフェースを含んでよい。いくつかの例では、コントローラは、１つ以上の動作中に実施される各処理工程のパラメータを特定するデータ形式の命令を受信する。パラメータは、実施されるプロセスの種類、および、コントローラが接続するまたは制御するように構成されたツールの種類に固有であってよいことを理解されたい。よって、上述のように、コントローラは、例えば、互いにネットワーク接続される１つ以上の個別のコントローラを含むことや、本明細書に記載のプロセスや制御などの共通の目的に向かって協働することによって分散されてよい。かかる目的で分散されたコントローラの例は、遠隔に（例えば、プラットフォームレベルで、または、リモートコンピュータの一部として）設置され、協働してチャンバにおけるプロセスを制御する１つ以上の集積回路と連通する、チャンバ上の１つ以上の集積回路であろう。
制限するのではなく、例示のシステムは、プラズマエッチングチャンバまたはプラズマエッチングモジュール、堆積チャンバまたは堆積モジュール、スピンリンスチャンバまたはスピンリンスモジュール、金属めっきチャンバまたは金属めっきモジュール、クリーンチャンバまたはクリーンモジュール、ベベルエッジエッチングチャンバまたはベベルエッジエッチングモジュール、物理気相堆積（ＰＶＤ）チャンバまたはＰＶＤモジュール、化学気相堆積（ＣＶＤ）チャンバまたはＣＶＤモジュール、原子層堆積（ＡＬＤ）チャンバまたはＡＬＤモジュール、原子層エッチング（ＡＬＥ）チャンバまたはＡＬＥモジュール、イオン注入チャンバまたはイオン注入モジュール、トラックチャンバまたはトラックモジュール、ならびに、半導体ウエハの製作および／もしくは製造において関連もしくは使用しうる他の半導体処理システムを含んでよい。
上述のように、ツールによって実施されるプロセス工程に応じて、コントローラは、他のツール回路もしくはツールモジュール、他のツール部品、クラスタツール、他のツールインタフェース、隣接するツール、近接するツール、工場全体に設置されたツール、メインコンピュータ、別のコントローラ、または、半導体製造工場においてツール位置および／もしくはロードポートに対してウエハ容器を搬入出する材料搬送に用いられるツール、のうちの１つ以上と連通しうる。本開示は以下の適用例を含む。
［適用例１］
基板処理システムにおいて強誘電酸化ハフニウム（ＨｆＯ 2 ）を形成するための方法であって、
基板上にＨｆＯ 2 層を堆積させることと、
前記ＨｆＯ 2 層上にキャップ層を堆積させることと、
前記ＨｆＯ 2 層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ 2 を形成することと、
前記ＨｆＯ 2 層を除去することなく前記キャップ層を除去するために前記キャップ層を選択的にエッチングすることと、
を含む、方法。
［適用例２］
適用例１に記載の方法であって、
前記キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ 2 ）、および酸化アルミニウム（Ａｌ 2 Ｏ 3 ）からなる群より選択された材料を含む、方法。
［適用例３］
適用例１に記載の方法であって、
前記キャップ層は、チタンおよびタンタルのいずれも含まない、方法。
［適用例４］
適用例１に記載の方法であって、さらに、
前記キャップ層を堆積させる前に前記ＨｆＯ 2 層を窒化することを含む、方法。
［適用例５］
適用例１に記載の方法であって、さらに、
前記キャップ層を除去することに続いて、前記ＨｆＯ 2 層の上に上部電極を堆積させることを含む、方法。
［適用例６］
適用例５に記載の方法であって、
前記上部電極は、チタン、タンタル、およびタングステンからなる群より選択された材料を含む、方法。
［適用例７］
適用例１に記載の方法であって、
前記キャップ層を選択的にエッチングすることは、希フッ酸溶液を用いて前記キャップ層をウェットエッチングすることを含む、方法。
［適用例８］
適用例１に記載の方法であって、
前記キャップ層を選択的にエッチングすることは、フルオロカーボンプラズマおよびハロゲンプラズマの少なくともいずれかによって生成されたプラズマを用いて前記キャップ層をドライプラズマエッチングすることを含む、方法。
［適用例９］
適用例１に記載の方法であって、
前記ＨｆＯ 2 層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ 2 を形成することは、５００℃～１０００℃の温度で急速熱アニール処理を実施することを含む、方法。
［適用例１０］
適用例１に記載の方法であって、さらに、
前記基板上に底部電極を堆積させることを含み、前記ＨｆＯ 2 層を堆積させることは、前記底部電極上に前記ＨｆＯ 2 層を堆積させることを含む、方法。
［適用例１１］
適用例１に記載の方法であって、さらに、
前記キャップ層を堆積させる前に前記ＨｆＯ 2 層のプラズマ処理を実施することを含む、方法。
［適用例１２］
適用例１に記載の方法であって、さらに、
前記キャップ層を選択的にエッチングすることに続いて前記ＨｆＯ 2 層を補修することと、
前記ＨｆＯ 2 層を補修することに続いて前記ＨｆＯ 2 層の上に上部電極を堆積させることと、
を含む、方法。
［適用例１３］
適用例１２に記載の方法であって、
前記ＨｆＯ 2 層を補修することは、前記ＨｆＯ 2 層の上に追加のＨｆＯ 2 材料を堆積させることを含む、方法。
［適用例１４］
処理チャンバにおいて基板上に強誘電酸化ハフニウム（ＨｆＯ 2 ）を形成するように構成されたシステムであって、
前記処理チャンバにプロセスガスを供給するように構成されたガス配送システムと、
前記処理チャンバ内でプラズマを選択的に生成するように構成された無線周波数（ＲＦ）生成システムと、
コントローラであって、前記ガス配送システムおよび前記ＲＦ生成システムを制御することによって、
前記基板上にＨｆＯ 2 層を堆積させ、
前記ＨｆＯ 2 層上にキャップ層を堆積させ、
前記ＨｆＯ 2 層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ 2 を形成し、
前記ＨｆＯ 2 層を除去することなく前記キャップ層を除去するために前記キャップ層を選択的にエッチングするように構成されたコントローラと、
を備える、システム。
［適用例１５］
適用例１４に記載のシステムであって、
前記キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ 2 ）、および酸化アルミニウム（Ａｌ 2 Ｏ 3 ）からなる群より選択された材料を含む、システム。
［適用例１６］
適用例１４に記載のシステムであって、
前記キャップ層は、チタンおよびタンタルのいずれも含まない、システム。
［適用例１７］
適用例１４に記載のシステムであって、
前記コントローラは、さらに、前記キャップ層を堆積させる前に前記ＨｆＯ 2 層を窒化するように構成されている、システム。
［適用例１８］
適用例１４に記載のシステムであって、
前記コントローラは、さらに、前記キャップ層を除去することに続いて、前記ＨｆＯ 2 層の上に上部電極を堆積させるように構成されている、システム。
［適用例１９］
適用例１８に記載のシステムであって、
前記上部電極は、チタン、タンタル、およびタングステンからなる群より選択された材料を含む、システム。
［適用例２０］
適用例１４に記載のシステムであって、
前記キャップ層を選択的にエッチングすることは、希フッ酸溶液を用いて前記キャップ層をウェットエッチングすることを含む、システム。
［適用例２１］
適用例１４に記載のシステムであって、
前記キャップ層を選択的にエッチングすることは、フルオロカーボンプラズマおよびハロゲンプラズマの少なくともいずれかによって生成されたプラズマを用いて前記キャップ層をドライプラズマエッチングすることを含む、システム。
［適用例２２］
適用例１４に記載のシステムであって、
前記ＨｆＯ 2 層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ 2 を形成することは、５００℃～１０００℃の温度で急速熱アニール処理を実施することを含む、システム。
［適用例２３］
適用例１４に記載のシステムであって、
前記コントローラは、さらに、前記基板上に底部電極を堆積させるように構成され、前記ＨｆＯ 2 層を堆積させることは、前記底部電極に前記ＨｆＯ 2 層を堆積させることを含む、システム。
［適用例２４］
適用例１４に記載のシステムであって、
前記コントローラは、さらに、前記キャップ層を堆積させる前に前記ＨｆＯ 2 層のプラズマ処理を実施するように構成されている、システム。
［適用例２５］
適用例１４に記載のシステムであって、
前記コントローラは、さらに、
前記キャップ層を選択的にエッチングすることに続いて前記ＨｆＯ 2 層を補修し、
前記ＨｆＯ 2 層を補修することに続いて前記ＨｆＯ 2 層の上に上部電極を堆積させるように構成されている、システム。
［適用例２６］
適用例２５に記載のシステムであって、
前記ＨｆＯ 2 層を補修することは、前記ＨｆＯ 2 層の上に追加のＨｆＯ 2 材料を堆積させることを含む、システム。

Claims (22)

  1. 基板処理システムにおいて強誘電酸化ハフニウム（ＨｆＯ2）を形成するための方法であって、
    基板上にＨｆＯ2層を堆積させることと、
    前記ＨｆＯ2層上にキャップ層を堆積させることと、
    前記ＨｆＯ2層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成することと、
    前記ＨｆＯ2層を除去することなく前記キャップ層を除去するために前記キャップ層を選択的にエッチングすることと、
    前記キャップ層を選択的にエッチングすることに続いて前記ＨｆＯ 2 層を補修することと、
    前記ＨｆＯ 2 層を補修することに続いて前記ＨｆＯ 2 層の上に上部電極を堆積させることと、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、および酸化アルミニウム（Ａｌ2Ｏ3）からなる群より選択された材料を含む、方法。
  3. 請求項１に記載の方法であって、
    前記キャップ層は、チタンおよびタンタルのいずれも含まない、方法。
  4. 請求項１に記載の方法であって、さらに、
    前記キャップ層を堆積させる前に前記ＨｆＯ2層を窒化することを含む、方法。
  5. 請求項１に記載の方法であって、
    前記上部電極は、チタン、タンタル、およびタングステンからなる群より選択された材料を含む、方法。
  6. 請求項１に記載の方法であって、
    前記キャップ層を選択的にエッチングすることは、希フッ酸溶液を用いて前記キャップ層をウェットエッチングすることを含む、方法。
  7. 請求項１に記載の方法であって、
    前記キャップ層を選択的にエッチングすることは、フルオロカーボンプラズマおよびハロゲンプラズマの少なくともいずれかによって生成されたプラズマを用いて前記キャップ層をドライプラズマエッチングすることを含む、方法。
  8. 請求項１に記載の方法であって、
    前記ＨｆＯ2層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成することは、５００℃～１０００℃の温度で急速熱アニール処理を実施することを含む、方法。
  9. 請求項１に記載の方法であって、さらに、
    前記基板上に底部電極を堆積させることを含み、前記ＨｆＯ2層を堆積させることは、前記底部電極上に前記ＨｆＯ2層を堆積させることを含む、方法。
  10. 請求項１に記載の方法であって、さらに、
    前記キャップ層を堆積させる前に前記ＨｆＯ2層のプラズマ処理を実施することを含む、方法。
  11. 請求項１に記載の方法であって、
    前記ＨｆＯ2層を補修することは、前記ＨｆＯ2層の上に追加のＨｆＯ2材料を堆積させることを含む、方法。
  12. 処理チャンバにおいて基板上に強誘電酸化ハフニウム（ＨｆＯ2）を形成するように構成されたシステムであって、
    前記処理チャンバにプロセスガスを供給するように構成されたガス配送システムと、
    前記処理チャンバ内でプラズマを選択的に生成するように構成された無線周波数（ＲＦ）生成システムと、
    コントローラであって、前記ガス配送システムおよび前記ＲＦ生成システムを制御することによって、
    前記基板上にＨｆＯ2層を堆積させ、
    前記ＨｆＯ2層上にキャップ層を堆積させ、
    前記ＨｆＯ2層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成し、
    前記ＨｆＯ2層を除去することなく前記キャップ層を除去するために前記キャップ層を選択的にエッチングするように構成されたコントローラと、
    を備え、
    前記コントローラは、さらに、
    前記キャップ層を選択的にエッチングすることに続いて前記ＨｆＯ 2 層を補修し、
    前記ＨｆＯ 2 層を補修することに続いて前記ＨｆＯ 2 層の上に上部電極を堆積させるように構成されている、システム。
  13. 請求項１２に記載のシステムであって、
    前記キャップ層は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、および酸化アルミニウム（Ａｌ2Ｏ3）からなる群より選択された材料を含む、システム。
  14. 請求項１２に記載のシステムであって、
    前記キャップ層は、チタンおよびタンタルのいずれも含まない、システム。
  15. 請求項１２に記載のシステムであって、
    前記コントローラは、さらに、前記キャップ層を堆積させる前に前記ＨｆＯ2層を窒化するように構成されている、システム。
  16. 請求項１２に記載のシステムであって、
    前記上部電極は、チタン、タンタル、およびタングステンからなる群より選択された材料を含む、システム。
  17. 請求項１２に記載のシステムであって、
    前記キャップ層を選択的にエッチングすることは、希フッ酸溶液を用いて前記キャップ層をウェットエッチングすることを含む、システム。
  18. 請求項１２に記載のシステムであって、
    前記キャップ層を選択的にエッチングすることは、フルオロカーボンプラズマおよびハロゲンプラズマの少なくともいずれかによって生成されたプラズマを用いて前記キャップ層をドライプラズマエッチングすることを含む、システム。
  19. 請求項１２に記載のシステムであって、
    前記ＨｆＯ2層および前記キャップ層をアニールして強誘電ハフニウムＨｆＯ2を形成することは、５００℃～１０００℃の温度で急速熱アニール処理を実施することを含む、システム。
  20. 請求項１２に記載のシステムであって、
    前記コントローラは、さらに、前記基板上に底部電極を堆積させるように構成され、前記ＨｆＯ2層を堆積させることは、前記底部電極に前記ＨｆＯ2層を堆積させることを含む、システム。
  21. 請求項１２に記載のシステムであって、
    前記コントローラは、さらに、前記キャップ層を堆積させる前に前記ＨｆＯ2層のプラズマ処理を実施するように構成されている、システム。
  22. 請求項１２に記載のシステムであって、
    前記ＨｆＯ2層を補修することは、前記ＨｆＯ2層の上に追加のＨｆＯ2材料を堆積させることを含む、システム。
JP2020553591A 2018-04-02 2019-03-26 酸化ハフニウム系強誘電材料のためのキャップ層 Active JP7354138B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862651466P 2018-04-02 2018-04-02
US62/651,466 2018-04-02
PCT/US2019/023992 WO2019195025A1 (en) 2018-04-02 2019-03-26 Capping layer for a hafnium oxide-based ferroelectric material

Publications (2)

Publication Number Publication Date
JP2021520628A JP2021520628A (ja) 2021-08-19
JP7354138B2 true JP7354138B2 (ja) 2023-10-02

Family

ID=68101506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020553591A Active JP7354138B2 (ja) 2018-04-02 2019-03-26 酸化ハフニウム系強誘電材料のためのキャップ層

Country Status (5)

Country Link
US (1) US11923189B2 (ja)
JP (1) JP7354138B2 (ja)
KR (1) KR20200128449A (ja)
CN (1) CN111937118A (ja)
WO (1) WO2019195025A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890272A (zh) * 2019-11-22 2020-03-17 中国科学院微电子研究所 一种氧化铪基铁电薄膜的制备方法
CN112447508A (zh) * 2020-11-24 2021-03-05 湘潭大学 一种通过等离子体技术增强氧化铪(HfO2)基铁电薄膜铁电性能的方法
US20230360932A1 (en) * 2022-05-03 2023-11-09 Samsung Electronics Co., Ltd. Method of fabricating an electrode structure and apparatus for fabricating the electrode structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356558A (ja) 2003-05-30 2004-12-16 Toshio Goto コーティング装置およびコーティング方法
US20060194423A1 (en) 2005-02-25 2006-08-31 Sangwoo Lim Method of making a nitrided gate dielectric
JP2007318018A (ja) 2006-05-29 2007-12-06 Toshiba Corp 強誘電体メモリセル及び強誘電体メモリセルの製造方法
WO2011101931A1 (ja) 2010-02-17 2011-08-25 パナソニック株式会社 半導体装置及びその製造方法
US20140070289A1 (en) 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
US20150340372A1 (en) 2014-05-20 2015-11-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785120B1 (en) * 2003-07-03 2004-08-31 Micron Technology, Inc. Methods of forming hafnium-containing materials, methods of forming hafnium oxide, and capacitor constructions comprising hafnium oxide
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7709402B2 (en) * 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
KR20080010623A (ko) * 2006-07-27 2008-01-31 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
US8724369B2 (en) * 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
DE102011076695B4 (de) * 2011-05-30 2013-05-08 Globalfoundries Inc. Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
US8846443B2 (en) * 2011-08-05 2014-09-30 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications
US9443736B2 (en) * 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US9647207B2 (en) * 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
US10192751B2 (en) * 2015-10-15 2019-01-29 Lam Research Corporation Systems and methods for ultrahigh selective nitride etch
US9793397B1 (en) * 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
US11239237B2 (en) * 2018-01-25 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356558A (ja) 2003-05-30 2004-12-16 Toshio Goto コーティング装置およびコーティング方法
US20060194423A1 (en) 2005-02-25 2006-08-31 Sangwoo Lim Method of making a nitrided gate dielectric
JP2008532282A (ja) 2005-02-25 2008-08-14 フリースケール セミコンダクター インコーポレイテッド 窒化ゲート誘電体を形成する方法
JP2007318018A (ja) 2006-05-29 2007-12-06 Toshiba Corp 強誘電体メモリセル及び強誘電体メモリセルの製造方法
WO2011101931A1 (ja) 2010-02-17 2011-08-25 パナソニック株式会社 半導体装置及びその製造方法
US20120299113A1 (en) 2010-02-17 2012-11-29 Panasonic Corporation Semiconductor device and method for fabricating the same
US20140070289A1 (en) 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
JP2014053568A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US20150340372A1 (en) 2014-05-20 2015-11-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
JP2017518639A (ja) 2014-05-20 2017-07-06 マイクロン テクノロジー， インク． 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法。

Also Published As

Publication number Publication date
US20210020433A1 (en) 2021-01-21
JP2021520628A (ja) 2021-08-19
KR20200128449A (ko) 2020-11-12
WO2019195025A1 (en) 2019-10-10
CN111937118A (zh) 2020-11-13
US11923189B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
JP7194171B2 (ja) プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法
JP7241705B2 (ja) 半導体製造における金属ドープ炭素系ハードマスクの除去
TWI637426B (zh) 單一平台多循環之間隔物沉積與蝕刻
JP7354138B2 (ja) 酸化ハフニウム系強誘電材料のためのキャップ層
TW201826386A (zh) 用於高深寬比結構之移除方法
US9627608B2 (en) Dielectric repair for emerging memory devices
TWI815891B (zh) 薄膜及沉積薄膜的方法
US20230035732A1 (en) Efficient cleaning and etching of high aspect ratio structures
KR101713336B1 (ko) 라이너의 제거 처리 방법
JP7307745B2 (ja) 窒化ハフニウム層による酸化ハフニウムの強誘電特性の変更
JP7471492B2 (ja) 炭化タングステン膜の接着性及び欠陥を改善する技法
TW201907480A (zh) 形成鈦矽化物區域之方法
TW201820386A (zh) 鍺與矽化鍺奈米線裝置之形成方法
KR102658746B1 (ko) 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들
US20190249295A1 (en) Ammonia pre-treatment to promote amorphous silicon adhesion to aluminum nitride
US20200098562A1 (en) Dual frequency silane-based silicon dioxide deposition to minimize film instability

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R150 Certificate of patent or registration of utility model

Ref document number: 7354138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150