FR3082658A1 - Transistor fefet - Google Patents

Transistor fefet Download PDF

Info

Publication number
FR3082658A1
FR3082658A1 FR1870707A FR1870707A FR3082658A1 FR 3082658 A1 FR3082658 A1 FR 3082658A1 FR 1870707 A FR1870707 A FR 1870707A FR 1870707 A FR1870707 A FR 1870707A FR 3082658 A1 FR3082658 A1 FR 3082658A1
Authority
FR
France
Prior art keywords
layer
transistor
ferroelectric
oxides
gate insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1870707A
Other languages
English (en)
Inventor
Mickael Gros-Jean
Julien Ferrand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1870707A priority Critical patent/FR3082658A1/fr
Priority to US16/437,067 priority patent/US11043591B2/en
Publication of FR3082658A1 publication Critical patent/FR3082658A1/fr
Priority to US17/323,545 priority patent/US11677024B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

[0001] Domaine [0002] La présente demande concerne un transistor et son procédé de fabrication, et plus particulièrement un transistor de type LeLET et son procédé de fabrication.
[0003] Exposé de l'art antérieur [0004] Un transistor de type LeLET (de l'anglais Ferroelectric Field Effect Transistor) est un transistor similaire à un transistor de type MOSFET (de l'anglais Metal Oxyde Semiconductor Field Effect Transistor) dans lequel la couche d'isolant de grille est remplacée par une couche en un matériau isolant et ferroélectrique.
[0005] Il serait souhaitable de pouvoir améliorer certains aspects des transistors de type FeFET connus.
[0006] Résumé [0007] Ainsi un mode de réalisation prévoit un procédé de fabrication d'un premier transistor sur un substrat semiconducteur, dans lequel une couche d'isolant de grille est déposée sur le substrat avant dépôt d'une première couche ferroélectrique.
[0008] Selon un mode de réalisation, un deuxième transistor de type MOS est formé à partir du même substrat que le premier transistor.
[0009] Selon un mode de réalisation, la couche d'isolant de grille est une couche d'oxyde d'hafnium.
[0010] Selon un mode de réalisation, le procédé comprend en outre une étape de dépôt d'une première couche favorisant la germination d'une structure cristalline orthorhombique entre la couche d'isolant de grille et la première couche ferroélectrique.
[0011] Selon un mode de réalisation, la première couche favorisant la germination d'une structure cristalline orthorhombique est en un matériau composé d'un ou d'une combinaison des composés suivants : le lanthane, les oxydes de lanthane, le germanium, les oxydes de germanium, le gadolinium, les oxydes de gadolinium, le strontium, les oxydes de strontium, l'yttrium, les oxydes d'yttrium, l'aluminium, les oxydes d'aluminium, le silicium et les oxydes de silicium.
[0012] Selon un mode de réalisation, le procédé comprend en outre des étapes de dépôt d'un empilement comportant, en alternance, au moins une deuxième couche favorisant la germination d'une structure cristalline orthorhombique et au moins une deuxième couche ferroélectrique.
[0013] Selon un mode de réalisation, l'empilement est formé sur la première couche ferroélectrique.
[0014] Un autre mode de réalisation prévoit un transistor comprenant, entre un substrat et une première couche ferroélectrique, une couche d'isolant de grille.
[0015] Selon un mode de réalisation, la couche d'isolant de grille est une couche d'oxyde d'hafnium.
[0016] Selon un mode de réalisation, la première couche ferroélectrique est en un oxyde d'hafnium ou un oxyde de zirconium.
[0017] Selon un mode de réalisation, le transistor comprend en outre une couche d'interface entre la couche d'isolant de grille et le substrat.
[0018] Selon un mode de réalisation, la couche d'interface est en oxynitrure de silicium.
[0019] Selon un mode de réalisation, la première couche ferroélectrique repose sur une première couche favorisant la germination d'une structure cristalline orthorhombique.
[0020] Selon un mode de réalisation, le transistor comprend en outre un empilement comportant, en alternance, au moins une deuxième couche favorisant la germination d'une structure cristalline orthorhombique et au moins une deuxième couche ferroélectrique, cet empilement étant disposé sur la première couche ferroélectrique.
[0021] Un autre mode de réalisation prévoit un ensemble de transistors comprenant, dans et sur un même substrat, un transistor de type MOS et un transistor décrit précédemment.
[0022] Bref exposé des dessins [0023] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0024] [fig. 1] (figure 1) est une vue en coupe d'un mode de réalisation d'un transistor de type FeFET ;
[0025] [fig.2] (figure 2) représente une phase comprenant plusieurs étapes (a), (b) et (c) d'un mode de réalisation d'un procédé de fabrication du transistor de la figure 1 ;
[0026] [fig.3] (figure 3) représente une autre phase comprenant plusieurs étapes (a), (b) et (c) d'un mode de réalisation d'un procédé de fabrication du transistor de la figure 1 ;
[0027] [fig.4] (figure 4) illustre un autre mode de réalisation d'un transistor de type FeFET ; et [0028] [fig.5] (figure 5) illustre encore un autre mode de réalisation d'un transistor de type FeFET.
[0029] Exposé détaillé des modes de réalisation [0030] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0031] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, le fonctionnement d'un transistor de type FeFET ne sera pas détaillé, que ce soit un transistor du type d'un transistor MOS de type N ou de type P.
[0032] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes avant, arrière, haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal, vertical, etc., il est fait référence à l'orientation des figures.
[0033] Sauf précision contraire, les expressions environ, approximativement, sensiblement, et de l'ordre de signifient à 10 % près, de préférence à 5 % près.
[0034] La figure 1 est une vue en coupe d'un mode de réalisation d'un transistor de type LeLET 100. Plus particulièrement, le transistor 100 est de type N, mais on pourrait réaliser un transistor de type P en inversant les polarisations de la structure présentée ci-après.
[0035] Le transistor 100 est formé dans et sur un substrat semiconducteur 101, par exemple dopé faiblement de type P. Le substrat 101 est par exemple en silicium. Des régions de source 102 et de drain 103 sont formées à partir de la surface du substrat 101. Les régions 102 et 103 s'étendent à partir de la face supérieure du substrat 101, et sont par exemple dopées de type N. Les régions 102 et 103 sont séparées l'une de l'autre par une région de canal 105 dopée de type P. Sur la face supérieure de la région de canal 105 repose un empilement comprenant successivement :
- une couche d'interface 106 reposant sur et en contact avec la région de canal 105 ;
- une couche d'isolant de grille 107 reposant sur et en contact avec la couche d'interface 106 ;
- une couche ferroélectrique 108 isolante reposant sur et en contact avec la couche d'isolant de grille 107 ; et une couche de grille 109 reposant sur et en contact avec la couche ferroélectrique 108.
[0036] La couche d'interface 106 est par exemple en oxynitrure de silicium (SiON). La couche d'interface 106 a une épaisseur de préférence comprise entre 0,5 nm et 2 nm, par exemple de l'ordre de 1,5 nm.
[0037] La couche d'isolant de grille 107 est par exemple en un oxyde d'hafnium. La couche d'isolant de grille 107 a une épaisseur de préférence comprise entre 1 nm et 3 nm, par exemple de l'ordre de 2 nm.
[0038] La couche ferroélectrique 108 est par exemple en un oxyde d'hafnium et/ou un oxyde de zirconium. Le matériau de la couche 108 a une structure cristalline orthorhombique favorisant le caractère ferroélectrique du matériau. La couche ferroélectrique 108 a une épaisseur de préférence comprise entre 2 et 12 nm, par exemple de l'ordre de 5 nm.
[0039] La couche de grille 109 est en un métal de grille, par exemple en nitrure de titane (TiN). La couche de grille 109 a une épaisseur de préférence comprise entre 2 nm et 10 nm, par exemple de l'ordre de 5 nm.
[0040] Le fait de mettre une couche d'isolant de grille sous une couche ferroélectrique permet d'éviter la présence de nombreuses aspérités entre la couche ferroélectrique et la région de canal qui piégeraient les charges lors d'une mise en conduction du transistor. Ces aspérités sont généralement présentes dans un transistor FeFET usuel malgré la présence d'une couche d'interface en oxyde de silicium.
[0041] On tire ainsi profit du fait que l'on sait réaliser, pour des transistors de type MOS, des interfaces entre un isolant de grille et une région de canal qui soient propres, c'est-à-dire des interfaces comprenant une densité d'aspérités ou une densité de défauts d'interface inférieure à 10Λ11 cmA-2.
[0042] Les figures 2 et 3 représentent deux phases d'un procédé de fabrication d'une grille du transistor FeFET 100 de la figure 1 en parallèle d'une grille d'un transistor MOS 200. Plus particulièrement, chaque figure 2 et 3 comprend trois vues en coupe 2(a), 2(b) et 2(c), et 3(a), 3(b) et 3(c) illustrant chacune une étape du procédé. De plus, chaque vue en coupe représente, sur une partie gauche M, la formation de la grille du transistor MOS 200 et, sur une partie droite F, la formation de la grille du transistor FeFET 200.
[0043] L'étape (a) de la figure 2 illustre une structure de départ résultant de plusieurs étapes successives de dépôt de couches. Pendant ces étapes, les couches d'interface 106 et d'isolant de grille 107 ont été déposées sur le substrat 101. Les couches 106 et 107 sont déposées aussi bien sur la partie M que sur la partie F.
[0044] A l'étape (b) de la figure 2, une couche de protection 120 est déposée sur la surface de la structure de l'étape (a) de la figure 2 (parties M et F). La couche de protection 120 est en un matériau gravable sélectivement par rapport au matériau de la couche 107. A titre d'exemple, pour être gravable sélectivement par rapport à de l'oxyde d'hafnium, la couche de protection 120 est en silicium, en oxyde de silicium, en silicium polycristallin, ou en nitrure de silicium.
[0045] A l'étape (c) de la figure 2, une portion de la couche de protection 120 recouvrant la partie F de la couche d'isolant de grille 107 est retirée par masquage. Les portions de la couche de protection 120 restantes forment alors un masque protégeant la partie M.
[0046] A l'étape (a) de la figure 3, une couche de matériau ferroélectrique 121 est déposée sur la structure illustrée en relation avec l'étape (c) de la figure 2. Plus particulièrement, la couche 121 est formée par exemple par un dépôt chimique en phase vapeur (de l'anglais chemical vapor deposition (CVD)), ou par exemple par dépôt de couches monoatomiques (de l'anglais atomic layer deposition (ALD)). La couche 121 est en un matériau identique à la couche 108 décrite en relation avec la figure 1.
[0047] A l'étape (b) de la figure 3, la portion de la couche 120 recouvrant la partie M et la portion de la couche 121 la recouvrant sont retirées par une étape de gravure chimique, par exemple une gravure chimique en phase gazeuse avec utilisation d'un plasma, ou en phase liquide. Ainsi, la portion de la couche 121 restante forme, sur la partie F, la couche ferroélectrique 108 décrite en relation avec la figure 1.
[0048] A l'étape (c) de la figure 3, la couche de grille 109 décrite en relation avec la figure 1 est déposée sur la structure décrite en relation avec l'étape (b) de la figure 3. L'étape suivante est une étape non représentée de masquage permettant de terminer la formation des grilles des transistors 100 et 200. L'étape de masquage est suivie d'une opération de recuit, par exemple à une température de l'ordre de 650 °C. La phase de recuit permet au matériau de la couche 108 d'avoir une structure cristalline orthorhombique et d'avoir ainsi un comportement ferroélectrique.
[0049] Une fois les grilles des transistors 100 et 200 formées, des régions de source et de drain sont formées en dopant des portions du substrat 101. Pour cela, les couches superposées sur les portions de substrat 101 concernées sont gravées puis les portions sont dopées par différents procédés usuels.
[0050] Un avantage de ce mode de réalisation est que le procédé de fabrication de la grille du transistor LeLET 100 peut être mis en œuvre en parallèle d'un procédé de fabrication d'un transistor de type MOS, ce qui permet de former un transistor LeLET accompagné d'un circuit logique composé d'un ou plusieurs transistors MOS.
[0051] La figure 4 est une vue en coupe d'un autre mode de réalisation d'un transistor de type LeLET 300 similaire au transistor 100 décrit en relation avec la figure 1. Le transistor 300 comprend les mêmes éléments que le transistor 100, ces éléments sont désignés par de mêmes références en figure 3 qu'en figure 1.
[0052] Le transistor 300 comprend en outre une couche 301 favorisant la germination d'une structure cristalline orthorhombique. La couche 301 est disposée entre la couche d'isolant de grille 107 et la couche ferroélectrique 108. La couche 301 est en un matériau composé d'un ou d'une combinaison des composés suivant : le lanthane, les oxydes de lanthane, le germanium, les oxydes de germanium, le gadolinium, les oxydes de gadolinium, le strontium, les oxydes de strontium, l'yttrium, les oxydes d'yttrium, l'aluminium, les oxydes d'aluminium, le silicium, et les oxydes de silicium. La couche 301 a une épaisseur de préférence comprise entre 0,05 et 1 nm, par exemple de l'ordre de 0,3 nm.
[0053] Le procédé de fabrication d'un transistor de type LeLET du type de celui de la figure 3 comprend une étape de dépôt d'une couche en un matériau favorisant la germination d'une structure cristalline orthorhombique sur la couche 107 (de l'étape écrite en relation avec l'étape (b) de la figure 2). Ainsi, la croissance de la couche ferroélectrique 121 (décrite en relation avec l'étape (a) la figure 3) s'effectue directement sur la couche favorisant la germination d'une structure cristalline orthorhombique et donc la couche 121 a une structure cristalline orthorhombique.
[0054] La figure 5 est une vue en coupe d'encore un autre mode de réalisation d'un transistor de type LeLET 400 similaire au transistor 300 décrit en relation avec la figure 4. Le transistor 400 comprend de mêmes éléments que le transistor 300, ces éléments sont désignés par de mêmes références en figure 5 qu'en figure 4.
[0055] Dans ce mode de réalisation, la couche ferroélectrique 108 à une épaisseur comprise entre 2 et 5 nm, par exemple de l'ordre de 3 nm.
[0056] Le transistor 400 comprend en outre, entre la couche de grille 109 et la couche ferroélectrique 108, un empilement comprenant, en alternance, des couches 401 favorisant la germination d'une structure cristalline orthorhombique et des couches ferroélectriques 403. En figure 4, l'empilement ne comprend qu'une seule couche 401 et une seule couche 403. La couche 401 favorisant la germination d'une structure cristalline orthorhombique a les mêmes caractéristiques que la couche 401. La couche ferroélectrique 403 a les mêmes caractéristiques que la couche 108.
[0057] Un avantage de ce mode de réalisation est qu'interposer des couches favorisant la germination d'une structure cristalline orthorhombique entre des couches ferroélectriques permet de mieux contrôler la structure cristalline des couches ferroélectriques.
[0058] On appelle ici, comme cela est usuel :
- couche semiconductrice faiblement dopée, une couche dont la concentration en atomes dopants est comprise entre 10Λ14 et 5χ10Λ15 atomes/cm3 ;
- couche semiconductrice fortement dopée, une couche dont la concentration en atomes dopants est comprise entre 10Λ17 et 10Λ18 atomes/cm3 ; et
- couche semiconductrice très fortement dopée, une couche dont la concentration en atomes dopants est comprise entre 10Λ18 et 10Λ20 atomes/cm3.
[0059] Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, tout matériau ferroélectrique isolant pourrait être utilisé pour former la couche électrique.
[0060] On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive.

Claims (1)

  1. Revendications [Revendication 1] 1. Procédé de fabrication d'un premier transistor (100, 300, 400) sur un substrat semiconducteur (101), dans lequel une couche d'isolant de grille (107) est déposée sur le substrat (101) avant dépôt d'une première couche ferroélectrique (108). [Revendication 2] 2. Procédé selon la revendication 1, dans lequel un deuxième transistor (200) de type MOS est formé à partir du même substrat (101) que le premier transistor (100, 300, 400). [Revendication 3] 3. Procédé selon la revendication 1 ou 2, dans lequel la couche d'isolant de grille (107) est une couche d'oxyde d'hafnium. [Revendication 4] 4. Procédé selon l'une quelconque des revendications 1 à 3, comprenant en outre une étape de dépôt d'une première couche (301) favorisant la germination d'une structure cristalline orthorhombique entre la couche d'isolant de grille (107) et la première couche ferroélectrique (108). [Revendication 5] 5. Transistor selon la revendication 4, dans lequel la première couche (301) favorisant la germination d'une structure cristalline orthorhombique est en un matériau composé d'un ou d'une combinaison des composés suivants : le lanthane, les oxydes de lanthane, le germanium, les oxydes de germanium, le gadolinium, les oxydes de gadolinium, le strontium, les oxydes de strontium, l'yttrium, les oxydes d'yttrium, l'aluminium, les oxydes d'aluminium, le silicium et les oxydes de silicium. [Revendication 6] 6. Procédé selon l'une quelconque des revendications 1 à 5, comprenant en outre des étapes de dépôt d'un empilement comportant, en alternance, au moins une deuxième couche (401) favorisant la germination d'une structure cristalline orthorhombique et au moins une deuxième couche ferroélectrique (403). [Revendication 7] 7. Procédé selon la revendication 6, dans lequel l'empilement est formé sur la première couche ferroélectrique (108). [Revendication 8] 8. Transistor (100, 300, 400) comprenant, entre un substrat (101) et une première couche ferroélectrique (108), une couche d'isolant de grille (107). [Revendication 9] 9. Transistor selon la revendication 8, dans lequel la couche d'isolant de grille (107) est une couche d'oxyde d'hafnium. [Revendication 10] 10. Transistor selon la revendication 8 ou 9, dans lequel la première couche ferroélectrique (108) est en un oxyde d'hafnium ou un oxyde de zirconium.
    [Revendication 11] 11. Transistor selon l'une quelconque des revendications 8 à 10, comprenant en outre une couche d'interface (106) entre la couche d'isolant de grille (107) et le substrat (101). [Revendication 12] 12. Transistor selon la revendication 11, dans lequel la couche d'interface (106) est en oxynitrure de silicium (SiON). [Revendication 13] 13. Transistor selon l'une quelconque des revendications 8 à 12, dans lequel la première couche ferroélectrique (108) repose sur une première couche (301) favorisant la germination d'une structure cristalline orthorhombique. [Revendication 14] 14. Transistor selon la revendication 13, comprenant en outre un empilement comportant, en alternance, au moins une deuxième couche (401) favorisant la germination d'une structure cristalline orthorhombique et au moins une deuxième couche ferroélectrique (403), cet empilement étant disposé sur la première couche ferroélectrique (108). [Revendication 15] 15. Ensemble de transistors comprenant, dans et sur un même substrat, un transistor de type MOS et un transistor selon l'une quelconque des revendications 8 à 14.
    1/4
FR1870707A 2018-06-15 2018-06-15 Transistor fefet Pending FR3082658A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1870707A FR3082658A1 (fr) 2018-06-15 2018-06-15 Transistor fefet
US16/437,067 US11043591B2 (en) 2018-06-15 2019-06-11 FeFET transistor
US17/323,545 US11677024B2 (en) 2018-06-15 2021-05-18 FeFET transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1870707 2018-06-15
FR1870707A FR3082658A1 (fr) 2018-06-15 2018-06-15 Transistor fefet

Publications (1)

Publication Number Publication Date
FR3082658A1 true FR3082658A1 (fr) 2019-12-20

Family

ID=63834310

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1870707A Pending FR3082658A1 (fr) 2018-06-15 2018-06-15 Transistor fefet

Country Status (2)

Country Link
US (2) US11043591B2 (fr)
FR (1) FR3082658A1 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217392B2 (en) * 2019-01-17 2022-01-04 Samsung Electronics Co., Ltd. Composite piezoelectric capacitor
TWI759949B (zh) * 2020-04-22 2022-04-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法
US12051749B2 (en) * 2020-06-23 2024-07-30 Taiwan Semiconductor Manufacturing Company Limited Interfacial dual passivation layer for a ferroelectric device and methods of forming the same
US11302529B2 (en) * 2020-07-09 2022-04-12 Taiwan Semiconductor Manufacturing Company Ltd. Seed layer for ferroelectric memory device and manufacturing method thereof
US11690228B2 (en) * 2021-02-25 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Annealed seed layer to improve ferroelectric properties of memory layer
KR20220149304A (ko) * 2021-04-30 2022-11-08 삼성전자주식회사 단순한 셀 구성을 갖는 불휘발성 연상기억장치 및 그 동작방법
US11810956B2 (en) * 2021-11-11 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ thermal annealing of electrode to form seed layer for improving FeRAM performance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004011432A1 (de) * 2004-03-09 2005-09-29 Infineon Technologies Ag Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
EP3185281A1 (fr) * 2015-12-21 2017-06-28 IMEC vzw Cellule mémoire de pincement ferroélectrique
US20180166453A1 (en) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrated Circuit Including a Ferroelectric Memory Cell and Manufacturing Method Thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064510A1 (en) * 2014-08-26 2016-03-03 Globalfoundries Inc. Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004011432A1 (de) * 2004-03-09 2005-09-29 Infineon Technologies Ag Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof
EP3185281A1 (fr) * 2015-12-21 2017-06-28 IMEC vzw Cellule mémoire de pincement ferroélectrique
US20180166453A1 (en) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrated Circuit Including a Ferroelectric Memory Cell and Manufacturing Method Thereof

Also Published As

Publication number Publication date
US11043591B2 (en) 2021-06-22
US20190386142A1 (en) 2019-12-19
US20210280721A1 (en) 2021-09-09
US11677024B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
FR3082658A1 (fr) Transistor fefet
US11664376B2 (en) Semiconductor device and method of manufacturing the same
US7888747B2 (en) Semiconductor device and method of fabricating the same
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
TWI431724B (zh) 半導體結構及其製造方法
EP3159926B1 (fr) Procédé et structure pour empilement de grille métallique de cmos
US20210273115A1 (en) Vertical field effect transistor with low-resistance bottom source-drain contact
EP3376545B1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
FR3005372A1 (fr) Procede de realisation d'un film en silicium-germanium a teneur en germanium variable
TWI396229B (zh) 用可棄式間隔物之提高的源極與汲極製程
TWI502632B (zh) 使用氧電漿鈍化之高介電係數閘極堆疊之完整性之維持方法
TW200525751A (en) Silicide/semiconductor structure and method of fabrication
JP2009182264A (ja) 半導体装置およびその製造方法
US20100193847A1 (en) Metal gate transistor with barrier layer
KR100451038B1 (ko) 반도체 소자의 트랜지스터 제조 방법
TWI740058B (zh) 半導體裝置及其製造方法
EP1517377A1 (fr) Transistor bipolaire
FR3098014A1 (fr) Composé intermétallique
JP5206427B2 (ja) 半導体装置の製造方法
US7456061B2 (en) Method to reduce boron penetration in a SiGe bipolar device
CN109003902B (zh) 一种半导体结构及其制备方法
FR3145644A1 (fr) Transistor HEMT
FR3145836A1 (fr) Transistor HEMT
FR3086796A1 (fr) Procede de siliciuration
FR3081611A1 (fr) Procede de siliciuration

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20191220

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7