TWI759949B

TWI759949B - 積體晶片及其形成方法

Info

Publication number: TWI759949B
Application number: TW109138792A
Authority: TW
Inventors: 李璧伸; 衛怡揚; 林杏蓮; 匡訓沖
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2020-04-22
Filing date: 2020-11-06
Publication date: 2022-04-01
Also published as: US20220320123A1; CN113113412A; TW202141699A

Abstract

在一些實施例中，本發明關於一種積體晶片。積體晶片包括安置在基底上方的底部電極及安置在底部電極上方的頂部電極。鐵電切換層配置於底部電極與頂部電極之間。鐵電切換層經組態以基於施加至底部電極或頂部電極的一或多個電壓而改變極化。晶種層配置於底部電極與頂部電極之間。晶種層及鐵電切換層具有非單斜晶相。

Description

積體晶片及其形成方法

本發明實施例是有關於一種積體晶片及其形成方法。

許多現代電子裝置含有經組態以儲存資料的電子記憶體。電子記憶體可為揮發性記憶體或非揮發性記憶體。揮發性記憶體在供電時儲存資料，而非揮發性記憶體能夠在斷電時儲存資料。鐵電隨機存取記憶體(Ferroelectric random-access memory；FeRAM)裝置非常有潛力用於下一代非揮發性記憶體技術。這是由於FeRAM裝置具有寫入時間快、耐久性高、電力消耗低以及對來自輻射的損害的低敏感性等許多優勢。

本發明實施例提出一種積體晶片，包括：底部電極，安置在基底上方；頂部電極，安置在所述底部電極上方；鐵電切換層，配置於所述底部電極與所述頂部電極之間，其中所述鐵電切換層經組態以基於施加至所述底部電極或所述頂部電極的一或多個電壓而改變極化；以及晶種層，配置於所述底部電極與所述頂部電極之間，其中所述晶種層及所述鐵電切換層包括非單斜晶相。

本發明實施例提出一種積體晶片，包括：底部電極，安置在基底上方；頂部電極，安置在所述底部電極上方；晶種層，配置於所述底部電極與所述頂部電極之間，其中所述晶種層包括非單斜晶相；以及鐵電切換層，配置於所述底部電極與所述頂部電極之間，其中所述鐵電切換層包括具有單斜晶相的第一區及具有所述非單斜晶相的第二區。

本發明實施例提出一種形成積體晶片的方法，包括：在基底上方形成底部電極層；在所述底部電極層上方形成晶種層；在所述底部電極層上方形成鐵電切換層且接觸所述晶種層，其中所述鐵電切換層形成為具有第一晶相的第一區及具有不同晶相的第二區；在所述鐵電切換層上方形成頂部電極層；以及對所述底部電極層、所述晶種層、所述鐵電切換層以及所述頂部電極層執行一或多個圖案化製程以形成FeRAM裝置。

100、300、400、500、600:積體晶片

102:基底

103、302、502、602:FeRAM裝置

104:介電結構

104a:第一下部ILD層

104b:第二下部ILD層

104L:下部ILD層

104U:上部ILD層

104c、104d、104e:堆疊層間介電層

106:下部內連線

107:底部電極通孔

107a、1002:擴散阻障層

107b、1004:底部電極通孔層

108:底部電極

109、304、504、604:資料儲存結構

110、1302、2602、3502:晶種層

110a、4302:第一晶種層

110b、4502:第二晶種層

112、1402、2502、4402:鐵電切換層

112a、3402:第一鐵電切換層

112b、3602:第二鐵電切換層

114:頂部電極

116:頂部電極通孔

200、506、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2300、2400、2500、2600、2700、2800、2900、3000、3200、3300、3400、3500、3600、3700、3800、3900、4100、4200、4300、4400、4500、4600、4700、4800: 橫截面圖

202、508、606a:第一區

204、510、606b:第二區

206、208:厚度

210、700、718:曲線圖

212:第一磁滯迴路

214、218:差

216:第二磁滯迴路

402:存取裝置

404:導電接觸窗

406:內連線導線

408:內連線通孔

410:下部絕緣結構

412:硬罩幕

414:側壁間隙壁

416:上部絕緣結構

512:第三區

514:界面

702、704:電壓

706、712:第一資料狀態

708、714:第二資料狀態

710:第一記憶體窗口

716:第二記憶體窗口

720:無晶種層

722:單個晶種層

724:雙重晶種層

902:開口

1102、2302、3202、4102:線

1202:底部電極層

1502:頂部電極層

1602:第一蝕刻劑

1802:第二蝕刻劑

1902:第一介電層

1904:第二介電層

2102:介層窗孔

2200、3100、4000、4900:方法

2202、2204、2206、2208、2210、2212、2214、2216、2218、2220、2222、2224、2226、3102、3104、3106、3108、3110、3112、3114、3116、3118、3120、3122、3124、3126、4002、4004、4006、4008、4010、4012、4014、4016、4018、4020、4022、4024、4026、4028、4902、4904、4906、4908、4910、4912、4914、4916、4918、4920、4922、4924、4926、4928:動作

當結合隨附圖式閱讀時，自以下詳細描述最佳地理解本發明的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清楚起見，可任意增加或減小各種特徵的尺寸。

圖1說明具有包括包含經組態以提升FeRAM裝置的效能的晶種層的資料儲存結構的鐵電隨機存取記憶體(FeRAM)裝置的積體晶片的一些實施例的橫截面圖。

圖2A至圖2B說明具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的一些額外實施例。

圖3說明具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的一些額外實施例的橫截面圖。

圖4說明具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的更詳細實施例的橫截面圖。

圖5A至圖6說明具有包括包含一或多個晶種層的資料儲存結構的FeRAM裝置的積體晶片的額外實施例的橫截面圖。

圖7A至圖7B繪示具有不同資料儲存結構的FeRAM裝置的讀取窗口的曲線圖。

圖8至圖21說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些實施例的橫截面圖。

圖22說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些實施例的流程圖。

圖23至圖30說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些額外實施例的橫截面圖。

圖31說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些額外實施例的流程圖。

圖32至圖39說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些額外實施例的橫截面圖。

圖40說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些額外實施例的流程圖。

圖41至圖48說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些額外實施例的橫截面圖。

圖49說明形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些額外實施例的流程圖。

以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本發明。當然，這些組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本發明可在各種實例中重複圖式元件符號及/或字母。此重複是出於簡單及清晰的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。

另外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及類似者的空間相對術語，以描述如諸圖中所說明的一個元件或特徵相對於另一(一些)元件或特徵的關係。除諸圖中所描繪的定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解譯。

鐵電隨機存取記憶體(FeRAM)裝置具有藉由包括鐵電材料的資料儲存結構與頂部電極分離的底部電極。鐵電材料具有可藉由外部電場的施加來在相反極性之間切換的固有電偶極。不同極性提供具有不同電容的FeRAM裝置，所述不同電容可在讀取操作期間藉由位元線上的電壓來感測。不同電容代表不同資料狀態(例如，邏輯『0』或『1』)，籍此允許FeRAM裝置以數位方式儲存資料。

讀取窗口是在低資料狀態(例如，邏輯「0」)與高資料狀態(例如，邏輯「1」)之間的位元線上的電壓差。隨著FeRAM裝置的大小減小，FeRAM裝置的操作電壓亦減小。操作電壓的減小會減小讀取窗口的大小。舉例而言，具有大約0.27微米(μm)的寬度的FeRAM可具有大約3%的在低電壓狀態與高電壓狀態之間的平均交疊，同時具有大約0.135微米的寬度的較小FeRAM裝置可具有大約37%的在低電壓狀態與高電壓狀態之間的平均交疊。較小FeRAM裝置的相對大交疊降低感測電路在讀取操作期間在低電壓狀態與高電壓狀態之間進行區分的能力。

已瞭解，在資料儲存結構內使用的一些鐵電材料(例如，鋯氧化鉿(HfZrO))可經形成以具有單斜晶相。然而，單斜晶相可對資料儲存結構的鐵電性具有負面影響，此可導致相對小的讀取窗口(亦即，在低資料狀態與高資料狀態之間的位元線電壓的相對小差異)。在FeRAM裝置的操作期間，足夠大的讀取窗口是所要的，因為大的讀取窗口使得FeRAM裝置在讀取操作期間更易於自彼此區分不同資料狀態。

在一些實施例中，本發明關於一種具有FeRAM裝置的積體晶片，所述FeRAM裝置包括具有晶種層的資料儲存結構，所述晶種層具有經組態以提升資料儲存結構的鐵電性的晶相(亦即，晶體結構)。在一些實施例中，積體晶片可包括安置在基底上方的底部電極及安置在底部電極上方的頂部電極。包括鐵電切換層及晶種層的資料儲存結構經配置於底部電極與頂部電極之間。晶種層具有經組態以將鐵電切換層的鄰近區的晶相影響為非單斜晶相(例如，斜方晶相)的晶相(例如，斜方晶相)。將鐵電切換層的鄰近區的晶相影響為非單斜晶相改進資料儲存結構的鐵電性且因此改進FeRAM裝置的效能(例如，讀取窗口)。

圖1說明具有包括包含經組態以提升FeRAM裝置的效能的晶種層的資料儲存結構的鐵電隨機存取記憶體(FeRAM)裝置的積體晶片100的一些實施例的橫截面圖。

積體晶片100包括安置在基底102上方的介電結構104內的FeRAM裝置103。介電結構104包括多個堆疊層間介電(inter-level dielectric；ILD)層。在一些實施例中，多個堆疊ILD層可包括配置於FeRAM裝置103與基底102之間的一或多個下部ILD層104L，及圍繞FeRAM裝置103的上部ILD層104U。在一些實施例中，一或多個下部ILD層104L圍繞配置於FeRAM裝置103下方的下部內連線106。

FeRAM裝置103包括耦接至下部內連線106的底部電極108。資料儲存結構109配置於底部電極108與頂部電極114之間。頂部電極通孔116延伸穿過上部ILD層104U以接觸頂部電極114。資料儲存結構109包括晶種層110及鐵電切換層112。在一些實施例中，晶種層110可安置在鐵電切換層112與底部電極108之間。在一些實施例中，晶種層110直接接觸鐵電切換層112。

晶種層110經組態以在製造FeRAM裝置103期間影響鐵電切換層112的晶相(亦即，晶體結構)。舉例而言，在製造FeRAM裝置103期間，晶種層110可經組態以充當影響鐵電切換層112的晶相的成核位點(例如，在鐵電切換層112的磊晶成長期間，在沈積鐵電切換層112之後執行的回火製程期間等)。藉由影響鐵電切換層112的晶相，晶種層110能夠使鐵電切換層112的至少一部分具有非單斜晶相。已瞭解，具有非單斜晶相的鐵電切換層112將比具有單斜晶相的鐵電切換層112具有更高鐵電性，以使得晶種層110改進資料儲存結構109的總體鐵電性。改進資料儲存結構109的鐵電性可以提升FeRAM裝置103的效能(例如，讀取窗口)。

圖2A說明積體晶片的橫截面圖200。如橫截面圖200中所示，積體晶片包含包括安置在底部電極108與頂部電極114之間的資料儲存結構109的FeRAM裝置103。資料儲存結構109包括晶種層110及鐵電切換層112。晶種層110安置在底部電極108上且鐵電切換層112安置在晶種層110上，以使得晶種層110將鐵電切換層112與底部電極108分離。

在一些實施例中，晶種層110可包括氧化鋯(例如，ZrO_x)、氧化鉿(例如，HfO_x)、氧化矽(例如，SiO_x)、氧化鉭(例如，TaO_x)、氧化鋁(例如，AlO_x)、氧化鈦(例如，TiO_x)、氧化釔(例如，YO_x)、氧化釓(例如，GdO_x)、氧化鑭(例如，LaO_x)、氧化鍶(例如，SrO_x)或類似者。在一些實施例中，鐵電切換層112可包括高k介電材料。舉例而言，在一些實施例中，鐵電切換層112可包括氧化鉿、氧化鉿鋯(HZO)、鋯鈦酸鉛(PZT)或類似者。

晶種層110包括第一晶相。鐵電切換層112包括鄰近晶種層110的第一區202及藉由第一區202與晶種層110分離的第二區204。在一些實施例中，第一區202接觸晶種層110。鐵電切換層112的第一區202具有第一晶相且鐵電切換層112的第二區 204具有不同於第一晶相的第二晶相。在一些實施例中，第一晶相為非單斜晶相。舉例而言，在一些實施例中，第一晶相可包括斜方晶相、立方晶相、四方晶相或類似者。在一些實施例中，第二晶相為單斜晶相。

在一些實施例中，晶種層110可具有在大約10埃(Å)至大約40埃之間的厚度206。在其他實施例中，晶種層110可具有在大約20埃至大約30埃之間、在大約25埃至大約40埃之間或其他類似值的厚度206。若晶種層110的厚度206大於大約40埃，則鐵電切換層112的第一區202不大可能具有非單斜晶相。在一些實施例中，鐵電切換層112可具有在大約50埃至大約500埃之間、在100埃至大約400埃之間或其他類似值的範圍內的厚度208。在一些實施例中，鐵電切換層112的第一區202可具有在厚度208的大約10%至大約100%之間、在厚度208的大約20%至大約90%之間或其他類似值的厚度。

在一些實施例中，晶種層110可包括具有小於或等於大約800℃的結晶溫度(亦即，材料實現非單斜相的溫度)的材料。在其他實施例中，晶種層110可包括具有小於或等於大約500℃、小於或等於大約400℃或小於或等於大約300℃的結晶溫度的材料。具有相對低結晶溫度(例如，小於或等於大約800℃、小於或等於大約500℃等)允許晶種層110形成以具有非單斜相而不損害在積體晶片上的可能對高溫敏感的其他組件(例如，在基底102內的電晶體裝置的閘極介電層)。

在一些實施例中，晶種層110可影響在鐵電切換層112內的晶粒(亦即，微晶)的晶粒大小及/或定向。舉例而言，晶種層 110可經組態以減小在鐵電切換層112內的晶粒的晶粒大小。舉例而言，對於包括鉿與鋯的比例為1：1的鋯氧化鉿(HZO)膜的鐵電切換層112，晶種層110可產生在大約0.5埃(Å)至大約20奈米(nm)之間、在大約1埃至大約10奈米之間或其他類似值的晶粒大小。已瞭解，隨著在鐵電切換層112內的晶粒的晶粒大小減小，可增加具有非單斜相的鐵電切換層112的百分比。因此，在減小鐵電切換層112內的晶粒的晶粒大小時，晶種層110可減小具有單斜相的鐵電切換層112的百分比且進一步提升FeRAM裝置103的效能(例如，讀取窗口)。

在一些額外及/或替代實施例中，晶種層110可經組態以改變鐵電切換層112的晶體定向。舉例而言，晶種層110可使得鐵電切換層112具有具備米勒指數(110)或(111)的晶相(亦即，晶體結構)。具有具備米勒指數(110)或(111)的鐵電切換層112進一步改進在鐵電切換層112內生長的斜方晶相且進一步提升FeRAM裝置103的效能(例如，讀取窗口)。

在操作期間，施加至底部電極108及/或頂部電極114的偏壓電壓用以極化資料儲存結構109(例如，在鐵電切換層的結晶結構內向上或向下移動離子)。即使在消除偏壓之後，極化仍將保持。資料儲存結構109的極化代表由資料儲存結構109儲存的資料狀態(例如，邏輯「0」或邏輯「1」)。

資料儲存結構109的磁響應將遵循磁滯迴路。圖2B繪示對應於具有不同晶相的FeRAM裝置的例示性磁滯迴路的曲線圖210。曲線圖210示出對應於具有不包括所揭露的晶種層的資料儲存結構的FeRAM裝置的第一磁滯迴路212及對應於具有所揭露的晶種層(例如，圖2A的晶種層110)的FeRAM裝置的第二磁滯迴路216。

如藉由第一磁滯迴路212所示，對於不包括晶種層的資料儲存結構，高資料狀態的極化與低資料狀態的極化之間的差214相對小。然而，如藉由第二磁滯迴路216所示，對於包括晶種層的資料儲存結構，高資料狀態的極化與低資料狀態的極化之間的差218相對大。在極化中相對大的差允許將高資料狀態與低資料狀態區分開，籍此改進FeRAM裝置的操作(亦即，讀取窗口)。

圖3示出具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片300的一些額外實施例的橫截面圖。

積體晶片300包括安置在基底102上方的介電結構104內的FeRAM裝置302。FeRAM裝置302具有安置在底部電極108與頂部電極114之間的資料儲存結構304。資料儲存結構304包括安置在底部電極108上的鐵電切換層112。晶種層110安置在鐵電切換層112上，以使得鐵電切換層112將晶種層110與底部電極108分離。在一些實施例中，鐵電切換層112可接觸晶種層110的底部表面。在一些實施例中，具有安置在鐵電切換層112上方的晶種層110可藉由排除在製造期間所使用的一或多個製程步驟(例如，回火)來簡化FeRAM裝置302的製造。

鐵電切換層112具有第一區202及第二區204。第一區202鄰近晶種層110，而第二區204藉由第一區202與晶種層110分離。在一些實施例中，第一區202接觸晶種層110。第一區202具有第一晶相且第二區204具有不同於第一晶相的第二晶相。在一些實施例中，第一區202可具有非單斜晶相，而第二區204可具有單斜晶相。

圖4示出具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片400的更詳細實施例的橫截面圖。

積體晶片400包括安置在配置在基底102上方的介電結構104內的FeRAM裝置103。在一些實施例中，介電結構104包括多個堆疊層間介電(ILD)層104a至堆疊層間介電層104e。多個堆疊ILD層104a至堆疊ILD層104e包括橫向圍繞一或多個下部內連線層404至下部內連線層408的一或多個下部ILD層104a至下部ILD層104d，所述下部內連線層404至下部內連線層408經組態以將FeRAM裝置103耦接至配置在基底102內的存取裝置402。在一些實施例中，一或多個下部內連線層404至下部內連線層408可包括導電接觸窗404、內連線導線406以及內連線通孔408。在一些實施例中，存取裝置402可包括電晶體裝置(例如，MOSFET裝置、BJT或類似者)。

在一些實施例中，下部絕緣結構410安置在一或多個下部ILD層104a至下部ILD層104d上方。下部絕緣結構410包括形成延伸穿過下部絕緣結構410的開口的側壁。在各種實施例中，下部絕緣結構410可包括氮化矽、二氧化矽、碳化矽或類似者中的一或多者。在一些實施例中，上部絕緣結構416安置在FeRAM裝置103上方及下部絕緣結構410上。上部絕緣結構416連續自FeRAM裝置103正上方的第一位置延伸至毗鄰下部絕緣結構410的上部表面的第二位置。上部絕緣結構416將FeRAM裝置103與上部ILD層104e分離。在一些實施例中，上部絕緣結構416可包括氮化矽、二氧化矽、碳化矽、正矽酸四乙酯(TEOS)或類似者中的一或多者。

底部電極通孔107延伸穿過下部絕緣結構410。在一些實施例中，底部電極通孔107可包括擴散阻障層107a及在擴散阻障層107a上方的底部電極通孔層107b。FeRAM裝置103配置在底部電極通孔107及下部絕緣結構410上方。在一些實施例中，FeRAM裝置103包括藉由資料儲存結構109與頂部電極114分離的底部電極108。在一些實施例中，資料儲存結構109可包括晶種層110及鐵電切換層112。

在一些實施例中，硬罩幕412可安置在頂部電極114上。一或多個側壁間隙壁414可安置在頂部電極114及硬罩幕412的相對側上。在一些實施例中，硬罩幕412可包括金屬(例如，鈦、鉭或類似者)及/或介電質(例如，氮化物、碳化物或類似者)。在一些實施例中，一或多個側壁間隙壁414可包括氧化物(例如，富含矽的氧化物)、氮化物(例如，氮化矽)、碳化物(例如，碳化矽)或類似者。頂部電極通孔116延伸穿過上部ILD層104e及硬罩幕412以電接觸頂部電極114。

圖5A至圖5B示出具有包括包含雙晶種層的資料儲存結構的FeRAM裝置的積體晶片500的一些額外實施例的橫截面圖。

積體晶片500包括安置在基底102上方的介電結構104內的FeRAM裝置502。FeRAM裝置502具有安置在底部電極108與頂部電極114之間的資料儲存結構504。資料儲存結構504包括安置在底部電極108上的第一晶種層110a、安置在第一晶種層110a上的鐵電切換層112以及安置在鐵電切換層112上的第二晶種層110b。鐵電切換層112安置在第一晶種層110a與第二晶種層110b 之間。

第一晶種層110a及第二晶種層110b具有非單斜晶相。在一些實施例中，第一晶種層110a及第二晶種層110b包括同一材料。舉例而言，在一些實施例中，第一晶種層110a及第二晶種層110b均可包括氧化鋯(例如，ZrO₂)。在其他實施例中，第一晶種層110a及第二晶種層110b可包括不同材料。舉例而言，在一些實施例中，第一晶種層110a可包括氧化鋯且第二晶種層110b可包括氧化鉿。在一些此等實施例中，第一晶種層110a可具有第一非單斜相(例如，斜方晶相)且第二晶種層110b可具有第二非單斜晶相(例如立方晶相)。

圖5B示出圖5A的積體晶片500的示出具有不同晶相的區的橫截面圖506。

如橫截面圖506中所示，鐵電切換層112包括第一區508及第二區510。第一區508鄰近第一晶種層110a且第二區510鄰近第二晶種層110b。在製造FeRAM裝置502期間，第一晶種層110a將影響第一區508的晶相以給予第一區508非單斜晶相。類似地，第二晶種層110b將影響第二區510的晶相以給予第二區510非單斜晶相。在一些實施例中，第一區508及第二區510可具有同一非單斜晶相。在其他實施例中，第一區508可具有第一非單斜相(例如，斜方晶相)且第二區510可具有第二非單斜晶相(例如，立方晶相)。

在一些實施例中，鐵電切換層112可更包括將第一區508與第二區510分離的第三區512。第三區512可具有單斜相。在其他實施例中，第一區508可沿著包括結晶邊界的界面514與第二區510相接。在此等實施例中，鐵電切換層112的全部或實質上全部具有非單斜晶相。藉由將第一晶種層110a及第二晶種層110b安置在鐵電切換層112的相對側上，第一晶種層110a及第二晶種層110b可修飾大量鐵電切換層112的晶相，且可藉此使得第三區512的大小最小化，或消除第三區512，以提升FeRAM裝置502的效能(例如，讀取窗口)。

圖6示出具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片600的一些額外實施例的橫截面圖。

積體晶片600包括安置在基底102上方的介電結構104內的FeRAM裝置602。FeRAM裝置602包括安置在底部電極108與頂部電極114之間的資料儲存結構604。資料儲存結構604包括安置在第一鐵電切換層112a與第二鐵電切換層112b之間的晶種層110。在一些實施例中，第一鐵電切換層112a接觸晶種層110的下部表面且第二鐵電切換層112b接觸晶種層110的上部表面。使晶種層110在第一鐵電切換層112a與第二鐵電切換層112b之間允許晶種層110影響第一鐵電切換層112a及第二鐵電切換層112b兩者的晶相。

舉例而言，晶種層110可形成在具有非單斜晶相的第一鐵電切換層112a內的第一區606a及在具有非單斜晶相的第二鐵電切換層112b內的第二區606b。藉由影響第一鐵電切換層112a及第二鐵電切換層112b兩者的晶相，晶種層110能夠進一步提升FeRAM裝置602的效能。

圖7A繪示隨操作週期而變的對應於第一資料狀態(例如，具有邏輯「0」的低資料狀態)及第二資料狀態(例如，具有邏輯「1」的高資料狀態)的電壓值的曲線圖700。電壓702的第一範圍對應於第一資料狀態且電壓704的第二範圍對應於第二資料狀態。對於具有單個晶種層的FeRAM(例如，如圖1中所示)，藉由第一記憶體窗口710將對應於第一資料狀態706的電壓值與對應於第二資料狀態708的電壓值分離。對於具有雙重晶種層的FeRAM(例如，如圖5A中所示)，藉由大於第一記憶體窗口710的第二記憶體窗口716將對應於第一資料狀態712的電壓值與對應於第二資料狀態714的電壓值分離。

圖7B繪示用於不具有晶種層720的FeRAM裝置、用於具有單個晶種層722的FeRAM裝置以及用於具有雙重(亦即，雙)晶種層724的FeRAM裝置的在超過10,000個操作週期內的平均記憶體窗口的曲線圖718。如曲線圖718中所示，用於不具有晶種層720的FeRAM裝置的平均記憶體窗口等於大約0伏，以使得第一資料狀態與第二資料狀態之間的平均差等於大約0伏。用於具有單個晶種層722的FeRAM裝置的平均記憶體窗口等於大約0.1伏，以使得第一資料狀態與第二資料狀態之間的平均差等於大約0.1伏。用於具有雙重晶種層724的FeRAM裝置的平均記憶體窗口等於大約0.3伏，以使得第一資料狀態與第二資料狀態之間的平均差等於大約0.3伏。因此，曲線圖700及曲線圖718示出所揭露的晶種層改進FeRAM裝置的記憶體窗口，籍此提升FeRAM裝置的效能。

圖8至圖21示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些實施例的橫截面圖。儘管參考方法描述圖8至圖21，但應瞭解，圖8至圖21中所揭露的結構不限於此方法，而反而可單獨作為獨立於所述方法的結構。

如圖8的橫截面圖800中所示，提供基底102。在各種實施例中，基底102可為任何類型的半導體主體(例如，矽、SiGe、SOI等)，諸如半導體晶圓及/或一或多個在晶圓上的晶粒，以及與其相關聯的任何其他類型的半導體及/或磊晶層。在一些實施例中，在基底102上及/或內形成存取裝置402。在一些實施例中，存取裝置402可包括電晶體。在一些此等實施例中，可藉由在基底102上方沈積閘極介電膜及閘極電極膜來形成存取裝置402。閘極介電膜及閘極電極膜隨後經圖案化，以形成閘極介電質及閘極電極。基底102可隨後經植入以在閘極電極的相對側上的基底102內形成源極區及汲極區。

在一些實施例中，可在形成於基底102上方的一或多個下部ILD層104L內形成下部內連線106。在一些實施例中，一或多個下部ILD層104L可包括第一下部ILD層104a及第二下部ILD層104b。在一些實施例中，下部內連線106可包括導電接觸窗、內連線導線或內連線通孔。可藉由在基底102上方形成一或多個下部ILD層104a至下部ILD層104b(例如，氧化物、低k介電質或超低k介電質)的下部ILD層、選擇性地蝕刻下部ILD層以在下部ILD層內形成介層窗孔及/或溝渠、在介層窗孔及/或溝渠內形成導電材料(例如，銅、鋁等)以及執行平坦化製程(例如，化學機械平坦化製程)以自下部ILD層上方移除過剩的導電材料來形成下部內連線106。

如圖9的橫截面圖900中所示，將下部絕緣結構410形成於下部內連線106上方。在一些實施例中，下部絕緣結構410包括富含矽的氧化物、碳化矽、氮化矽或類似者中的一或多者。在一些實施例中，下部絕緣結構410可藉由一或多個沈積製程(例如，物理氣相沈積(PVD)製程、化學氣相沈積(CVD)製程、電漿增強CVD(PECVD)製程或類似者)形成。在一些實施例中，選擇性地蝕刻下部絕緣結構410以形成延伸穿過下部絕緣結構410的開口902以暴露下部內連線106的上部表面。

如圖10的橫截面圖1000中所示，將擴散阻障層1002形成於開口902內。在一些實施例中，底部電極通孔層1004形成於擴散阻障層1002上方。在一些實施例中，擴散阻障層1002可包括金屬氮化物，諸如氮化鈦、氮化鉭或類似者。在一些實施例中，底部電極通孔層1004可包括金屬、金屬氮化物或類似者。舉例而言，底部電極通孔層1004可包括鎢、氮化鉭、氮化鈦、釕、鉑、銥或類似者。在一些實施例中，擴散阻障層1002及底部電極通孔層1004可藉由沈積製程(例如，PVD製程、CVD製程、PECVD製程或類似者)形成。

如圖11的橫截面圖1100中所示，可在形成底部電極通孔層1004之後(沿線1102)執行平坦化製程(例如，化學機械平坦化(CMP)製程)。在一些實施例中，平坦化製程可自下部絕緣結構410的頂部上方移除擴散阻障層107a及/或底部電極通孔層107b的過剩的材料以在下部內連線106上方形成底部電極通孔107。

如圖12的橫截面圖1200中所示，底部電極層1202形成於底部電極通孔107上方。在一些實施例中，底部電極層1202可包括鎢、鉭、氮化鉭、鈦、氮化鈦、釕、鉑、銥或類似者。在一些實施例中，底部電極層1202可藉由沈積製程(例如，PVD製程、CVD製程、PECVD製程或類似者)形成。

如圖13的橫截面圖1300中所示，晶種層1302形成於底部電極層1202上方。在各種實施例中，晶種層110可包括氧化鋯(例如，ZrO_x)、氧化鉿(例如，HfO_x)、氧化矽(例如，SiO_x)、氧化鉭(例如，TaO_x)、氧化鋁(例如，AlO_x)、氧化鈦(例如，TiO_x)、氧化釔(例如，YO_x)、氧化釓(例如，GdO_x)、氧化鑭(例如，LaO_x)、氧化鍶(例如，SrO_x)或類似者。在一些實施例中，晶種層1302可藉由沈積製程(例如，PVD製程、CVD製程、PECVD製程或類似者)形成。

在一些實施例中，晶種層1302可在相對高的溫度下形成，其使得晶種層1302具有非單斜晶相(例如，斜方晶相、立方晶相或類似者)。舉例而言，在一些實施例中，晶種層1302可在大約300℃、小於或等於大約400℃、小於或等於大約500℃或其他類似值的溫度下形成。在其他實施例中，第一回火製程可在沈積晶種層1302之後執行。第一回火製程將晶種層1302的晶相改變為非單斜晶相(例如，斜方晶相)。在一些實施例中，第一回火製程可在大約300℃、小於或等於大約400℃、小於或等於大約500℃、在大約300℃至大約500℃之間或其他類似值的溫度下執行。

如圖14的橫截面圖1400中所示，鐵電切換層1402形成於晶種層1302上。在一些實施例中，鐵電切換層1402可包括氧化鉿、鋯氧化鉿(HZO)、鋯鈦酸鉛(PZT)或類似者。在一些實施例中，鐵電切換層1402可藉由沈積製程(例如，PVD製程、CVD製程、PECVD製程或類似者)形成。在一些實施例中，可沈積具有單斜晶相的鐵電切換層1402。在一些實施例中，可在沈積鐵電切換層1402之後執行第二回火製程以將鐵電切換層1402的一部分或全部的晶相改變為非單斜晶相。在一些實施例中，第二回火製程可在大約300℃、小於或等於大約400℃、小於或等於大約500℃、在大約300℃至大約500℃之間或其他類似值的溫度下執行。

如圖15的橫截面圖1500中所示，將頂部電極層1502形成於鐵電切換層1402上方。頂部電極層1502可包括金屬、金屬氮化物或類似者。在一些實施例中，頂部電極層1502可包括鎢、鉭、氮化鉭、鈦、氮化鈦、釕、鉑、銥或類似者。在一些實施例中，頂部電極層1502可藉由沈積製程(例如，PVD製程、CVD製程、PECVD製程或類似者)形成。在一些實施例中，第二回火製程可在沈積頂部電極層1502之後執行。在沈積頂部電極層1502之後執行第二回火製程可使得頂部電極層1502誘發在鐵電切換層1402上的張應力。張應力增加鐵電切換層1402的晶相向非單斜晶相的變化，以便產生具有較高百分比的非單斜相的鐵電切換層1402。

如圖16的橫截面圖1600中所示，對頂部電極層(圖15中的1502)執行第一圖案化製程以形成頂部電極114。在一些實施例中，第一圖案化製程根據硬罩幕412選擇性地將頂部電極層(圖15中的1502)暴露於第一蝕刻劑1602以形成頂部電極114。在各種實施例中，硬罩幕412可包括金屬(例如，鈦、氮化鈦、鉭或類似者)及/或介電材料(例如，氮化矽、碳化矽或類似者)。在其他實施例(未示出)中，第一圖案化製程可根據感光性材料(例如，光阻)選擇性地將頂部電極層(圖15中的1502)暴露於第一蝕刻劑1602。

如圖17的橫截面圖1700中所示，間隙壁沿著頂部電極114及硬罩幕412的側壁形成一或多個側壁間隙壁414。在各種實施例中，一或多個側壁間隙壁414可包括氮化矽、二氧化矽、氮氧化矽以及/或類似者。在一些實施例中，一或多個側壁間隙壁414可藉由在基底102上方形成間隙壁層來形成。隨後，將間隙壁層暴露於蝕刻劑(例如，乾蝕刻劑)，所述蝕刻劑將間隙壁層從水平表面移除。從水平表面移除間隙壁層，使得間隙壁層的一部分沿著頂部電極114及硬罩幕412的相對側壁作為一或多個側壁間隙壁414。

如圖18的橫截面圖1800中所示，對鐵電切換層(圖17中的1402)、晶種層(圖17中的1302)以及底部電極層(圖17中的1202)執行第二圖案化製程。第二圖案化製程形成具有包括晶種層110的資料儲存結構109及安置在底部電極108與頂部電極114之間的鐵電切換層112的FeRAM裝置103。在一些實施例中，第二圖案化製程在未被硬罩幕412及一或多個側壁間隙壁414覆蓋的區域中，選擇性地將鐵電切換層(圖17中的1402)、晶種層(圖17中的1302)以及底部電極層(圖17中的1202)暴露於第二蝕刻劑1802。

如圖19的橫截面圖1900中所示，將上部絕緣結構416形成於FeRAM裝置103上方。在一些實施例中，上部絕緣結構416包括多個不同的堆疊介電材料。舉例而言，在一些實施例中，上部絕緣結構416包括第一介電層1902及在第一介電層1902上方的第二介電層1904。在一些實施例中，第一介電層1902可包括富含矽的氧化物、碳化矽、氮化矽、正矽酸四乙酯(TEOS)或類似者。在一些實施例中，第二介電層1904可包括碳化矽、氮化矽或類似者。在一些實施例中，可使用一或多個沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成上部絕緣結構416。

如圖20的橫截面圖2000中所示，將上部ILD層104U形成於上部絕緣結構416上方，以在基底102上方形成介電結構104。在一些實施例中，上部ILD層104U可藉由沈積製程(例如PVD、CVD、PECVD、ALD或類似者)形成。在各種實施例中，上部ILD層104U可包括二氧化矽、碳摻雜二氧化矽、氮氧化矽、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、硼磷矽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、未經摻雜矽酸鹽玻璃(USG)、多孔介電材料或類似者中的一或多者。

如圖21的橫截面圖2100中所示，將頂部電極通孔116形成於頂部電極114上。頂部電極通孔116延伸穿過上部ILD層104U及上部絕緣結構416至頂部電極114。在一些實施例中，頂部電極通孔116可藉由選擇性地蝕刻上部ILD層104U及上部絕緣結構416，以形成自上部ILD層104U的頂部表面延伸以暴露頂部電極114的上部表面的介層窗孔2102來形成。在一些實施例中，介層窗孔2102可藉由第三圖案化製程形成，所述第三圖案化製程使用第三蝕刻劑以根據罩幕層選擇性地蝕刻上部ILD層104U。導電材料(例如，銅、鋁等)形成於介層窗孔2102內。在一些實施例中，在介層窗孔2102內形成導電材料之後，執行平坦化製程(例如，CMP製程)以自上部ILD層104U的頂部上方移除過剩的導電材料。

圖22示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法2200的一些實施例的流程圖。

儘管在本文中將方法(例如，方法2200、方法3100、方法4000以及方法4900)說明且描述為一系列動作或事件，但應瞭解，不應以限制性意義來解釋此類動作或事件的所說明的次序。舉例而言，除了本文中所說明及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，可能需要並非全部的所說明動作來實施本文中的描述的一或多個態樣或實施例。另外，本文中所描繪的動作中的一或多者可在一或多個單獨動作及/或階段中進行。

在動作2202處，下部內連線形成於基底上方的下部層間介電(ILD)層內。圖8示出對應於動作2202的一些實施例的橫截面圖800。

在動作2204處，下部絕緣結構形成於下部ILD層及下部內連線上方。圖9示出對應於動作2204的一些實施例的橫截面圖900。

在動作2206處，將底部電極層形成於下部絕緣結構及下部內連線上方。圖10至圖12示出對應於動作2206的一些實施例的橫截面圖1000至橫截面圖1200。

在動作2208處，將晶種層形成於底部電極層上。圖13示出對應於動作2208的一些實施例的橫截面圖1300。

在動作2210處，將鐵電切換層形成於晶種層上。圖14示出對應於動作2210的一些實施例的橫截面圖1400。鐵電切換層的晶相經組態以基於晶種層的晶相而生長及/或改變。

在動作2212處，執行回火製程。回火製程可改變鐵電切換層的晶相。在各種實施例中，可在動作2210之後及在動作2214之前或之後執行回火製程。圖14示出對應於動作2212的一些實施例的橫截面圖1400。

在動作2214處，將頂部電極層形成於鐵電切換層上方。圖15示出對應於動作2214的一些實施例的橫截面圖1500。

在動作2216處，對第一頂部電極層執行第一圖案化製程以形成頂部電極。圖16示出對應於動作2216的一些實施例的橫截面圖1600。

在動作2218處，沿頂部電極的相對側形成一或多個側壁間隙壁。圖17示出對應於動作2218的一些實施例的橫截面圖1700。

在動作2220處，對鐵電切換層、晶種層以及底部電極層進行第二圖案化製程。第二圖案化製程形成資料儲存結構及底部電極。圖18示出對應於動作2220的一些實施例的橫截面圖1800。

在動作2222處，將上部絕緣結構形成於頂部電極上方。圖19示出對應於動作2222的一些實施例的橫截面圖1900。

在動作2224處，將上部ILD層形成於上部絕緣結構上方。圖20示出對應於動作2224的一些實施例的橫截面圖2000。

在動作2226處，形成以延伸穿過上部ILD層至頂部電極的頂部電極通孔。圖21示出對應於動作2226的一些實施例的橫截面圖2100。

圖23至圖30示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些替代實施例的橫截面圖。儘管參考方法描述圖23至圖30，但應瞭解，圖23至圖30中所揭露的結構不限於此方法，而反而可單獨作為獨立於所述方法的結構。

如圖23的橫截面圖2300中所示，提供基底102。在一些實施例中，在基底102上及/或內形成存取裝置402。在一些實施例中，可在形成於基底102上方的一或多個下部ILD層104L內形成下部內連線106。

將具有開口902的下部絕緣結構410形成於一或多個下部ILD層104L上方。擴散阻障層107a形成於開口902內且底部電極通孔層107b形成於擴散阻障層107a上方及開口902內。可(沿線2302)執行平坦化製程(例如，化學機械平坦化製程)以自下部絕緣結構410的頂部上方移除擴散阻障層107a及底部電極通孔層107b的過剩的材料並形成底部電極通孔107。

如圖24的橫截面圖2400中所示，將底部電極層1202形成於底部電極通孔107上。在一些實施例中，底部電極層1202可以與參考圖12的橫截面圖1200所描述的底部電極層1202的形成相同或類似的方式來形成之。

如圖25的橫截面圖2500中所示，將鐵電切換層2502形成於底部電極層1202上。在一些實施例中，鐵電切換層2502可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。

如圖26的橫截面圖2600中所示，將晶種層2602形成於鐵電切換層2502上。在一些實施例中，晶種層2602可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。在一些實施例中，晶種層2602可在小於或等於大約300℃、小於或等於大約400℃或其他類似值的溫度下形成。在一些額外實施例中，可在沈積晶種層2602之後執行回火製程。回火製程將晶種層2602及/或鐵電切換層2502的晶相改變為非單斜晶相。在一些實施例中，回火製程可在大於或等於大約300℃、大於或等於大約400℃、大於或等於大約500℃、在大約300℃至大約500℃之間或其他類似值的溫度下執行。

如圖27的橫截面圖2700中所示，將頂部電極層1502形成於晶種層2602上。對頂部電極層1502執行第一圖案化製程以形成頂部電極114。在一些實施例中，第一圖案化製程根據硬罩幕412選擇性地將頂部電極層1502暴露於第一蝕刻劑1602。在一些實施例中，可在沈積頂部電極層1502之後執行回火製程。

如圖28的橫截面圖2800中所示，沿著頂部電極114及硬罩幕412的側壁形成一或多個側壁間隙壁414。在一些實施例中，一或多個側壁間隙壁414可以與參考圖17的橫截面圖1700所描述的一或多個側壁間隙壁414的形成相同或類似的方式來形成之。

如圖29的橫截面圖2900中所示，對晶種層(圖28中的2602)、鐵電切換層(圖28中的2502)以及底部電極層(圖28中的1202)執行第二圖案化製程。第二圖案化製程形成具有包括晶種層110的資料儲存結構109及安置在底部電極108與頂部電極114之間的鐵電切換層112的FeRAM裝置302。在一些實施例中，第二圖案化製程在未被硬罩幕412及一或多個側壁間隙壁414覆蓋的區域中選擇性地將晶種層(圖28中的2602)、鐵電切換層(圖28中的2502)以及底部電極層(圖28中的1202)暴露於第二蝕刻劑1802。

如圖30的橫截面圖3000中所示，將上部絕緣結構416形成於FeRAM裝置302上方。上部ILD層104U形成於上部絕緣結構416上方以在基底102上方形成介電結構104。頂部電極通孔116形成於頂部電極114上。頂部電極通孔116延伸穿過上部ILD層104U及上部絕緣結構416至頂部電極114。

圖31示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法3100的一些實施例的流程圖。

在動作3102處，將下部內連線形成於基底上方的下部層間介電(ILD)層內。圖23示出對應於動作3102的一些實施例的橫截面圖2300。

在動作3104處，將下部絕緣結構形成於下部ILD層及下部內連線上方。圖23示出對應於動作3104的一些實施例的橫截面圖2300。

在動作3106處，將底部電極層形成於下部絕緣結構及下部內連線上方。圖23至圖24示出對應於動作3106的一些實施例的橫截面圖2300至橫截面圖2400。

在動作3108處，將鐵電切換層形成於底部電極層上。圖25示出對應於動作3108的一些實施例的橫截面圖2500。

在動作3110處，將晶種層形成於鐵電切換層上。圖26示出對應於動作3110的一些實施例的橫截面圖2600。

在動作3112處，可執行回火製程。回火製程修飾鐵電切換層的晶相。在各種實施例中，回火製程可在動作3110之後及在動作3114之前或之後執行。圖26示出對應於動作3112的一些實施例的橫截面圖2600。

在動作3114處，將頂部電極層形成於晶種層上方。圖27示出對應於動作3114的一些實施例的橫截面圖2700。

在動作3116處，對頂部電極層執行第一圖案化製程以形成頂部電極。圖27示出對應於動作3116的一些實施例的橫截面圖2700。

在動作3118處，沿頂部電極的相對側形成一或多個側壁間隙壁。圖28示出對應於動作3118的一些實施例的橫截面圖2800。

在動作3120處，對鐵電切換層、晶種層以及底部電極層執行第二圖案化製程。第二圖案化製程形成資料儲存結構及底部電極。圖29示出對應於動作3120的一些實施例的橫截面圖2900。

在動作3122處，將上部絕緣結構形成於頂部電極上方。圖30示出對應於動作3122的一些實施例的橫截面圖3000。

在動作3124處，將上部ILD層形成於上部絕緣結構上方。圖30示出對應於動作3124的一些實施例的橫截面圖3000。

在動作3126處，形成延伸穿過上部ILD層至頂部電極的頂部電極通孔。圖30示出對應於動作3126的一些實施例的橫截面圖3000。

圖32至圖40示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些替代實施例的橫截面圖。儘管參考方法描述圖32至圖40，但應瞭解，圖32至圖40 中所揭露的結構不限於此方法，而反而可單獨作為獨立於所述方法的結構。

如圖32的橫截面圖3200中所示，提供基底102。在一些實施例中，在基底102上及/或內形成存取裝置402。在一些實施例中，可在形成於基底102上方的一或多個下部ILD層104L內形成下部內連線106。

具有開口902的下部絕緣結構410形成於下部內連線106上方。擴散阻障層107a形成於開口902內且底部電極通孔層107b形成於擴散阻障層107a上方及開口902內。可(沿著線3202)執行平坦化製程(例如，化學機械平坦化製程)，以自下部絕緣結構410的頂部上方移除擴散阻障層107a及底部電極通孔層107b的過剩的材料，以形成底部電極通孔107。

如圖33的橫截面圖3300中所示，將底部電極層1202形成於底部電極通孔107上方。在一些實施例中，底部電極層1202可以與參考圖12的橫截面圖1200所描述的底部電極層1202的形成相同或類似的方式來形成之。

如圖34的橫截面圖3400中所示，將第一鐵電切換層3402形成於底部電極層1202上。在一些實施例中，第一鐵電切換層3402可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。

如圖35的橫截面圖3500中所示，將晶種層3502形成於第一鐵電切換層3402上方。在一些實施例中，晶種層3502可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。在一些實施例中，晶種層3502可在小於或等於大約300℃、小於或等於大約400℃、在大約300℃至大約500℃之間或其他類似值的溫度下形成。

如圖36的橫截面圖3600中所示，將第二鐵電切換層3602形成於晶種層3502上。在一些實施例中，第二鐵電切換層3602可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。在一些額外實施例中，可在沈積第二鐵電切換層3602之後執行回火製程。回火製程將第二鐵電切換層3602的晶相改變為非單斜晶相。在一些實施例中，回火製程可進一步將第一鐵電切換層3402及/或晶種層3502的晶相改變為非單斜晶相。在一些實施例中，回火製程可在大於或等於大約300℃、大於或等於大約400℃、大於或等於大約500℃、在大約300℃至大約500℃之間或其他類似值的溫度下執行。

如圖37的橫截面圖3700中所示，將頂部電極層1502形成於第二鐵電切換層3602上。在一些實施例中，可在沈積頂部電極層1502之後執行回火製程。在一些實施例中，頂部電極層1502可以與參考圖15的橫截面圖1500所描述的頂部電極層1502的形成相同或類似的方式來形成之。

在形成頂部電極層1502之後，對頂部電極層1502執行第一圖案化製程，以形成頂部電極114。在一些實施例中，第一圖案化製程根據硬罩幕412選擇性地將頂部電極層1502暴露於第一蝕刻劑1602。

如圖38的橫截面圖3800中所示，沿著頂部電極114及硬罩幕412的側壁形成一或多個側壁間隙壁414。在一些實施例中，一或多個側壁間隙壁414可以與參考圖17的橫截面圖1700 所描述的一或多個側壁間隙壁414的形成相同或類似的方式來形成之。

隨後，對第二鐵電切換層(圖37中的3602)、晶種層(圖37中的3502)、第一鐵電切換層(3402)以及底部電極層(圖37中的1202)執行第二圖案化製程，以形成FeRAM裝置602。在一些實施例中，第二圖案化製程在未被硬罩幕412及一或多個側壁間隙壁414覆蓋的區域中選擇性地將第二鐵電切換層(圖37中的3602)、晶種層(圖37中的3502)、第一鐵電切換層(3402)以及底部電極層(圖37中的1202)暴露於第二蝕刻劑1802。

如圖39的橫截面圖3900中所示，將上部絕緣結構416形成於FeRAM裝置602上方。將上部ILD層104U形成於上部絕緣結構416上方，以形成在基底102上方的介電結構104。將頂部電極通孔116形成於頂部電極114上。頂部電極通孔116延伸穿過上部ILD層104U及上部絕緣結構416。

圖40示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法4000的一些實施例的流程圖。

在動作4002處，將下部內連線形成於基底上方的下部層間介電(ILD)層內。圖32示出對應於動作4002的一些實施例的橫截面圖3200。

在動作4004處，將下部絕緣結構形成於下部ILD層及下部內連線上方。圖32示出對應於動作4004的一些實施例的橫截面圖3200。

在動作4006處，將底部電極層形成於下部絕緣結構及下部內連線上方。圖32至圖33示出對應於動作4006的一些實施例的橫截面圖3200至橫截面圖3300。

在動作4008處，將第一鐵電切換層形成於底部電極層上。圖34示出對應於動作4008的一些實施例的橫截面圖3400。

在動作4010處，將晶種層形成於第一鐵電切換層上。圖35示出對應於動作4010的一些實施例的橫截面圖3500。

在動作4012處，將第二鐵電切換層形成於晶種層上。圖36示出對應於動作4012的一些實施例的橫截面圖3600。

在動作4014處，執行回火製程。回火製程改變第一鐵電切換層、晶種層及/或第二鐵電切換層的晶相。在各種實施例中，可在動作4012之後及在動作4016之前或之後執行回火製程。圖36示出對應於動作4014的一些實施例的橫截面圖3600。

在動作4016處，將頂部電極層形成於第二鐵電切換層上方。圖37示出對應於動作4016的一些實施例的橫截面圖3700。

在動作4018處，對頂部電極層執行第一圖案化製程以形成頂部電極。圖37示出對應於動作4018的一些實施例的橫截面圖3700。

在動作4020處，沿頂部電極的相對側形成一或多個側壁間隙壁。圖38示出對應於動作4020的一些實施例的橫截面圖3800。

在動作4022處，對第一鐵電切換層、晶種層、第二鐵電層以及底部電極層執行第二圖案化製程。第二圖案化製程形成資料儲存結構及底部電極。圖38示出對應於動作4022的一些實施例的橫截面圖3800。

在動作4024處，將上部絕緣結構形成於頂部電極上方。圖39示出對應於動作4024的一些實施例的橫截面圖3900。

在動作4026處，將上部ILD層形成於上部絕緣結構上方。圖39示出對應於動作4026的一些實施例的橫截面圖3900。

在動作4028處，形成延伸穿過上部ILD層且延伸至頂部電極的頂部電極通孔。圖39示出對應於動作4028的一些實施例的橫截面圖3900。

圖41至圖48示出形成具有包括包含雙重晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法的一些替代實施例的橫截面圖。儘管參考方法描述圖41至圖48，但應瞭解，圖41至圖48中所揭露的結構不限於此方法，而反而可單獨作為獨立於所述方法的結構。

如圖41的橫截面圖4100中所示，提供基底102。在一些實施例中，在基底102上及/或內形成存取裝置402。在一些實施例中，在形成於基底102上方的一或多個下部ILD層104L內可形成下部內連線106。

將具有開口902的下部絕緣結構410形成於下部內連線106上方。將擴散阻障層107a形成於開口902內且底部電極通孔層107b形成於擴散阻障層107a上方及開口902內。可(沿著線4102)執行平坦化製程(例如，化學機械平坦化製程)，以自下部絕緣結構410的頂部上方移除擴散阻障層107a及底部電極通孔層107b的過剩的材料，以形成底部電極通孔107。

如圖42的橫截面圖4200中所示，將底部電極層1202形成於底部電極通孔107上方。在一些實施例中，底部電極層1202可以與參考圖12的橫截面圖1200所描述的底部電極層1202的形成相同或類似的方式來形成之。

如圖43的橫截面圖4300中所示，將第一晶種層4302形成於底部電極層1202上。在一些實施例中，第一晶種層4302可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。在一些實施例中，第一晶種層4302可在小於或等於大約300℃、小於或等於大約400℃或其他類似值的溫度下形成。

如圖44的橫截面圖4400中所示，將鐵電切換層4402形成於第一晶種層4302上方。在一些實施例中，鐵電切換層4402可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。

如圖45的橫截面圖4500中所示，將第二晶種層4502形成於鐵電切換層4402上。在一些實施例中，第二晶種層4502可藉由沈積製程(例如，PVD、CVD、PECVD、ALD、濺鍍等)形成。在一些實施例中，第二晶種層4502可在大約300℃、小於或等於大約400℃或其他類似值的溫度下形成。在一些實施例中，可在形成第二晶種層4502之後執行回火製程，以改變鐵電切換層4402、第一晶種層4302及/或第二晶種層4502的晶相。在各種實施例中，可在大約300℃、小於或等於大約400℃、在大約300℃至大約500℃之間或其他類似值的溫度下執行回火製程。

如圖46的橫截面圖4600中所示，將頂部電極層1502形成於第二晶種層4502上。在一些實施例中，可在沈積頂部電極層1502之後執行回火製程。在一些實施例中，頂部電極層1502可以與參考圖15的橫截面圖1500所描述的頂部電極層1502的形成相同或類似的方式來形成之。

如圖47的橫截面圖4700中所示，沿著頂部電極114及硬罩幕412的側壁形成一或多個側壁間隙壁414。在一些實施例中，一或多個側壁間隙壁414可以與參考圖17的橫截面圖1700所描述的一或多個側壁間隙壁414的形成相同或類似的方式來形成之。

隨後，對第二晶種層(圖46中的4502)、鐵電切換層(圖46中的4402)、第一晶種層(圖46中的4302)以及底部電極層(圖46中的1202)執行第二圖案化製程，以形成FeRAM裝置502。在一些實施例中，第二圖案化製程在未被硬罩幕412及一或多個側壁間隙壁414覆蓋的區域中選擇性地將第二晶種層(圖46中的4502)、鐵電切換層(圖46中的4402)、第一晶種層(圖46中的4302)以及底部電極層(圖46中的1202)暴露於第二蝕刻劑1802。

如圖48的橫截面圖4800中所示，將上部絕緣結構416形成於FeRAM裝置502上方。上部ILD層104U形成於上部絕緣結構416上方，以形成在基底102上方的介電結構104。將頂部電極通孔116形成於頂部電極114上。頂部電極通孔116延伸穿過上部ILD層104U及上部絕緣結構416至頂部電極114。

圖49示出形成具有包括包含晶種層的資料儲存結構的FeRAM裝置的積體晶片的方法4900的一些實施例的流程圖。

在動作4902處，將下部內連線形成於基底上方的下部層間介電(ILD)層內。圖41示出對應於動作4902的一些實施例的橫截面圖4100。

在動作4904處，將下部絕緣結構形成於下部ILD層及下部內連線上方。圖41示出對應於動作4904的一些實施例的橫截面圖4100。

在動作4906處，將底部電極層形成於下部絕緣結構及下部內連線上方。圖41至圖42示出對應於動作4906的一些實施例的橫截面圖4100至橫截面圖4200。

在動作4908處，將第一晶種層形成在底部電極層上。圖43示出對應於動作4908的一些實施例的橫截面圖4300。

在動作4910處，將鐵電切換層形成於第一晶種層上。圖44示出對應於動作4910的一些實施例的橫截面圖4400。

在動作4912處，將第二晶種層形成於鐵電切換層上。圖45示出對應於動作4912的一些實施例的橫截面圖4500。

在動作4914處，執行回火製程。回火製程改變鐵電切換層、第一晶種層及/或第二晶種層的晶相。在各種實施例中，回火製程可在動作4912之後及在動作4916之前或之後執行。圖45示出對應於動作4914的一些實施例的橫截面圖4500。

在動作4916處，將頂部電極層形成於第二晶種層上方。圖46示出對應於動作4916的一些實施例的橫截面圖4600。

在動作4918處，對頂部電極層執行第一圖案化製程以形成頂部電極。圖46示出對應於動作4918的一些實施例的橫截面圖4600。

在動作4920處，沿頂部電極的相對側形成一或多個側壁間隙壁。圖47示出對應於動作4920的一些實施例的橫截面圖 4700。

在動作4922處，對第一晶種層、鐵電切換層、第二晶種層以及一或多個底部電極層執行第二圖案化製程。第二圖案化製程形成資料儲存結構及底部電極。圖47示出對應於動作4922的一些實施例的橫截面圖4700。

在動作4924處，將上部絕緣結構形成於頂部電極上方。圖48示出對應於動作4924的一些實施例的橫截面圖4800。

在動作4926處，將上部ILD層形成於上部絕緣結構上方。圖48示出對應於動作4926的一些實施例的橫截面圖4800。

在動作4928處，形成延伸穿過上部ILD層至頂部電極的頂部電極通孔。圖48示出對應於動作4928的一些實施例的橫截面圖4800。

因此，在一些實施例中，本發明關於一種具有FeRAM裝置的積體晶片，所述FeRAM裝置包括具有晶種層的資料儲存結構，所述晶種層具有經組態以提升鐵電切換層的鐵電性的晶相(亦即，斜方晶相)。

在一些實施例中，本發明關於一種積體晶片。積體晶片包含：底部電極，安置在基底上方；頂部電極，安置在底部電極上方；鐵電切換層，配置於底部電極與頂部電極之間，鐵電切換層經組態以基於施加至底部電極或頂部電極的一或多個電壓而改變極化；以及晶種層，配置於底部電極與頂部電極之間，晶種層及鐵電切換層具有非單斜晶相。在一些實施例中，鐵電切換層包含具有單斜晶相的第一區及具有非單斜晶相的第二區。在一些實施例中，非單斜晶相包含立方晶相、四方晶相或斜方晶相。在一些實施例中，晶種層包含氧化鋯、氧化鉿、氧化矽、氧化鉭、鋁、氧化物、氧化鈦、氧化釔、氧化釓、氧化鑭或氧化鍶。在一些實施例中，晶種層安置在鐵電切換層與底部電極之間。在一些實施例中，晶種層安置在鐵電切換層與頂部電極之間。在一些實施例中，積體晶片更包含在底部電極與頂部電極之間的第二鐵電切換層，鐵電切換層將晶種層與底部電極分離且第二鐵電切換層將晶種層與頂部電極分離。在一些實施例中，積體晶片更包括安置在鐵電切換層與頂部電極之間的第二晶種層，晶種層將鐵電切換層與底部電極分離且第二晶種層將鐵電切換層與頂部電極分離。在一些實施例中，晶種層及第二晶種層為不同材料。在一些實施例中，鐵電切換層直接接觸晶種層。

在其他實施例中，本發明關於積體晶片。積體晶片包括：底部電極，安置在基底上方；頂部電極，安置在底部電極上方；晶種層，配置於底部電極與頂部電極之間，晶種層具有非單斜晶相；以及鐵電切換層，配置於底部電極與頂部電極之間，鐵電切換層包括具有單斜晶相的第一區及具有非單斜晶相的第二區。在一些實施例中，非單斜晶相為立方晶相、四方晶相或斜方晶相。在一些實施例中，第二區接觸晶種層且將晶種層與第一區分離。在一些實施例中，晶種層配置於鐵電切換層與底部電極之間。在一些實施例中，積體晶片更包括配置於鐵電切換層與頂部電極之間的第二晶種層，鐵電切換層更具有藉由第一區與第二區分離且具有第二非單斜晶相的第三區。在一些實施例中，晶種層具有低於大約500℃的結晶溫度。

在又其他實施例中，本發明關於一種形成積體晶片的方法。方法包括：在基底上方形成底部電極層；在底部電極層上方形成晶種層；在底部電極層上方形成鐵電切換層且所述鐵電切換層接觸晶種層，鐵電切換層經形成以具有第一晶相的第一區及具有不同晶相的第二區；形成在鐵電切換層上方的頂部電極層；以及對底部電極層、晶種層、鐵電切換層、頂部電極層執行一或多個圖案化製程以形成FeRAM裝置。在一些實施例中，所述方法更包括在晶種層及鐵電切換層兩者均形成之後執行回火製程，其中回火製程修飾鐵電切換層的至少一部分的晶相。在一些實施例中，回火製程在大約300℃至大約500℃之間的溫度下執行。在一些實施例中，方法更包括形成鐵電切換層以接觸晶種層的上部表面；以及形成第二晶種層以接觸鐵電切換層的上部表面。

前文概述若干實施例的特徵，以使得本領域的技術人員可較好地理解本發明的態樣。本領域的技術人員應理解，其可容易地使用本發明作為設計或修飾用於進行本文中所引入的實施例的相同目的及/或實現相同優點的其他製程及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本發明的精神及範疇，且本領域的技術人員可在不脫離本發明的精神及範疇的情況下在本文中作出各種改變、替代以及更改。

100:積體晶片

102:基底

103:FeRAM裝置

104:介電結構

106:下部內連線

108:底部電極

109:資料儲存結構

110:晶種層

112:鐵電切換層

114:頂部電極

116:頂部電極通孔

104L:下部ILD層

104U:上部ILD層

Claims

一種積體晶片，包括：底部電極，安置在基底上方；頂部電極，安置在所述底部電極上方；鐵電切換層，配置於所述底部電極與所述頂部電極之間，其中所述鐵電切換層經組態以基於施加至所述底部電極或所述頂部電極的一或多個電壓而改變極化；以及晶種層，配置於所述鐵電切換層與所述頂部電極之間，其中所述晶種層及所述鐵電切換層包括非單斜晶相，其中所述鐵電切換層包括具有單斜晶相的第一區及具有所述非單斜晶相的第二區。
如請求項1之積體晶片，更包括第二鐵電切換層，位於所述底部電極與所述頂部電極之間切換，其中所述鐵電切換層將所述晶種層與所述底部電極分離且所述第二鐵電切換層將所述晶種層與所述頂部電極分離。
如請求項1之積體晶片，其中所述非單斜晶相包括立方晶相、四方晶相或斜方晶相。
如請求項1之積體晶片，更包括：第二晶種層，包括非單斜晶相，安置於所述鐵電切換層與所述底部電極之間，且所述鐵電切換層更包括具有非單斜晶相的第三區，且所述第三區與所述第二晶種層接觸。
一種積體晶片，包括：底部電極，安置在基底上方；頂部電極，安置在所述底部電極上方；晶種層，配置於所述底部電極與所述頂部電極之間，其中所述晶種層包括非單斜晶相；以及鐵電切換層，配置於所述底部電極與所述頂部電極之間，其中所述鐵電切換層包括具有單斜晶相的第一區及具有所述非單斜晶相的第二區。
如請求項5之積體晶片，其中所述非單斜晶相為立方晶相、四方晶相或斜方晶相。
如請求項5之積體晶片，其中所述第二區接觸所述晶種層且將所述晶種層與所述第一區分離。
如請求項5之積體晶片，其中所述晶種層配置於所述鐵電切換層與所述底部電極之間。
一種形成積體晶片的方法，包括：在基底上方形成底部電極層；在所述底部電極層上方形成晶種層；在所述底部電極層上方形成鐵電切換層且接觸所述晶種層，其中所述鐵電切換層形成為具有第一晶相的第一區及具有不同晶相的第二區；在所述鐵電切換層上方形成頂部電極層；以及對所述底部電極層、所述晶種層、所述鐵電切換層以及所述頂部電極層執行一或多個圖案化製程以形成FeRAM裝置。
如請求項9所述之形成積體晶片的方法，更包括：在形成所述晶種層及所述鐵電切換層兩者之後執行回火製程，其中所述回火製程修飾所述鐵電切換層的至少一部分的晶相。