FR3086796A1 - Procede de siliciuration - Google Patents

Procede de siliciuration Download PDF

Info

Publication number
FR3086796A1
FR3086796A1 FR1858935A FR1858935A FR3086796A1 FR 3086796 A1 FR3086796 A1 FR 3086796A1 FR 1858935 A FR1858935 A FR 1858935A FR 1858935 A FR1858935 A FR 1858935A FR 3086796 A1 FR3086796 A1 FR 3086796A1
Authority
FR
France
Prior art keywords
layer
atoms
silicon
silicide
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1858935A
Other languages
English (en)
Inventor
Mathilde Lemang
Magali Gregoire
Philippe Rodriguez
Laurent Lachal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1858935A priority Critical patent/FR3086796A1/fr
Publication of FR3086796A1 publication Critical patent/FR3086796A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

La présente description concerne un procédé de siliciuration comprenant une étape d'implantation d'atomes de Xénon dans une région semiconductrice (17, 19, 21).

Description

DESCRIPTION
TITRE : Procédé de siliciuration
Domaine technique [0001] La présente description concerne de façon générale les composants électroniques, et plus particulièrement, les procédés de fabrication d'un composant électronique. La présente description s'applique plus particulièrement à un procédé de siliciuration d'une couche semiconductrice.
Technique antérieure [0002] Un siliciure est un intermétallique composé de silicium et d'un ou plusieurs éléments métalliques. Les siliciures sont, par exemple, utilisés pour la réalisation de contacts d'un composant électronique monolithique.
[0003] Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects des procédés de siliciuration connus.
[0004] Résumé de l'invention [0005] Un mode de réalisation pallie tout ou partie des inconvénients des procédés de siliciuration connus.
Un mode de réalisation prévoit un procédé de siliciuration comprenant une étape d'implantation d'atomes de Xénon dans une région semiconductrice.
Selon un mode de réalisation, la concentration d'atomes de Xénon implantés dans la région semiconductrice est comprise entre 1χ10Λ13 et 1χ10Λ17 atomes/cm2.
Selon un mode de réalisation, le procédé comprend en outre, après l'étape d'implantation, une étape de dépôt d'une couche métallique.
B17284 - 18-GR4-0159 - DD19027
Selon un mode de réalisation, une couche de siliciure est formée à partir de la région semiconductrice et de la couche métallique.
Selon un mode de réalisation, la couche métallique est en un alliage de nickel et de platine.
Selon un mode de réalisation, le procédé comprend en outre, après le dépôt de la couche métallique, le dépôt d'une couche d'encapsulation.
Selon un mode de réalisation, la couche d'encapsulation est en un composé de titane et d'azote.
Selon un mode de réalisation, le procédé comprend en outre, après l'étape de dépôt de la couche d'encapsulation, une première étape de recuit.
Selon un mode de réalisation, le procédé comprend en outre, après la première étape de recuit, une étape de gravure.
Selon un mode de réalisation, le procédé comprend en outre, après l'étape de gravure, une deuxième étape de recuit.
Selon un mode de réalisation, la région semiconductrice est en silicium, en silicium-germanium, en silicium dopé, ou en silicium-germanium dopé.
Selon un mode de réalisation, la région semiconductrice a une épaisseur comprise entre 5 et 25 nm.
Un autre mode de réalisation prévoit un procédé de fabrication d'un transistor comprenant les étapes du procédé de siliciuration décrit précédemment.
Encore un autre mode de réalisation prévoit un circuit électronique comportant une couche de siliciure comprenant des atomes de Xénon.
B17284 - 18-GR4-0159 - DD19027
Selon un mode de réalisation, la concentration d'atomes de Xénon dans la couche de siliciure est comprise entre 1χ10Λ16 et 5χ10Λ21 atomes/cm3.
[0006] Brève description des dessins [0007] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
[0008] [Fig. 1] la figure 1 représente une vue en coupe d'une étape d'un mode de réalisation d'un procédé de siliciuration ;
0009] [Fig . 2 ] la figure 2 représente une vue en coupe d ' une
autre étape du procédé de la figure 1 ;
0010] [Fig . 3 ] la figure 3 représente une vue en coupe d ' une
autre étape du procédé de la figure 1 ; et
0011] [Fig . 4 ] la figure 4 représente une vue en coupe d ' une
autre étape du procédé de la figure 1.
0012] Description des modes de réalisation
0013] De mêmes éléments ont été désignés par de mêmes
références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
[0014] Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
[0015] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes avant, arrière, haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des
B17284 - 18-GR4-0159 - DD19027 qualificatifs d'orientation, tels que les termes horizontal vertical, etc., il est fait référence sauf précision contraire à l'orientation des figures.
[0016] Sauf précision contraire, les expressions environ, approximativement, sensiblement, et de l'ordre de signifient à 10 % près, de préférence à 5 % près.
[0017] Les figures 1 à 4 sont des vues en coupe illustrant des étapes d'un mode de réalisation d'un procédé de siliciuration d'une couche semiconductrice, et, plus particulièrement, l'application de ce procédé à la siliciuration de régions semiconductrices, dopées ou non, d'un composant électronique monolithique, par exemple un transistor 10 de type MOS (de l'acronyme MOSFET venant de l'anglais Metal Oxyde Semiconductor Field Effect Transistor). Le transistor 10 peut être indifféremment un transistor MOS de type N ou de type P, ainsi le type de conductivité de ses régions ne sera pas détaillé par la suite.
[0018] A l'étape de la figure 1, le transistor 10 est, dans cet exemple, formé dans et sur une portion d'une structure de type silicium sur isolant (de l'anglais Silicon On Insulator (SOI)). La structure SOI comprend un substrat semiconducteur 11, par exemple en silicium, sur lequel repose une couche isolante 13, par exemple en oxyde de silicium, sur laquelle repose une couche semiconductrice 15, par exemple en silicium. La portion de la structure SOI est délimitée latéralement par des murs isolants 16, de préférence réalisés en oxyde de silicium.
[0019] Le transistor 10 comprend :
une région de source 17 (côté gauche en figures 1 à 4) ; une grille isolée comprenant une couche semiconductrice 19, ou région de grille 19, et une couche d'isolant de grille 20 ; et une région de drain 21 (côté droit en figures 1 à 4).
B17284 - 18-GR4-0159 - DD19027 [0020] Les régions 17, 19, et 21 sont formées sur la couche semiconductrice 15. La grille est isolée des régions de source 17 et de drain 21 par l'intermédiaire d'espaceurs isolants 23 .
[0021] A titre d'exemple, les régions 17, 21 sont en silicium ou en silicium-germanium. La grille 19 est par exemple en silicium polycristallin. Les régions 17 et 21 peuvent être dopées avec, par exemple, des atomes de bore, de carbone, d'azote, de phosphore, etc, en fonction, par exemple, du type de conductivité désiré.
[0022] A l'étape de la figure 1, la structure est en outre nettoyée, par exemple, par un procédé de gravure humide et/ou un procédé de gravure plasma.
[0023] On prévoit de former une couche de siliciure, à partir des surfaces des différentes régions du transistor 10, plus particulièrement à partir des régions 17, 19 et 21. Cette couche de siliciure favorisera la formation de contacts sur ces régions.
[0024] A l'étape de la figure 2, on réalise une pré-amorphisation des régions 17, 19, et 21 en leur implantant des atomes de Xénon. Plus particulièrement, les atomes de Xénon sont implantés à partir de la face supérieure des régions 17, 19 et 21, et sur une épaisseur d. Les portions des régions 17, 19 et 21 dans lesquelles on a implantés des atomes de Xénon seront désignées par la suite par la référence 27 .
[0025] A titre d'exemple, la dose en atomes de Xénon implantés dans les portions 27 est comprise entre 1χ10Λ13 et 1χ10Λ17 atomes/cm2. L'épaisseur d est, par exemple, comprise entre 5 et 25 nm, par exemple de l'ordre de 18 nm.
[0026] A l'étape de la figure 3, une couche métallique 29 est déposée, par exemple de façon conforme, sur la face supérieure
B17284 - 18-GR4-0159 - DD19027 de la structure de la figure 2. La couche 29 est par exemple déposée par un procédé de dépôt en phase vapeur, par exemple par PVD (de l'anglais Physical Vapour Deposition - Dépôt physique en phase vapeur).
[0027] Selon un mode de réalisation, la couche métallique est en un alliage de nickel et de platine. A titre d'exemple, l'alliage comprend une proportion de platine comprise entre 0 et 15 %, par exemple de l'ordre de 10 %. La couche 29 a une épaisseur par exemple comprise entre 4 et 20 nm, par exemple de l'ordre de 10 nm.
[0028] A l'étape de la figure 3, une couche d'encapsulation 31 est, en outre, déposée, par exemple de façon conforme, sur la face supérieure de la couche métallique 29. La couche 31 est par exemple déposée par un procédé de dépôt en phase vapeur, par exemple par PVD (de l'anglais Physical Vapour Deposition - Dépôt physique en phase vapeur).
[0029] Selon un mode de réalisation, la couche 31 est en un composé de titane et d'azote, par exemple du nitrure de titane La couche 31 a une épaisseur par exemple comprise entre 5 et 15 nm, par exemple de l'ordre de 10 nm.
[0030] A l'étape de la figure 3, un premier recuit thermique rapide (ou RTA de l'anglais Rapid Thermal Annealing) est, ensuite, réalisé sur la structure. Ce recuit permet de diffuser des atomes de la couche métallique 29 dans toute l'épaisseur d des portions 27 pour former une première couche de siliciure. Ce recuit permet, en outre, la diffusion d'atomes des portions 27 dans la couche métallique 29. Selon un mode de réalisation, ce recuit permet de former une première couche de siliciure riche en nickel.
[0031] Le premier recuit a une durée, par exemple, comprise entre 5 secondes et 5 minutes, de préférence entre 10 et 60 secondes, par exemple de l'ordre de 20 secondes. Le recuit
B17284 - 18-GR4-0159 - DD19027 est effectué à une température comprise entre 150 et 300 °C, de préférence entre 180 et 280 °C, par exemple de l'ordre de 230 °C.
[0032] A l'étape de la figure 4, les couches 29 et 31 sont retirées par exemple par un procédé de gravure sélective. Plus particulièrement, la gravure sélective permet de retirer la totalité de la couche d'encapsulation et la portion de la couche métallique qui n'a pas réagi avec le silicium pour former une couche de siliciure. Le procédé de gravure sélective est, par exemple, un procédé de gravure humide.
[0033] A l'étape de la figure 4, un deuxième recuit est réalisé sur la structure. Ce deuxième recuit permet de finaliser la siliciuration des portions 27 qui deviennent alors une couche de siliciure portant la référence 33.
[0034] Selon un mode de réalisation, le deuxième recuit est un recuit laser. Le recuit laser a une durée par exemple comprise entre quelques microsecondes et quelques millisecondes, de préférence inférieure à une milliseconde, par exemple de l'ordre d'une centaine de microsecondes. Le recuit laser est effectué à une température comprise entre 780 et 1000 °C, par exemple de l'ordre de 830 °C.
[0035] Les inventeurs ont observé une augmentation de l'épaisseur de la couche de siliciure obtenue à partir d'une couche semiconductrice implantée d'atomes de Xénon et d'une couche métallique. En effet, à titre d'exemple, la couche de siliciure 33, obtenues à partir des portions 27, a une épaisseur par exemple comprise entre 15 et 20 nm, par exemple de l'ordre de 16 à 17 nm. Sans implantation d'atomes de Xénon, la couche de siliciure aurait une épaisseur de l'ordre de 11 à 12 nm. Plus généralement, l'implantation préalable d'atomes de Xénon permet aux atomes de la couche de métal de se diffuser plus profondément dans les régions semiconductrices 17, 19 et 21. Selon un mode de réalisation, les atomes de la couche de
B17284 - 18-GR4-0159 - DD19027 métal se diffusent sur une épaisseur sensiblement égale à l'épaisseur d sur laquelle les atomes de Xénon sont implantés. A titre d'exemple, la concentration d'atomes de Xénon dans la couche de siliciure 33 est comprise entre 1χ10Λ16 et 5χ10Λ21 atomes/cm3.
[0036] Un avantage de former des couches de siliciure plus épaisses est que cela permet de former des contacts plus robustes aux fortes tensions.
[0037] Un avantage de ce procédé est que, sur une même plaque de substrat, il peut permettre de former plusieurs couches de siliciure d'épaisseur différente. En effet, pour obtenir plusieurs épaisseurs de couches de siliciure il suffit de n'implanter des atomes de Xénon que dans certaines portions d'une couche semiconductrice, par exemple en masquant les autres portions de la couche semiconductrice.
[0038] Divers modes de réalisation et variantes ont été décrits. L'homme de l'art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à l'homme de l'art. En particulier, le procédé de siliciuration décrit en relation avec les figures 1 à 4 peut s'appliquer à n'importe quelle utilisation d'une couche de siliciure.
[0039] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données cidessus .

Claims (15)

  1. REVENDICATIONS
    1. Procédé de siliciuration d'implantation d'atomes de semiconductrice (17, 19, 21).
    comprenant une étape
    Xénon dans une région
  2. 2. Procédé selon la revendication 1, dans lequel la dose d'atomes de Xénon implantés dans la région semiconductrice (17, 19, 21) est comprise entre 1χ10Λ13 et 1χ10Λ17 atomes/cm2 .
  3. 3. Procédé selon la revendication 1 ou 2, comprenant en outre, après l'étape d'implantation, une étape de dépôt d'une couche métallique (29).
  4. 4. Procédé selon la revendication 3, dans lequel une couche de siliciure est formée à partir de la région semiconductrice (17, 19, 21) et de la couche métallique (29) .
  5. 5. Procédé selon la revendication 3 ou 4, dans lequel la couche métallique (29) est en un alliage de nickel et de platine.
  6. 6. Procédé selon l'une quelconque des revendications 3 à 5, comprenant en outre, après le dépôt de la couche métallique (29), le dépôt d'une couche d'encapsulation (31).
  7. 7. Procédé selon la revendication 6, dans lequel la couche d'encapsulation (31) est en un composé de titane et d'azote.
  8. 8. Procédé selon la revendication 6 ou 7, comprenant en outre, après l'étape de dépôt de la couche d'encapsulation (31), une première étape de recuit.
  9. 9. Procédé selon la revendication 8, comprenant en outre, après la première étape de recuit, une étape de gravure.
  10. 10. Procédé selon la revendication 9, comprenant en outre, après l'étape de gravure, une deuxième étape de recuit.
    B17284 - 18-GR4-0159 - DD19027
  11. 11. Procédé selon l'une quelconque des revendications 1 à
    10, dans lequel la région semiconductrice (17, 19, 21) est en silicium, en silicium-germanium, en silicium dopé, ou en silicium-germanium dopé.
  12. 12. Procédé selon l'une quelconque des revendications 1 à
    11, dans lequel la région semiconductrice (17, 19, 21) a une épaisseur comprise entre 5 et 25 nm.
  13. 13. Procédé de fabrication d'un transistor comprenant les étapes du procédé de siliciuration selon l'une quelconque des revendications 1 à 12.
  14. 14. Circuit électronique comportant une couche de siliciure (33) comprenant des atomes de Xénon.
  15. 15. Circuit selon la revendication 14, dans lequel la concentration d'atomes de Xénon dans la couche de siliciure (33) est comprise entre 1χ10Λ16 et 5χ10Λ21 atomes/cm3.
FR1858935A 2018-09-28 2018-09-28 Procede de siliciuration Pending FR3086796A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1858935A FR3086796A1 (fr) 2018-09-28 2018-09-28 Procede de siliciuration

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1858935A FR3086796A1 (fr) 2018-09-28 2018-09-28 Procede de siliciuration
FR1858935 2018-09-28

Publications (1)

Publication Number Publication Date
FR3086796A1 true FR3086796A1 (fr) 2020-04-03

Family

ID=65243963

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1858935A Pending FR3086796A1 (fr) 2018-09-28 2018-09-28 Procede de siliciuration

Country Status (1)

Country Link
FR (1) FR3086796A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090067A1 (en) * 2003-10-27 2005-04-28 Dharmesh Jawarani Silicide formation for a semiconductor device
US20060281288A1 (en) * 2005-06-13 2006-12-14 Fujitsu Limited Semiconductor device fabrication method
US20130316535A1 (en) * 2012-05-24 2013-11-28 Chung-Hwan Shin Methods of forming semiconductor devices with metal silicide using pre-amorphization implants and devices so formed
US9396995B1 (en) * 2015-02-27 2016-07-19 Globalfoundries Inc. MOL contact metallization scheme for improved yield and device reliability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090067A1 (en) * 2003-10-27 2005-04-28 Dharmesh Jawarani Silicide formation for a semiconductor device
US20060281288A1 (en) * 2005-06-13 2006-12-14 Fujitsu Limited Semiconductor device fabrication method
US20130316535A1 (en) * 2012-05-24 2013-11-28 Chung-Hwan Shin Methods of forming semiconductor devices with metal silicide using pre-amorphization implants and devices so formed
US9396995B1 (en) * 2015-02-27 2016-07-19 Globalfoundries Inc. MOL contact metallization scheme for improved yield and device reliability

Similar Documents

Publication Publication Date Title
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
US7888747B2 (en) Semiconductor device and method of fabricating the same
US6281102B1 (en) Cobalt silicide structure for improving gate oxide integrity and method for fabricating same
JPH1174510A (ja) 集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法
KR20070020426A (ko) 반도체 제조를 위한 게이트 전극 도펀트 활성화 방법
US5612253A (en) Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process
US20020061639A1 (en) Semiconductor device and method for manufacturing the same
FR3082658A1 (fr) Transistor fefet
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
FR2985089A1 (fr) Transistor et procede de fabrication d'un transistor
FR3005372A1 (fr) Procede de realisation d'un film en silicium-germanium a teneur en germanium variable
EP3376545A1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
EP2562803B1 (fr) Procédé de réalisation d'un dispositif à transistors contraints à l'aide d'une couche externe, et dispositif
EP4142458B1 (fr) Procédé de réalisation d'un siliciure de vanadium supraconducteur sur une couche de silicium
FR3086796A1 (fr) Procede de siliciuration
EP3961689A1 (fr) Procédé de fabrication de composants microélectroniques
WO2018007711A1 (fr) Dispositif cascode integre monolithiquement
FR3098014A1 (fr) Composé intermétallique
FR3118828A1 (fr) Procédé de collage direct de substrats
EP1517377A1 (fr) Transistor bipolaire
FR3106696A1 (fr) Procédé de formation d'espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
FR2776828A1 (fr) Region de base-emetteur d'un transistor bipolaire submicronique
EP1494273A1 (fr) Procédé d'oxydation de silicium
EP4287265A1 (fr) Composant électronique à base de nitrure de galium dope p

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200403

RX Complete rejection

Effective date: 20200611