KR20190109606A - 강유전성 소자의 제조 방법 - Google Patents

강유전성 소자의 제조 방법 Download PDF

Info

Publication number
KR20190109606A
KR20190109606A KR1020180015858A KR20180015858A KR20190109606A KR 20190109606 A KR20190109606 A KR 20190109606A KR 1020180015858 A KR1020180015858 A KR 1020180015858A KR 20180015858 A KR20180015858 A KR 20180015858A KR 20190109606 A KR20190109606 A KR 20190109606A
Authority
KR
South Korea
Prior art keywords
ferroelectric
layer
film
thin film
substrate
Prior art date
Application number
KR1020180015858A
Other languages
English (en)
Other versions
KR102433290B1 (ko
Inventor
유향근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180015858A priority Critical patent/KR102433290B1/ko
Priority to US16/168,687 priority patent/US10804294B2/en
Priority to CN201811365456.2A priority patent/CN110137180B/zh
Publication of KR20190109606A publication Critical patent/KR20190109606A/ko
Application granted granted Critical
Publication of KR102433290B1 publication Critical patent/KR102433290B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Abstract

일 실시 예에 따르는 강유전성 소자의 제조 방법에 있어서, 기판을 준비한다. 상기 기판의 상부에 비정질의 강유전성 물질막을 형성한다. 상기 강유전성 물질막 상에 결정질의 결정화 시드막을 형성한다. 상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성한다. 상기 결정화 시드막을 제거하여 상기 강유전 박막을 노출시킨다. 상기 강유전 박막 상에 전극 박막을 형성한다.

Description

강유전성 소자의 제조 방법{Method of Fabricating Ferroelectric Device}
본 개시(disclosure)는 대체로(generally) 강유전성 소자에 관한 것이다.
일반적으로, 강유전성 물질은 외부 전계가 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 또한, 강유전성 물질은, 외부 전계의 인가에 의해, 히스테리시스 곡선 상의 두 개의 안정된 잔류 분극 중 어느 하나를 유지하도록 제어될 수 있다. 이러한 특징은 "0" 및 "1"의 로직 정보를 비휘발적으로 저장하는데 이용될 수 있다.
최근에는, 상기 강유전성 물질을 전계 효과 트랜지스터의 게이트 유전층에 적용하는 형태의 강유전성 소자가 연구되고 있다. 상기 메모리 소자의 쓰기 동작은, 소정의 기록 전압을 게이트 전극층에 인가하여 상기 게이트 유전층에 서로 다른 잔류 분극 상태를 로직 정보로서 기록하는 과정으로 진행될 수 있다. 상기 메모리 소자의 읽기 동작은, 상기 게이트 유전층에 기록된 서로 다른 잔류 분극 상태에 따라 상기 전계 효과 트랜지스터의 채널 저항이 변화하는 성질을 이용하여, 상기 전계 효과 트랜지스터의 채널층을 통과하는 동작 전류를 판독하는 과정으로 진행될 수 있다.
본 개시의 실시 예는 강유전층의 결정립 크기를 제어할 수 있는 강유전성 소자 제조 방법을 제공한다.
본 개시의 실시 예는 상기 제조 방법으로 형성되는 강유전성 소자를 제공한다.
본 개시의 실시 예는 분극 스위칭 속도를 향상시킬 수 있는 강유전성 소자 및 그 제조 방법을 개시한다.
본 개시의 일 측면에 따르는 강유전성 소자의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 준비한다. 상기 기판의 상부에 비정질의 강유전성 물질막을 형성한다. 상기 강유전성 물질막 상에 결정질의 결정화 시드막을 형성한다. 상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성한다. 상기 결정화 시드막을 제거하여 상기 강유전 박막을 노출시킨다. 상기 강유전 박막 상에 전극 박막을 형성한다.
본 개시의 다른 측면에 따르는 강유전성 소자의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 준비한다. 상기 기판의 상부에 결정질의 결정화 시드막을 형성한다. 상기 결정화 시드막 상에 비정질의 강유전성 물질막을 형성한다. 상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성한다. 상기 강유전 박막 상에 전극 박막을 형성한다.
본 개시의 일 실시 예에 따르는 강유전성 소자는 기판, 상기 기판 상에 배치되는 계면 절연층, 상기 계면 절연층 상에 배치되는 결정화 시드층, 상기 결정화 시드층 상에 배치되는 강유전층, 및 상기 강유전층 상에 배치되는 게이트 전극층을 포함한다. 상기 결정화 시드층은 상기 계면 절연층보다 유전상수가 큰 유전층이다.
본 개시의 다른 실시 예에 따르는 강유전성 소자는 기판, 상기 기판 상에 배치되는 강유전층, 상기 강유전층 상에 배치되는 게이트 전극층을 포함한다. 상기 강유전층은 3 내지 15 nm의 두께를 가지며, 상기 강유전층의 결정립 평균 크기는 상기 강유전층의 두께보다 작다.
본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 준비한다. 상기 기판의 상부에 비정질의 강유전성 물질막을 형성한다. 상기 강유전 박막 상에 전극 박막을 형성한다. 상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성한다. 상기 강유전 박막은 3 내지 15 nm의 두께를 가지며, 상기 강유전 박막의 결정립 평균 크기는 상기 강유전층의 두께보다 작다.
상술한 본 개시의 실시 예에 따르면, 결정립 크기가 제어된 결정화 시드막을, 비정질의 강유전성 물질막과 인접하여 배치할 수 있다. 이후에, 열처리를 실시하여, 상기 결정화 시드막이 상기 비정질의 강유전성 물질막의 결정화를 유도하도록 할 수 있다. 그 결과, 상기 결정화 시드막의 결정립 크기와 실질적으로 동일한 크기의 결정립을 가지도록 상기 강유전성 물질막을 결정화할 수 있다. 이에 따라, 상기 강유전성 물질막이 상기 결정립 크기에 근거하여 결정되는 강유전 특성을 용이하게 확보할 수 있다.
본 개시의 실시 예에 따르면, 나노 크기의 결정립을 가지는 강유전층을 포함하는 강유전 소자를 제공할 수 있다. 강유전층이 상기 나노 크기의 결정립을 가짐으로써, 항전계를 감소시켜 분극 스위칭 속도를 향상시킬 수 있다. 이에 따라, 그 결과, 강유전성 소자의 쓰기 동작 속도를 향상시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 소자를 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 순서도이다.
도 3, 도 4a 및 도 4b, 도 5 내지 도 8은 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 9는 본 개시의 다른 실시 예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다.
도 10은 본 개시의 다른 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 순서도이다.
도 11, 도 12, 도 13a, 도 13b, 도 14 내지 도 17은 본 개시의 다른 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 18은 본 개시의 다른 실시예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다.
도 19는 본 개시의 일 실시 예에 있어서, 결정립의 크기에 따르는 강유전층의 강유전 특성을 개략적으로 나타내는 그래프이다.
도 20은 본 개시의 일 실시 예에 있어서, 도펀트 농도 및 후속 열처리에 따르는 강유전층의 결정 구조를 나타내는 도면이다.
도 21 및 도 22는 본 개시의 일 실시 예에 있어서, 전계 인가 시간에 따르는 분극 변화를 나타내는 그래프이다.
도 23은 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 순서도이다.
도 24 내지 도 26은 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 소자를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 강유전성 소자(1)는 기판(101), 계면 절연층(115), 강유전층(125), 및 게이트 전극층(145)을 포함한다. 일 실시 예에서, 강유전성 소자(1)는 강유전층(125)에 기록된 분극 배향에 따라, 서로 다른 채널 저항이 구현되는 트랜지스터 형태의 메모리 소자일 수 있다.
본 실시 예에서 설명하는 강유전성 소자(1)는 다음과 같은 메모리 동작을 수행할 수 있다. 쓰기 동작과 관련하여, 게이트 전극층(145)을 통해 소정의 쓰기 전압이 인가될 때, 강유전층(125)에 소정의 분극 배향을 가지는 분극이 기록된다. 그리고, 상기 쓰기 전압이 제거된 후에도 강유전층(125) 내에는 상기 분극 배향을 가지는 잔류 분극이 데이터 정보로서 비휘발적으로 저장될 수 있다. 상기 잔류 분극은 기판(101)의 채널 영역(105)으로 전자를 유도하거나, 채널 영역(105)에서 전자를 축출할 수 있다. 또는 상기 잔류 분극은 채널 영역(105)으로 홀을 유도하거나, 채널 영역(105)으로부터 홀을 축출할 수 있다.
본 명세서에서 채널 영역(105)이란, 계면 절연층(115) 하부의 기판(101)에 위치한 영역으로서, 전자 또는 홀과 같은 전도성 캐리어가 밀집하는 영역을 의미할 수 있다. 게이트 전극층(145)에 읽기 전압이 인가될 때, 소스 영역(150)과 드레인 영역(160) 사이에서 상기 캐리어가 전도하는 경로인 채널층이 채널 영역(105) 내에 형성될 수 있다. 본 명세서에서, 상기 채널층의 전기적 저항을 채널 저항으로 명명하기로 한다.
강유전성 소자(1)의 읽기 동작과 관련하여, 읽기 전압이 게이트 전극층(145)에 인가될 때, 상기 잔류 분극의 전기적 인력에 의해 채널 영역(105)으로 전하가 유도될 수 있다. 이때, 유도되는 상기 전하의 타입 및 전하량 등에 따라 소스 영역(150)과 드레인 영역(160)간 채널 저항이 변화할 수 있다. 일 예로서, N형 전계효과트랜지스터 형태의 강유전성 소자인 경우, 양의 극성을 가지는 읽기 전압에 의해, 채널 영역(105)에 유도되는 전자의 밀도가 증가할수록, 채널 저항은 감소할 수 있다. 이와 같이, 채널 저항의 변화를 측정함으로써, 강유전성 소자(1)에 저장된 데이터 정보를 판독할 수 있다.
기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘 기판, 갈륨비소 기판, 인듐인(indium phosphide) 기판, 게르마늄 기판, 또는 실리콘 게르마늄 기판일 수 있다. 일 실시 예에서, 기판(101)은 도펀트에 의해 도핑되어 전도성을 가질 수 있다. 일 예로서, 기판(101)은 p형 또는 n형의 도펀트로 도핑될 수 있다.
게이트 전극층(145)의 양단에 위치하는 기판(101)의 영역에는 소스 영역(150) 및 드레인 영역(160)이 배치될 수 있다. 일 실시 예에 있어서, 소스 영역(150) 및 드레인 영역(160)은 기판(101)의 도핑 타입과 다른 도핑 타입으로 도핑될 수 있다. 일 예로서, 기판(101)이 p형으로 도핑되는 경우, 소스 영역(150) 및 드레인 영역(160)은 n형으로 도핑될 수 있다. 다른 예로서, 기판(101)이 n형으로 도핑되는 경우, 소스 영역(150) 및 드레인 영역(160)은 p형으로 도핑될 수 있다.
기판(101) 상에 계면 절연층(115)이 배치될 수 있다. 계면 절연층(115)은 기판(101)과 강유전층(125) 사이에 개재됨으로써, 제조 공정 시에 기판(101)과 강유전층(125) 사이의 물질 확산을 억제하는 기능을 수행할 수 있다. 또한, 계면 절연층(115)은 서로 다른 크기의 결정 격자를 가지는 기판(101)과 강유전층 (125)이 직접 접촉하는 것을 방지함으로써, 기판(101)과 강유전층(125)의 계면에서 변형(strain)에 의한 결정 결함이 발생하는 것을 억제할 수 있다. 계면 절연층(115)은 비정질 조직을 가질 수 있다.
계면 절연층(115)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 일 실시 예에 있어서, 기판(101)이 실리콘 기판일 경우, 계면 절연층(115)은 실리콘 산화물층, 실리콘 질화물층 또는 실리콘산질화물층일 수 있다. 계면 절연층(115)은 일 예로서, 1 내지 5 nm의 두께를 가질 수 있다.
계면 절연층(115) 상에 강유전층(125)이 배치된다. 강유전층(125)은 외부 전계가 제거된 후에도 잔류 분극을 구현할 수 있는 강유전성 물질을 포함할 수 있다. 강유전층(125)은 결정질 조직을 가질 수 있다. 강유전층(125)은 후술하는 제조 방법에 의해, 소정의 크기로 결정립의 크기가 제어될 수 있다. 이에 따라, 결정립 크기에 근거하여 결정되는 강유전 특성을 용이하게 확보할 수 있다. 통상적으로, 강유전성 물질이 가지는 항전계(coersive field) 또는 잔류 분극은, 강유전성 물질의 결정립의 크기에 따라 변화하는 것으로 알려져 있다. 강유전성 물질의 결정립의 크기가 작아질수록, 상기 강유전성 물질의 항전계 및 잔류 분극이 감소하며, 반대로, 강유전성 물질의 결정립의 크기가 커질수록, 상기 강유전성 물질의 항전계 및 잔류 분극은 증가할 수 있다. 따라서, 상기 강유전성 물질의 결정립의 크기를 제어함으로써, 강유전성 소자에서 목적하는 항전계 및 잔류 분극을 확보할 수 있다.
한편, 일 실시 예에서, 상기 잔류 분극은, 기판(101)의 채널 영역(105)으로 전자를 유도하거나 채널 영역(105)으로부터 전자를 축출할 수 있다. 상기 잔류 분극에 의해 상기 채널 영역(105)에 분포하는 전자의 밀도가 변화하면, 상기 읽기 동작 시에, 소스 영역(102)과 드레인 영역(103)간 채널 저항이 변화할 수 있다. 강유전층(125)은 일 예로서, 3 내지 15 nm의 두께를 가질 수 있다.
일 실시 예에 있어서, 강유전층(125)은 결정질의 금속 산화물을 포함할 수 있다. 강유전층(125)은 이성분계 금속 산화물(binary metal oxide)을 포함할 수 있다. 강유전층(125)은 일 예로서, 하프늄 산화물, 지르코늄 산화물, 또는 이들의 조합을 포함할 수 있다. 이때, 강유전층(125)은 사방정계(orthorhombic)의 결정 구조를 가질 수 있다.
일 실시 예에 있어서, 강유전층(125)은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 상기 강유전층(125) 내부에 균일하게 분포할 수 있다. 강유전층(125) 내에 분포하는 도펀트는 강유전층(125)의 강유전성을 안정적으로 유지시키는 역할을 수행할 수 있다. 강유전층(125)이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 강유전층(125)은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 일 예로서, 강유전층(125)은 도펀트로서, 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 조합을 포함할 수 있다.
강유전층(125) 상에 게이트 전극층(145)이 배치된다. 게이트 전극층(135)은 전도성 물질을 포함할 수 있다. 게이트 전극층(145)은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다.
상술한 바와 같이, 일 실시 예에 따르는 강유전성 소자는 결정립 크기가 소정의 크기로 제어된 강유전층(125)을 구비할 수 있다. 이에 따라, 강유전층(125)의 결정립의 크기에 의해 결정되는 잔류 분극, 항전계 등과 같은 강유전 특성을 효과적으로 제어할 수 있다. 그 결과, 상기 강유전 특성에 따르는 상기 강유전 소자의 쓰기 및 읽기 동작의 신뢰성을 향상시킬 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 순서도이다. 도 2의 S110 단계를 참조하면, 기판을 준비한다. 기판은 반도체 물질을 포함할 수 있다. 일 예로서, 상기 기판은 p형 도핑된 실리콘 기판일 수 있다.
도 2의 S120 단계를 참조하면, 상기 기판의 상부에 비정질의 강유전성 물질막을 형성한다. 상기 강유전성 물질막은 일 예로서, 하프늄 산화물, 지르코늄 산화물 또는 이들의 조합을 포함할 수 있다. 상기 강유전성 물질막은 일 예로서, 도펀트를 포함할 수 있다. 상기 도펀트는 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 강유전성 물질막은 일 예로서, 실리콘이 도펀트로서 도핑된 하프늄산화물층일 수 있다. 상기 강유전성 물질막은 다른 예로서, 도펀트가 주입되지 않은 하프늄산화물층일 수 있다. 상기 강유전성 물질막을 형성하는 방법은 일 예로서, 화학기상증착법, 또는 원자층증착법을 적용할 수 있다. 이때, 증착 온도, 증착 압력 등과 같은 공정 조건을 제어함으로써, 비정질 구조를 가지는 강유전성 물질막을 형성할 수 있다.
도 2의 S130 단계를 참조하면, 상기 강유전성 물질막 상에 결정질의 결정화 시드막을 형성한다. 상기 결정화 시드막은 일 예로서, 실리콘, 게르마늄, 실리콘게르마늄, 탄화실리콘 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 결정화 시드막은 일 예로서, 다결정(polycrystalline) 실리콘 박막일 수 있다. 일 실시 예에 있어서, 상기 결정화 시드막을 형성하는 단계는 다음과 같이 진행될 수 있다. 먼저, 상기 결정화 시드막의 결정립 크기 및 이에 대응되는 상기 결정화 시드막의 두께를 결정한다. 이어서, 상기 결정된 결정립 크기 및 두께를 가지도록, 상기 결정화 시드막의 박막 증착 공정을 제어한다. 일 실시 예에 있어서, 상기 결정화 시드막의 형성 공정은 상기 강유전성 물질막의 결정화 온도 이하에서 진행될 수 있다.
도 2의 S140 단계를 참조하면, 상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성한다. 일 실시 예에서, 상기 강유전성 물질막을 열처리하는 단계는, 상기 결정화 시드막이 상기 강유전성 물질막을 커버하도록 배치된 상태에서 진행될 수 있다. 이에 따라, 열처리 과정에서, 상기 결정화 시드막이 상기 비정질의 강유전성 물질막의 결정화를 유도하도록 할 수 있다. 상기 열처리는 일 예로서, 질소, 산소, 수소, 아르곤 또는 이들의 둘 이상의 조합인 가스 분위기에서 진행될 수 있다. 상기 열처리는 일 예로서, 500℃ 내지 1000℃의 조건에서 진행될 수 있다.
일 실시 예에 있어서, 상기 열처리 이후에 생성된 상기 강유전 박막의 결정립 크기는 상기 결정화 시드막의 결정립 크기와 실질적으로 동일할 수 있다. 따라서, S130 단계에서 최종 형성하고자 하는 강유전 박막의 결정립의 크기를 고려하여, 이에 상응하는 결정립의 크기를 가지는 상기 결정화 시드막을 형성하고, S140 단계에서 열처리를 통해, 상기 강유전 박막의 결정립의 크기를 결정할 수 있다.
도 2의 S150 단계를 참조하면, 상기 결정화 시드막을 제거하여 상기 강유전 박막을 노출시킨다. 일 실시 예에 있어서, 상기 결정화 시드막의 제거 방법은, 식각법 또는 그라인딩법이 적용될 수 있다.
도 2의 S160 단계를 참조하면, 상기 강유전 박막 상에 전극 박막을 형성한다. 상기 전극 박막은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다.
비록 도 2에 도시되지는 않았지만, 상기 전극 박막, 및 상기 강유전 박막을 패터닝하는 공정이 추가적으로 진행될 수 있다. 그 결과, 상기 기판 상부에 강유전층 및 게이트 전극층을 형성될 수 있다. 또한, 상기 패터닝 결과 노출된 상기 기판의 영역에 선택적으로 도펀트를 주입하는 공정이 추가적으로 진행될 수 있다. 그 결과, 상기 게이트 전극층의 양단에 위치하는 상기 기판의 영역에 소소 영역 및 드레인 영역이 각각 형성될 수 있다.
몇몇 다른 실시 예에 있어서, S120 단계에서, 상기 기판과 상기 강유전성 물질막 사이에 계면 절연막을 추가적으로 형성할 수 있다. 계면 절연막은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 이어서, 상기 S130 단계 내지 S160 단계를 진행한 후에, 상기 기판 상에 순차적으로 적층되는 계면 절연막, 상기 강유전 박막 및 상기 전극 박막에 대해 패터닝을 진행함으로써, 상기 기판 상에 계면 절연층, 상기 강유전층, 및 상기 게이트 전극층이 형성될 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전성 소자가 제조될 수 있다. 몇몇 실시 예들에 있어서, 상기 결정화 시드막은 상기 강유전 박막의 격자 상수와 서로 다른 격자 상수를 가질 수 있다. 일 예로서, 강유전 박막이 하프늄 산화물(HfO2)을 포함하는 경우, 하프늄 산화물(HfO2)은 약 5.1 Å의 격자 상수를 가진다. 이때, 상기 결정화 시드막은, 약 4.35 Å의 격자 상수를 가지는 탄화실리콘(SiC), 약 5.43 Å의 격자 상수를 가지는 실리콘(Si), 약 5.65 Å의 격자 상수를 가지는 게르마늄(Ge), 상기 실리콘(Si)과 게르마늄(Ge) 사이의 격자 상수를 가지는 실리콘게르마늄(SiGe) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
S140 단계의 상기 열처리 과정에서, 결정화가 진행되는 강유전 박막의 내부에는 상기 결정화 시드막과 상기 강유전 박막 사이의 격자 상수 차이에 의해 격자 변형(lattice strain)이 발생될 수 있다. 구체적으로, 상기 격자 변형은, 상기 강유전 박막과 상기 결정화 시드막의 계면으로부터 상기 강유전 박막의 내부 방향으로, 변형 구배(strain gradient)를 생성시킬 수 있다. 상기 변형 구배는 변전 효과(flexoelectric effect)를 발생시켜, 상기 강유전 박막에 내부 전계를 형성할 수 있다. 결과적으로, 상기 강유전 박막 내에 형성되는 상기 내부 전계는 상기 강유전 박막 내부의 분극 정렬도(polarization alignment)를 향상시켜 상기 강유전 박막의 강유전 특성을 안정화시킬 수 있다. 상기 강유전 특성은 일 예로서, 잔류 분극 특성, 또는 항전계 특성을 포함할 수 있다.
도 3, 도 4a 및 도 4b, 도 5 내지 도 8은 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 기판(101)을 준비한다. 기판(101)은 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘 기판, 갈륨비소 기판, 인듐인 기판, 게르마늄 기판, 또는 실리콘 게르마늄 기판일 수 있다. 기판(101)은 도핑되어 전도성을 가질 수 있다. 일 예로서, 기판(101)은 p형 또는 n형으로 도핑될 수 있다. 일 실시 예에서, 기판(101)은 p형으로 도핑된 실리콘 기판일 수 있다.
이어서, 기판(101) 상에 계면 절연막(110)을 형성한다. 계면 절연막(110)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 계면 절연막(110)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다. 계면 절연막(110)은 비정질 상태로 형성될 수 있다. 계면 절연막(110)은 일 예로서, 1 내지 5 nm의 두께로 형성될 수 있다.
이어서, 계면 절연막(110) 상에 강유전성 물질막(120)을 형성한다. 강유전성 물질막(120)은 비정질 상태로 형성될 수 있다. 일 실시 예에서, 강유전성 물질막(120)은 이성분계 금속 산화물을 포함할 수 있다. 일 예로서, 강유전성 물질막(120)은 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 강유전성 물질막(120)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다. 강유전성 물질층(120)은 일 예로서, 3 내지 15 nm의 두께로 형성될 수 있다.
일 실시 예에 있어서, 강유전성 물질막(120)은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질막(120) 내부에 균일하게 분포할 수 있다. 일 예로서, 강유전성 물질막(120)이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 강유전성 물질막(120)은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질막(120)이 결정화된 후에, 결정화된 강유전성 물질막(120)의 강유전성을 안정적으로 유지시키는 역할을 수행할 수 있다. 상기 도펀트는 일 예로서, 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 조합을 포함할 수 있다. 일 실시 예에 따르면, 상기 도펀트는, 강유전성 물질막(120)의 형성 공정 과정에서, 박막의 소스 물질과 함께 강유전성 물질막(120) 내에 주입될 수 있다. 다른 실시 예로서, 상기 도펀트는 강유전성 물질막(120)의 형성 공정이 완료된 후에, 이온 주입 방법에 의해 강유전성 물질막(120) 내에 주입될 수 있다.
이어서, 상기 강유전성 물질막(120) 상에 결정질의 결정화 시드막(130)을 형성한다. 결정화 시드막(130)은 일 예로서, 실리콘, 게르마늄, 실리콘게르마늄, 및 탄화실리콘 중 적어도 하나를 포함할 수 있다. 결정화 시드막(130)은 일 예로서, 다결정(polycrystalline) 실리콘 박막일 수 있다. 결정화 시드막(130)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다. 일 실시 예에 있어서, 결정화 시드막(130)의 형성 공정은 강유전성 물질막(120)의 결정화 온도 이하에서 진행될 수 있다. 일 실시 예에서, 강유전성 물질막(120)이 하프늄 산화물 박막 또는 지르코늄 산화물 박막인 경우, 결정화 시드막(130)의 형성 공정은 500℃ 미만의 공정 온도에서 진행될 수 있다.
도 4a 및 도 4b는 일 실시 예에 따르는 결정화 시드막(130)의 형성 공정을 개략적으로 나타내는 단면도이다. 도 4a는 제1 시간 동안 박막 형성 공정을 진행하여, 제1 두께(T1)를 가지는 결정화 시드막(130)이 강유전성 물질막(120) 상에서 형성된 상태를 나타내며, 도 4b는 상기 제1 시간 보다 긴 제2 시간 동안 박막 형성 공정을 진행하여, 제2 두께(T2)를 가지는 결정화 시드막(130)이 강유전성 물질막(120) 상에 형성된 상태를 나타낸다. 설명의 편의상, 기판(101) 및 계면 절연막(110)은 도 4a 및 도 4b에서 생략한다.
도 4a를 참조하면, 상기 제1 두께(T1)를 가지는 결정화 시드막(130)은 제1 폭(W1)의 평균 크기를 가지는 결정립(G120i)을 포함할 수 있다. 이에 반해, 도 4b를 참조하면, 상기 제2 두께(T2)를 가지는 결정화 시드막(130)은 제1 폭(W1)보다 큰 제2 폭(W2)을 평균 크기로 가지는 결정립(G120f)을 포함할 수 있다. 결정화 시드막(130)을 형성할 때 결정화 시드막(130)의 두께를 증가시킴에 따라, 결정화 시드막(130)의 결정립 크기가 증가할 수 있다. 결정화 시드막(130)의 결정립 크기가 증가할 수록, 결정화 시드막(130)의 단위 체적 당 결정립의 개수가 감소할 수 있다. 도 4b 및 도 5에서는, 설명의 편의상, 결정화 시드막(130)이, 평균 크기로서 제2 폭(W2)의 크기를 가지는 3개의 결정립(G120f)을 포함하도록 도시하고 있다.
일 실시 예에 있어서, 결정화 시드막(130)을 형성하는 단계는 다음과 같이 진행될 수 있다. 먼저, 결정화 시드막(130)의 최종 결정립 크기 및 이에 대응되는 결정화 시드막(130)의 두께를 결정한다. 이어서, 상기 결정된 결정립 크기 및 두께를 가지도록, 박막 증착 공정 조건을 제어하면서, 결정화 시드막(130)을 제조한다. 상기 박막 증착 공정을 제어하는 방법은 일 예로서, 공정 온도, 공정 시간, 공정 압력 등을 제어하는 방법을 포함할 수 있다.
도 5를 참조하면, 결정화 시드막(130)이 강유전성 물질막(120)을 커버하도록 배치된 상태에서, 강유전성 물질막(120)에 대한 결정화 열처리를 진행할 수 있다. 즉, 상기 열처리가 진행되는 동안, 결정화 시드막(130)이 강유전성 물질막(120)과 접촉 상태를 유지할 수 있다. 이에 따라, 상기 열처리 과정에서, 결정화 시드막(130)이 비정질의 강유전성 물질막(120)의 결정화를 유도하도록 할 수 있다. 상기 열처리는 일 예로서, 500 내지 1000℃의 공정 온도에서 진행될 수 있다. 상기 열처리는 질소, 산소, 수소, 아르곤 또는 이들의 조합인 가스 분위기에서 진행될 수 있다.
강유전성 물질막(120)은 상기 결정화 열처리를 거쳐서, 결정질의 강유전 박막(122)으로 변환될 수 있다. 일 실시 예에 있어서, 강유전 박막(122)의 결정립 크기는 결정화 시드막(130)의 결정립 크기와 실질적으로 동일할 수 있다. 일 예로서, 도 5에서와 같이, 강유전 박막(122)의 결정립(F120f) 평균 크기(W2G)는 결정화 시드막(130)의 결정립(F120e) 평균 크기(W2F)와 실질적으로 동일할 수 있다.
도 6을 참조하면, 결정화 시드막(130)을 제거하여 강유전 박막(122)을 노출시킬 수 있다. 일 실시 예에서, 결정화 시드막(130)의 제거 방법은 식각법 또는 그라인딩법이 적용될 수 있다. 구체적인 실시 예에서, 결정화 시드막(130)이 다결정 실리콘 박막인 경우, 상기 다결정 실리콘 박막을 산화시켜 실리콘 산화물 박막로 변환시킨 다음, 강유전 박막(122) 상에서 상기 실리콘 산화물 박막을 식각 함으로써, 결정화 시드막(130)을 제거할 수 있다. 상기 식각 방법은 일 예로서, 불산 또는 버퍼 산화물 식각액(Buffered Oxide Etchant)와 같은 식각액을 적용하는 습식 식각법이 적용될 수 있다.
도 7을 참조하면, 강유전 박막(122) 상에 전극 박막(140)을 형성한다. 전극 박막(140)은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다. 전극 박막(140)을 형성하는 방법은 일 예로서, 물리적 기상 증착법, 화학적 기상 증착법, 원자층 증착법 등이 적용될 수 있다.
도 8을 참조하면, 기판(101) 상에서, 전극 박막(140), 강유전 박막(122) 및 계면 절연막(110)을 패터닝할 수 있다. 그 결과, 기판(101) 상에 적층되는 계면 절연층(115), 강유전층(125) 및 게이트 전극층(145)를 형성할 수 있다. 또한, 상기 패터닝에 의해 노출된 기판(101)의 영역에 선택적으로 도펀트를 주입할 수 있다. 일 실시 예로서, 상기 도펀트 주입은 이온 주입 방법(I2)에 의해 진행될 수 있다. 그 결과, 게이트 전극층(145)의 양단에 위치하는 기판(101)의 영역에 소소 영역(150) 및 드레인 영역(160)을 각각 형성할 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전 소자를 제조할 수 있다. 몇몇 실시 예들에 있어서, 도 5에 도시되는 강유전 박막(122) 및 결정화 시드막(130)은 서로 다른 격자 상수를 가질 수 있다. 일 예로서, 강유전 박막(122)이 하프늄 산화물(HfO2)을 포함하는 경우, 하프늄 산화물(HfO2)은 약 5.1 Å의 격자 상수를 가진다. 이때, 결정화 시드막(130)은, 약 4.35 Å의 격자 상수를 가지는 탄화실리콘(SiC), 약 5.43 Å의 격자 상수를 가지는 실리콘(Si), 약 5.65 Å의 격자 상수를 가지는 게르마늄(Ge), 상기 실리콘(Si)과 게르마늄(Ge) 사이의 격자 상수를 가지는 실리콘게르마늄(SiGe) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
강유전성 물질막(120)에 대한 결정화 열처리가 진행되는 도중에, 결정화된 강유전 박막(122)과 결정화 시드막(130)의 계면에서는, 강유전 박막(122) 및 결정화 시드막(130)사이의 격자 상수 차이에 기인하는 격자 변형(lattice strain)이 생성될 수 있다. 구체적으로, 상기 격자 변형은, 강유전 박막(122)과 결정화 시드막(130)의 계면으로부터 강유전 박막(122)의 내부 방향으로, 상기 격자 변형의 구배(gradient)를 생성시킬 수 있다. 상기 격자 변형의 구배는 강유전 박막(122) 내에 변전 효과(flexoelectric effect)를 발생시켜, 강유전 박막(122)에 내부 전계를 형성할 수 있다. 상기 내부 전계는 강유전 박막(122) 내부의 분극 정렬도(polarization alignment)를 향상시켜, 강유전 박막(122)의 강유전 특성을 안정화시킬 수 있다. 상기 강유전 특성은 일 예로서, 잔류 분극, 항전계 등을 포함할 수 있다.
도 9는 본 개시의 다른 실시 예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다. 도 9를 참조하면, 강유전 소자(2)는 기판(201), 계면 절연층(215), 결정화 시드층(225), 강유전층(235) 및 게이트 전극층(245)을 포함한다. 일 실시 예에서, 강유전성 소자(2)는 강유전층(235)에 기록된 분극 배향에 따라, 서로 다른 채널 저항을 구현하는 트랜지스터 형태의 메모리 소자일 수 있다.
강유전성 소자(2)의 구성은, 계면 절연층(215)과 강유전층(235) 사이에 결정화 시드층(225)이 추가되는 구성을 제외하고는, 도 1과 관련하여 상술한 강유전성 소자(1)의 구성과 실질적으로 동일하다. 구체적으로, 강유전성 소자(2)의 기판(201), 채널 영역(205), 계면 절연층(215), 강유전층(235), 게이트 전극층(245), 소스 영역(250) 및 드레인 영역(260)은, 강유전성 소자(1)의 기판(101), 채널 영역(105), 계면 절연층(115), 강유전층(135), 게이트 전극층(145), 소스 영역(150) 및 드레인 영역(160)의 구성과 실질적으로 동일하다. 강유전성 소자(2)의 쓰기 및 읽기 동작은 도 1과 관련하여 상술한 강유전성 소자(1)의 쓰기 및 읽기 동작과 실질적으로 동일하다. 따라서, 중복을 배제하기 위해, 상기 구성요소들 및 상기 쓰기 및 읽기 동작에 대한 설명은 생략한다.
도 9를 참조하면, 결정화 시드층(225)이 계면 절연층(215) 상에 배치된다. 결정화 시드층(225)은 결정질 구조를 가질 수 있다. 결정화 시드층(225)은 계면 절연층(215)보다 유전상수가 큰 유전층일 수 있다. 결정화 시드층(225)은 강유전층(235)와 달리, 강유전 특성을 가지지 않을 수 있다. 결정화 시드층(225)은 일 예로서, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 스트론튬티타늄산화물, 바륨티타늄산화물, 이트륨티타늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다.
결정화 시드층(225)은 후술하는 제조 방법에 의해, 소정의 결정립의 크기를 가지도록 제조될 수 있다. 결정화 시드층(225)은 일 예로서, 1 내지 10 nm의 두께를 가질 수 있다. 결정화 시드층(225)은 기판(101)과 게이트 전극층(245) 사이에서, 계면 절연층(215) 및 강유전층(235)과 함께 게이트 캐패시터의 유전층으로 기능할 수 있다.
도 10은 본 개시의 다른 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 순서도이다. 도 10의 S210 단계를 참조하면, 기판을 준비한다. 기판은 반도체 물질을 포함할 수 있다. 일 예로서, 상기 기판은 p형 도핑된 실리콘 기판일 수 있다.
도 10의 S220 단계를 참조하면, 상기 기판의 상부에 결정질의 결정화 시드막을 형성한다. 상기 결정화 시드막은 유전체를 포함할 수 있다. 상기 결정화 시드막은, 제조된 강유전성 소자에서 게이트 유전층의 일부분으로 기능할 수 있다. 따라서, 상기 게이트 유전층의 고유전율 확보를 위해, 상기 결절화 시드막은 충분히 감소된 두께를 가지도록 제어될 수 있다.
일 실시 예에 있어서, 상기 결정화 시드막을 형성하는 단계는 다음과 같이 진행될 수 있다. 먼저, 상기 소정의 결정립 크기를 가지며, 제1 두께를 가지는 결정질의 유전체 박막을 상기 기판의 상부에 형성한다. 이어서, 상기 유전체 박막을 식각 또는 그라인딩하여, 상기 유전체 박막의 두께를 상기 제1 두께 보다 얇은 제2 두께로 감소시킨다. 그 결과, 상기 제2 두께를 가지는 결정질의 유전체 박막으로서의 상기 결정화 시드막을 형성할 수 있다. 상기 제2 두께는 일 예로서, 1 내지 10 nm의 두께일 수 있다.
상기 결정화 시드막은 일 예로서, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 스트론튬티타늄산화물, 바륨티타늄산화물, 이트륨티타늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 일 실시 예에 있어서, 상기 결정화 시드막은 알루미늄 산화물 박막일 수 있다.
도 10의 S230 단계를 참조하면, 상기 결정화 시드막 상에 비정질의 강유전성 물질막을 형성한다. 상기 강유전성 물질막은 일 예로서, 하프늄 산화물, 지르코늄 산화물 또는 이들의 조합을 포함할 수 있다. 상기 강유전성 물질막은 일 예로서, 도펀트를 포함할 수 있다. 상기 도펀트는 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 강유전성 물질막은 일 예로서, 실리콘이 도펀트로서 도핑된 하프늄산화물층일 수 있다. 상기 강유전성 물질막은 다른 예로서, 도펀트가 주입되지 않은 하프늄산화물층일 수 있다.
도 10의 S240 단계를 참조하면, 상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성한다. 일 실시 예에서, 상기 강유전성 물질막을 열처리하는 단계는, 상기 결정화 시드막과 상기 강유전성 물질막이 접촉한 상태에서 진행될 수 있다. 이에 따라, 열처리 과정에서, 상기 결정화 시드막이 상기 비정질의 강유전성 물질막의 결정화를 유도하도록 할 수 있다. 상기 열처리는 질소, 산소, 수소, 아르곤 또는 이들의 조합인 가스 분위기에서 진행될 수 있다. 상기 열처리는 500 내지 1000℃의 온도에서 진행될 수 있다.
일 실시 예에 있어서, 상기 열처리 이후에 생성된 상기 강유전 박막의 결정립 크기는 상기 결정화 시드막의 결정립 크기와 실질적으로 동일할 수 있다. 따라서, 최종 형성하고자 하는 강유전 박막의 결정립의 크기를 고려하여, 이에 상응하는 결정립의 크기를 가지는 상기 결정화 시드막을 S230 단계에서 형성하고, 본 S240 단계에서 열처리를 통해, 상기 강유전 박막의 결정립의 크기를 제어할 수 있다.
도 10의 S250 단계를 참조하면, 상기 강유전 박막 상에 전극 박막을 형성한다. 상기 상기 전극 박막은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다.
비록 도 10에 도시되지는 않았지만, 상기 전극 박막, 상기 강유전 박막, 및 상기 결정화 시드막을 패터닝하는 공정이 추가적으로 진행될 수 있다. 그 결과, 상기 기판 상부에 결정화 시드층, 강유전층 및 게이트 전극층을 형성될 수 있다. 또한, 상기 패터닝 결과 노출된 상기 기판의 영역에 선택적으로 도펀트를 주입하는 공정이 추가적으로 진행될 수 있다. 그 결과, 상기 게이트 전극층의 양단에 위치하는 상기 기판의 영역에 소소 영역 및 드레인 영역이 각각 형성될 수 있다.
몇몇 다른 실시 예에 있어서, S220 단계에서, 상기 기판과 상기 결정화 시드막 사이에 계면 절연막을 추가적으로 형성할 수 있다. 계면 절연막은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 이어서, 상기 S230 단계 내지 S250 단계를 진행한 후에, 상기 기판 상에 적층되는 계면 절연막, 상기 결정화 시드막, 상기 강유전 박막 및 상기 전극 박막에 대해 패터닝을 진행함으로써, 상기 기판 상에 계면 절연층, 상기 결정화 시드층, 상기 강유전층, 및 상기 게이트 전극층이 형성될 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전성 소자가 제조될 수 있다. 몇몇 실시 예들에 있어서, 상기 결정화 시드막은 상기 강유전 박막의 격자 상수와 서로 다른 격자 상수를 가질 수 있다. 일 예로서, 강유전 박막이 하프늄 산화물(HfO2)을 포함하는 경우, 하프늄 산화물(HfO2)은 약 5.1 Å의 격자 상수를 가진다. 이때, 상기 결정화 시드막은, 약 4.35 Å의 격자 상수를 가지는 탄화실리콘(SiC), 약 5.43 Å의 격자 상수를 가지는 실리콘(Si), 약 5.65 Å의 격자 상수를 가지는 게르마늄(Ge), 상기 실리콘(Si)과 게르마늄(Ge) 사이의 격자 상수를 가지는 실리콘게르마늄(SiGe) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
이에 따라, S240 단계의 상기 열처리 과정에서, 결정화가 진행되는 강유전 박막의 내부에는 상기 결정화 시드막과 상기 강유전 박막 사이의 격자 상수 차이에 의해 격자 변형(lattice strain)이 발생될 수 있다. 구체적으로, 상기 격자 변형은, 상기 강유전 박막과 상기 결정화 시드막의 계면으로부터 상기 강유전 박막의 내부 방향으로, 변형 구배(strain gradient)를 생성시킬 수 있다. 상기 변형 구배는 변전 효과(flexoelectric effect)를 발생시켜, 상기 강유전 박막에 내부 전계를 형성할 수 있다. 결과적으로, 상기 강유전 박막 내에 형성되는 상기 내부 전계는 상기 강유전 박막 내부의 분극 정렬도(polarization alignment)를 향상시켜 상기 강유전 박막의 강유전 특성을 안정화시킬 수 있다. 상기 강유전 특성은 일 예로서, 잔류 분극 특성 또는 항 전계 특성을 포함할 수 있다.
도 11, 도 12, 도 13a, 도 13b, 도 14 내지 도 17은 본 개시의 다른 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 도 11을 참조하면, 기판(201)을 준비한다. 기판(201)은 반도체 물질을 포함할 수 있다. 기판(201)은 일 예로서, 실리콘 기판, 갈륨비소 기판, 인듐인 기판, 게르마늄 기판, 또는 실리콘 게르마늄 기판일 수 있다. 기판(201)은 도핑되어 전도성을 가질 수 있다. 일 예로서, 기판(201)은 p형 또는 n형으로 도핑될 수 있다. 일 실시 예에서, 기판(201)은 p형으로 도핑된 실리콘 기판일 수 있다.
이어서, 기판(201) 상에 계면 절연막(210)을 형성한다. 계면 절연막(210)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 계면 절연막(210)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다. 계면 절연막(210)은 비정질 상태로 형성될 수 있다. 계면 절연막(210)은 일 예로서, 1 내지 5 nm의 두께로 형성될 수 있다.
이어서, 계면 절연막(210) 상에 결정질의 유전체 박막(220)을 형성한다. 유전체 박막(220)의 유전 상수는 계면 절연막(210)의 유전 상수보다 클 수 있다. 유전체 박막(220)은 일 예로서, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 스트론튬티타늄산화물, 바륨티타늄산화물, 이트륨티타늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 유전체 박막(220)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다.
도 12를 참조하면, 유전체 박막(220)의 두께를 감소시켜, 결정화 시드막(222)을 형성한다. 도 13a 및 도 13b는 일 실시 예에 따르는 유전체 박막(220)로부터 결정화 시드막(222)을 형성하는 공정을 개략적으로 설명하는 단면도이다. 설명의 편의상, 기판(201)은 도 13a 및 도 13b에서 생략한다. 도 13a를 참조하면, 제1 시간 동안 박막 형성 공정을 진행하여, 목적하는 소정의 결정립 크기를 가지도록 결정질의 유전체 박막(220)을 계면 절연막(210) 상에 형성할 수 있다. 상기 유전체 박막(220)은 상기 결정립 크기에 비례하여 소정의 두께를 가질 수 있다. 일 예로서, 도 12a에서는 상기 목적하는 소정의 결정립 크기로서 제1 폭(Wa)을 가지며, 제1 두께(Ta)를 가지는 유전체 박막(220)을 도시하고 있다. 도 13b를 참조하면, 유전체 박막(220)을 두께 방향으로 식각 또는 그라인딩하여, 상기 제1 두께(Ta) 보다 얇은 제2 두께(Tb)를 가지는 결정화 시드막(222)을 형성한다. 결정화 시드막(222)은 1 내지 10 nm의 두께를 가지도록 제어될 수 있다.
도 13a를 참조하면, 상기 제1 두께(Ta)를 가지는 유전체 박막(220)은 제1 폭(Wa)의 평균 크기를 가지는 결정립(G220)을 포함할 수 있다. 도 13b를 참조하면, 상기 제2 두께(Tb)를 가지는 결정화 시드막(222)은 여전히 제1 폭(Wa)의 평균 크기를 가지는 결정립(G222)를 포함할 수 있다. 결정화 시드막(222)은 1 내지 10 nm의 두께를 가질 수 있다.
일 실시 예에 있어서, 도 11 및 도 12를 참조하면, 결정화 시드막(222)을 형성하는 단계는 다음과 같이 진행될 수 있다. 먼저, 결정화 시드막(222)의 결정립 크기를 확보할 수 있는 유전체 박막(220)의 초기 두께를 결정한다. 이어서, 상기 초기 두께를 가지도록, 박막 증착 공정 조건을 제어하면서, 유전체 시드막(220)을 제조한다. 상기 박막 증착 공정을 제어하는 방법은 일 예로서, 공정 온도, 공정 시간, 공정 압력 등을 제어하는 방법을 포함할 수 있다. 그리고, 강유전성 소자의 게이트 캐패시턴스를 고려하여, 결정화 시드막(222)의 최종 두께를 결정한다. 이어서, 결정화 시드막(222)이 상기 최종 두께를 가지도록, 유전체 박막(220)의 적어도 일부분을 제거하여 유전체 박막(220)의 두께를 감소시킨다. 유전체 박막(220)의 제거 방법은 일 예로서, 식각 또는 그라인딩의 방법이 적용될 수 있다. 상기 식각은 일 예로서, 건식 식각법 또는 습식 식각법이 적용될 수 있다. 상기 그라인딩은 일 예로서, 화학적 물리적 연마법이 적용될 수 있다. 도 12을 참조하면, 상기 최종 두께를 가지는 결정화 시드막(222)이 계면 절연막(210) 상에 형성될 수 있다.
도 14를 참조하면, 결정화 시드막(222) 상에 강유전성 물질막(230)을 형성한다. 강유전성 물질막(230)은 비정질 상태로 형성될 수 있다. 일 실시 예에서, 강유전성 물질막(230)은 이성분계 금속 산화물을 포함할 수 있다. 일 예로서, 강유전성 물질막(230)은 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 강유전성 물질막(230)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다.
일 실시 예에 있어서, 강유전성 물질막(230)은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질막(230) 내부에 균일하게 분포할 수 있다. 일 예로서, 강유전성 물질막(230)이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 강유전성 물질막(230)은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질막(230)이 결정화된 후에, 결정화된 강유전성 물질막(230)의 강유전성을 안정적으로 유지시키는 역할을 수행할 수 있다. 상기 도펀트는 일 예로서, 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 조합을 포함할 수 있다. 일 실시 예에 따르면, 상기 도펀트는, 강유전성 물질막(230)의 형성 공정 과정에서, 박막의 소스 물질과 함께 강유전성 물질막(230) 내에 주입될 수 있다. 다른 실시 예로서, 상기 도펀트는 강유전성 물질막(230)의 형성 공정이 완료된 후에, 이온 주입 방법에 의해 강유전성 물질막(230) 내에 주입될 수 있다.
도 15를 참조하면, 결정화 시드막(222)이 강유전성 물질막(230)과 접촉하도록 배치된 상태에서, 강유전성 물질막(230)에 대한 결정화 열처리를 진행할 수 있다. 상기 열처리 과정에서, 결정화 시드막(222)이 비정질의 강유전성 물질막(230)의 결정화를 유도하도록 할 수 있다. 상기 열처리는 일 예로서, 500 내지 1000℃의 공정 온도에서 진행될 수 있다. 상기 열처리는 질소, 산소, 수소, 아르곤 또는 이들의 조합인 가스 분위기에서 진행될 수 있다.
강유전성 물질막(230)은 상기 결정화 열처리를 거쳐서, 결정질의 강유전 박막(232)으로 변환될 수 있다. 일 실시 예에 있어서, 상기 열처리 이후에 생성된 강유전 박막(232)의 결정립 크기는 결정화 시드막(222)의 결정립 크기와 실질적으로 동일할 수 있다.
도 16을 참조하면, 강유전 박막(232) 상에 전극 박막(240)을 형성한다. 전극 막(240)은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다. 전극 박막을 형성하는 방법은 일 예로서, 물리적 기상 증착법, 화학적 기상 증착법, 원자층 증착법 등이 적용될 수 있다.
도 17을 참조하면, 기판(201) 상에서, 전극 박막(240), 강유전 박막(232), 결정화 시드막(222) 및 계면 절연막(210)을 패터닝할 수 있다. 그 결과, 기판(201) 상에 적층되는 계면 절연층(215), 결정화 시드층(225), 강유전층(235) 및 게이트 전극층(245)을 형성할 수 있다. 또한, 상기 패터닝 결과 노출된 기판(201)의 영역에 선택적으로 도펀트를 주입할 수 있다. 일 실시 예로서, 상기 도펀트 주입은 이온 주입 방법(I2)에 의해 진행될 수 있다. 그 결과, 게이트 전극층(245)의 양단에 위치하는 기판(201)의 영역에 소소 영역(250) 및 드레인 영역(260)을 각각 형성할 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전 소자를 제조할 수 있다. 몇몇 실시 예들에 있어서, 도 15에 도시되는 결정화 시드막(222)와 강유전 박막(232)은 서로 다른 격자 상수를 가질 수 있다. . 일 예로서, 강유전 박막(122)이 하프늄 산화물(HfO2)을 포함하는 경우, 하프늄 산화물(HfO2)은 약 5.1 Å의 격자 상수를 가진다. 이때, 결정화 시드막(130)은, 약 4.35 Å의 격자 상수를 가지는 탄화실리콘(SiC), 약 5.43 Å의 격자 상수를 가지는 실리콘(Si), 약 5.65 Å의 격자 상수를 가지는 게르마늄(Ge), 상기 실리콘(Si)과 게르마늄(Ge) 사이의 격자 상수를 가지는 실리콘게르마늄(SiGe) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
따라서, 강유전성 물질막(230)에 대한 결정화 열처리가 진행되는 도중에, 결정화된 강유전 박막(232)과 결정화 시드막(222)의 계면에서는, 상기 격자 상수 차이에 기인하는 격자 변형(lattice strain)이 생성될 수 있다. 구체적으로, 상기 격자 변형은, 강유전 박막(232)과 결정화 시드막(222)의 계면으로부터 강유전 박막(232)의 내부 방향으로, 상기 격자 변형의 구배(gradient)를 생성시킬 수 있다. 상기 격자 변형의 구배는 강유전 박막(232) 내에 변전 효과(flexoelectric effect)를 발생시켜, 강유전 박막(232)에 내부 전계를 형성할 수 있다. 상기 내부 전계는 강유전 박막(232) 내부의 분극 정렬도(polarization alignment)를 향상시켜, 강유전 박막(232)의 강유전 특성을 안정화시킬 수 있다. 상기 강유전 특성은 일 예로서, 잔류 분극, 항전계 등을 포함할 수 있다.
도 18은 본 개시의 다른 실시예에 따르는 강유전 소자를 개략적으로 나타내는 단면도이다. 도 18을 참조하면, 강유전 소자(3)는 기판(301), 계면 절연층(315), 강유전층(325) 및 게이트 전극층(345)을 포함한다. 일 실시 예에서, 강유전성 소자(3)는 강유전층(325)에 기록된 분극 배향에 따라, 서로 다른 채널 저항을 구현하는 트랜지스터 형태의 메모리 소자일 수 있다.
강유전성 소자(3)의 구성은, 강유전층(325)의 구성을 제외하고는, 도 1과 관련하여 상술한 강유전성 소자(1)의 구성과 실질적으로 동일하다. 구체적으로, 강유전성 소자(3)의 기판(301), 채널 영역(305), 계면 절연층(315), 게이트 전극층(345), 소스 영역(350) 및 드레인 영역(360)은, 강유전성 소자(1)의 기판(101), 채널 영역(105), 계면 절연층(115), 게이트 전극층(145), 소스 영역(150) 및 드레인 영역(160)의 구성과 실질적으로 동일하다. 강유전성 소자(3)의 쓰기 및 읽기 동작은 도 1과 관련하여 상술한 강유전성 소자(1)의 쓰기 및 읽기 동작과 실질적으로 동일하다. 따라서, 중복을 배제하기 위해, 상기 구성요소들 및 상기 쓰기 및 읽기 동작에 대한 설명은 생략한다.
도 18을 참조하면, 강유전층(325)은 나노 크기의 결정립을 포함할 수 있다. 본 실시 예에서, 강유전층(325)이 나노 크기의 결정립을 가진다 함은, 상기 결정립의 평균 크기가 강유전층(325)의 두께보다 작은 경우를 의미할 수 있다. 일 예로서, 강유전층(325)은 3 내지 15 nm의 두께를 가질 수 있으며, 강유전층(325) 내부의 결정립 평균 크기는 상기 강유전층(325)의 두께보다 작을 수 있다.
도 19는 본 개시의 일 실시 예에 있어서, 결정립의 크기에 따르는 강유전층의 강유전 특성을 개략적으로 나타내는 그래프이다. 구체적으로, 제1 및 제2 그래프(1810, 1820)는 서로 다른 크기의 결정립을 각각 구비하는 강유전층의 분극 특성을 나타내는 히스테리시스 곡선이다. 제2 그래프(1820)에 대응되는 강유전층의 결정립 크기는 제1 그래프(1810)에 대응되는 강유전층의 결정립 크기보다 작다.
도 19를 참조하면, 제2 그래프(1820)의 항전계(Ec2, -Ec2)는 제1 그래프(1810)의 항전계(Ec1, -Ec1)보다 작다. 항전계의 크기는 외부 전계가 인가될 때 분극 스위칭에 저항하는 능력에 비례할 수 있다. 이에 따라, 상기 항전계의 크기가 작을수록, 동일한 크기의 외부 전계가 인가될 때, 스위칭의 구동 속도가 상대적으로 빠를 수 있다. 또한, 상기 항전계의 크기가 작을수록 상대적으로 낮은 전계에서 분극 스위칭이 가능할 수 있다. 결과적으로, 나노 크기의 결정립을 구비하는 강유전층(325)를 채용함으로써, 강유전성 소자의 분극 스위칭 속도를 증가시킬 수 있다. 그 결과, 강유전성 소자의 쓰기 동작 속도를 향상시킬 수 있다.
본 개시의 실시 예에 따르면, 상기 나노 크기의 결정립은, 강유전층(325) 내에 도핑되는 도펀트의 농도를 제어하거나, 강유전층(325)에 대한 결정화 열처리 조건을 제어함으로써 획득할 수 있다. 일 실시 예에 있어서, 강유전층(325)는 하프늄 산화물, 지르코늄 산화물 또는 이들의 조합을 포함할 수 있다. 상기 도펀트는 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 둘 이상의 조합을 포함할 수 있다.
도 20은 본 개시의 일 실시 예에 있어서, 도펀트 농도 및 후속 열처리에 따르는 강유전층의 결정 구조를 나타내는 도면이다. 구체적으로, 하부 전극으로서 10 nm 두께의 질화티타늄(TiN)층, 강유전성 물질층으로서 8 nm 두께의 비정질 구조의 실리콘 도핑된 하프늄산화물(Si:HfO2)층, 상부 전극으로서 10 nm 두께의 질화티타늄(TiN)층을 적층하고, 질소 분위기에서 후속 열처리(Post-Anneal)를 실시하였다. 하프늄 산화물(HfO2)층 내에 주입되는 상기 실리콘의 함량 및 상기 후속 열처리 온도에 따르는 상기 하프늄 산화물층의 결정화도를 조사하였다. 도 20을 참조하면, 기준 라인(Rf)을 경계로 하여, 상기 기준 라인(Rf)의 상부는 결정질의 하프늄 산화물이 존재하고, 상기 기준 라인(Rf)의 하부는 비정질의 하프늄 산화물이 존재하는 것으로 관찰되었다. 본 실시 예에서, 8 nm 보다 작은 결정립을 가지는 하프늄산화물층의 생성 조건은 상기 기준 라인(Rf) 인근에 존재할 것으로 판단된다. 즉, 결정질 하프늄 산화물층과 비정질 하프늄 산화물층의 형성 영역의 경계에서는 나노 크기의 결정립을 가지는 하프늄 산화물층이 형성될 것으로 예측된다.
도 21 및 도 22는 본 개시의 일 실시 예에 있어서, 전계 인가 시간에 따르는 분극 변화를 나타내는 그래프이다. 구체적으로, 도 21은, 도 20의 A 포인트인 실리콘 도펀트(Si)의 함량 4.2 중량% 및 후열처리 온도 600℃ 조건에서 제조한 10 nm 두께의 질화티타늄층, 8 nm 두께의 실리콘도핑된 하프늄산화물층 및 10 nm 두께의 질화티타늄층의 적층 구조에 대한 테스트 결과를 나타낸다. 도 22는, 도 20의 B 포인트인 실리콘 도펀트(Si)의 함량 5.7 중량% 및 후열처리 온도 600℃ 조건에서 제조한 10 nm 두께의 질화티타늄층, 8 nm 두께의 실리콘도핑된 하프늄산화물층 및 10 nm 두께의 질화티타늄층의 적층 구조에 대한 테스트 결과를 나타낸다. 구체적으로, 인가 전계를 고정한 상태에서, 인가 시간(t)에 따르는 분극 변화(△P)를 관찰하였다. 도 21 및 도 22에서는 분극 변화(△P)를 포화 분극(Ps)의 2배수로 나눔으로써, 분극 변화(△P)를 변화 가능한 최대량과 대비한 비율로 나타내었다.
도 21 및 도 22를 참조하면, 각각의 도면에서, 인가 전계(MV/cm)의 크기가 증가할수록, 동일 시간 전계를 인가할 때 분극 변화(△P)가 커지는 것을 확인할 수 있다. 또한, 인가 전계(MV/cm)의 크기가 증가할수록, 분극 스위칭이 포화 상태에 이르는 시간, 즉, △P/(2Ps)가 1에 도달하는 시간이 빨라짐을 확인할 수 있다.
다만, 도 21 및 도 22를 서로 비교하면, 도 22에 도시되는 B 포인트 조건의 하프늄 산화물층의 경우, 전계의 초기 인가 시간에 분극 변화(△P)가 상대적으로 큰 것을 확인할 수 있다. 즉, 분극 스위칭 속도가 빠른 것을 확인할 수 있다. 실제 조직 관찰 결과, B 포인트 조건이 A 포인트 조건보다 나노 크기의 결정립을 구비하는 강유전층의 요건을 보다 충실히 만족시켰다.
본 개시의 실시 예에서, 강유전층(325)는 3 내지 15 nm의 두께를 가질 수 있다. 강유전층(325)은 약 4 내지 6 중량%의 도펀트를 구비할 수 있다. 또한, 강유전층(325)은 비정질 상태의 강유전성 물질층으로 증착된 후에, 500 내지 1000℃의 후속 열처리를 통해 나노 크기의 결정립을 가지도록 결정화될 수 있다.
도 23은 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 순서도이다. 도 23의 S310을 참조하면, 기판을 준비한다. 기판은 반도체 물질을 포함할 수 있다. 일 예로서, 상기 기판은 p형 도핑된 실리콘 기판일 수 있다.
S320을 참조하면, 기판 상에 도펀트가 도핑된 강유전성 물질막을 형성한다. 상기 강유전성 물질막은 비정질의 구조를 가질 수 있다. 상기 강유전성 물질막은 일 예로서, 하프늄 산화물, 지르코늄 산화물 또는 이들의 조합을 포함할 수 있다. 상기 강유전성 물질막은 일 예로서, 도펀트를 포함할 수 있다. 상기 도펀트는 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 강유전성 물질막은 일 예로서, 실리콘이 도펀트로서 도핑된 하프늄산화물층일 수 있다. 상기 강유전성 물질막을 형성하는 방법은 일 예로서, 화학기상증착법, 또는 원자층증착법을 적용할 수 있다
S330을 참조하면, 상기 강유전성 박막 상에 전극 박막을 형성한다. 상기 전극 박막은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다.
S340을 참조하면, 상기 강유전성 물질막을 열처리하여 나노 크기의 결정립을 구비하는 강유전 박막을 형성한다. 상기 강유전성 물질막의 열처리는 상기 전극 박막이 상기 강유전성 물질층을 커버한 상태에서 진행될 수 있다. 상기 열처리는 질소, 산소, 수소, 아르곤 또는 이들의 조합인 가스 분위기에서 진행될 수 있다. 상기 열처리는 500 내지 1000℃의 온도에서 진행될 수 있다.
비록 도 23에 도시되지는 않았지만, 상기 전극 박막, 및 상기 강유전 박막을 패터닝하는 공정이 추가적으로 진행될 수 있다. 그 결과, 상기 기판 상부에 강유전층 및 게이트 전극층을 형성될 수 있다. 또한, 상기 패터닝 결과 노출된 상기 기판의 영역에 선택적으로 도펀트를 주입하는 공정이 추가적으로 진행될 수 있다. 그 결과, 상기 게이트 전극층의 양단에 위치하는 상기 기판의 영역에 소소 영역 및 드레인 영역이 각각 형성될 수 있다.
몇몇 다른 실시 예에 있어서, S320 단계에서, 상기 기판과 상기 강유전성 물질막 사이에 계면 절연막을 추가적으로 형성할 수 있다. 계면 절연막은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 이어서, 상기 S330 단계 및 S340 단계를 진행한 후에, 상기 기판 상에 순차적으로 적층되는 계면 절연막, 상기 강유전 박막 및 상기 전극 박막에 대해 패터닝을 진행함으로써, 상기 기판 상에 계면 절연층, 상기 강유전층, 및 상기 게이트 전극층이 형성될 수 있다. 상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전성 소자가 제조될 수 있다.
도 24 내지 도 26은 본 개시의 일 실시 예에 따르는 강유전성 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 도 24를 참조하면, 기판(301)을 준비한다. 기판(301)은 반도체 물질을 포함할 수 있다. 기판(301)은 일 예로서, 실리콘 기판, 갈륨비소 기판, 인듐인 기판, 게르마늄 기판, 또는 실리콘 게르마늄 기판일 수 있다. 기판(301)은 도핑되어 전도성을 가질 수 있다. 일 예로서, 기판(301)은 p형 또는 n형으로 도핑될 수 있다. 일 실시 예에서, 기판(301)은 p형으로 도핑된 실리콘 기판일 수 있다.
이어서, 기판(301) 상에 계면 절연막(310)을 형성한다. 계면 절연막(310)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 계면 절연막(310)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다. 계면 절연막(310)은 비정질 상태로 형성될 수 있다. 계면 절연막(310)은 일 예로서, 1 내지 5 nm의 두께로 형성될 수 있다.
이어서, 계면 절연막(310) 상에 강유전성 물질막(320)을 형성한다. 강유전성 물질막(320)은 비정질 상태로 형성될 수 있다. 일 실시 예에서, 강유전성 물질막(320)은 이성분계 금속 산화물을 포함할 수 있다. 일 예로서, 강유전성 물질막(320)은 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 강유전성 물질막(320)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다. 강유전성 물질층(320)은 일 예로서, 3 내지 15 nm의 두께로 형성될 수 있다.
일 실시 예에 있어서, 강유전성 물질막(320)은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질막(320) 내부에 균일하게 분포할 수 있다. 일 예로서, 강유전성 물질막(320)이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 강유전성 물질막(320)은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질막(320)이 결정화된 후에, 결정화된 강유전성 물질막(320)의 강유전성을 안정적으로 유지시키는 역할을 수행할 수 있다. 상기 도펀트는 일 예로서, 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 란타넘 또는 이들의 조합을 포함할 수 있다. 일 실시 예에 따르면, 상기 도펀트는, 강유전성 물질막(320)의 형성 공정 과정에서, 박막의 소스 물질과 함께 강유전성 물질막(320) 내에 주입될 수 있다. 다른 실시 예로서, 상기 도펀트는 강유전성 물질막(320)의 형성 공정이 완료된 후에, 이온 주입 방법에 의해 강유전성 물질막(320) 내에 주입될 수 있다. 상기 도펀트는 강유전성 물질막(320) 내에 약 4 내지 6 중량% 로 주입될 수 있다.
이어서, 강유전성 물질막(320) 상에, 전극 박막(340)을 형성한다. 전극 박막(340)은 일 예로서, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 티타늄질화물(TiN), 탄탈륨질화물(TaN), 텅스텐질화물(WN), 또는 이들의 둘 이상의 조합을 포함할 수 있다. 전극 박막(340)을 형성하는 방법은 일 예로서, 물리적 기상 증착법, 화학적 기상 증착법, 원자층 증착법 등이 적용될 수 있다.
도 25를 참조하면, 강유전성 물질막(320)을 열처리하여 나노 크기의 결정립을 구비하는 강유전 박막(322)을 형성한다. 강유전성 물질막(320)의 열처리는 상기 전극 박막이 상기 강유전성 물질층을 커버한 상태에서 진행될 수 있다. 상기 열처리는 질소, 산소, 수소, 아르곤 또는 이들의 조합인 가스 분위기에서 진행될 수 있다. 상기 열처리는 500 내지 1000℃의 온도에서 진행될 수 있다.
도 26을 참조하면, 기판(301) 상에서, 전극 박막(340), 강유전 박막(322) 및 계면 절연막(310)을 패터닝할 수 있다. 그 결과, 기판(301) 상에 적층되는 계면 절연층(315), 강유전층(325) 및 게이트 전극층(345)를 형성할 수 있다. 또한, 상기 패터닝에 의해 노출된 기판(301)의 영역에 선택적으로 도펀트를 주입할 수 있다. 일 실시 예로서, 상기 도펀트 주입은 이온 주입 방법(I2)에 의해 진행될 수 있다. 그 결과, 게이트 전극층(345)의 양단에 위치하는 기판(301)의 영역에 소소 영역(350) 및 드레인 영역(360)을 각각 형성할 수 있다. 상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전 소자를 제조할 수 있다. 본 실시 예에서는 나노 크기의 결정립을 구비하는 강유전층을 채용함으로써, 강유전성 소자의 분극 스위칭 속도를 증가시킬 수 있다. 그 결과, 강유전성 소자의 쓰기 동작 속도를 향상시킬 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2 3: 강유전성 소자,
101 201 301: 기판, 105 205 305: 채널 영역,
110 210 310: 계면 절연막, 115 215: 계면 절연층,
120 230 320: 강유전성 물질막, 122 232 322: 강유전 박막,
125 235 325: 강유전층, 130: 결정화 시드막,
140 240 340: 전극 박막, 145 245 345: 게이트 전극층,
150 250 350: 소스 영역, 160 260 360: 드레인 영역,
220: 유전체 박막, 222: 결정화 시드막, 225: 결정화 시드층.

Claims (21)

  1. 기판을 준비하는 단계;
    상기 기판의 상부에 비정질의 강유전성 물질막을 형성하는 단계;
    상기 강유전성 물질막 상에 결정질의 결정화 시드막을 형성하는 단계;
    상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성하는 단계;
    상기 결정화 시드막을 제거하여 상기 강유전 박막을 노출시키는 단계; 및
    상기 강유전 박막 상에 전극 박막을 형성하는 단계를 포함하는
    강유전성 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 강유전성 물질막은
    하프늄 산화물 및 지르코늄 산화물 중 적어도 하나를 포함하는
    강유전성 소자의 제조 방법.
  3. 제2 항에 있어서,
    상기 강유전성 물질층은 도펀트를 포함하며,
    상기 도펀트는 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 및 란타넘으로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는
    강유전성 소자의 제조 방법.
  4. 제1 항에 있어서,
    상기 결정화 시드막은
    실리콘, 게르마늄, 실리콘게르마늄, 및 탄화실리콘 중 적어도 하나를 포함하는
    강유전성 소자의 제조 방법.
  5. 제1 항에 있어서,
    상기 결정화 시드막은
    상기 강유전 박막의 격자 상수와 서로 다른 격자 상수를 가지는
    강유전성 소자의 제조 방법.
  6. 제1 항에 있어서,
    상기 결정화 시드막을 형성하는 단계는,
    상기 결정화 시드막의 결정립 크기 및 이에 대응되는 상기 결정화 시드막의 두께를 결정하는 단계; 및
    상기 결정된 결정립 크기 및 두께를 가지도록, 상기 결정화 시드막의 박막 증착 공정을 제어하는 단계를 포함하는
    강유전성 소자의 제조 방법.
  7. 제1 항에 있어서,
    상기 강유전 박막의 결정립 크기는
    상기 결정화 시드막의 결정립 크기와 실질적으로 동일한
    강유전성 소자의 제조 방법.
  8. 제1 항에 있어서,
    상기 결정화 시드막의 형성 공정은
    상기 강유전성 물질막의 결정화 온도 이하에서 진행되는
    강유전성 소자의 제조 방법.
  9. 제1 항에 있어서,
    상기 결정화 시드막의 형성 공정은 500℃ 미만의 공정 온도에서 진행되는
    강유전성 소자의 제조 방법.
  10. 제1 항에 있어서,
    상기 강유전성 물질막의 열처리 공정은
    500℃ 내지 1000℃의 공정 온도에서 진행되는
    강유전성 소자의 제조 방법.
  11. 제1 항에 있어서,
    상기 기판과 상기 강유전성 물질막 사이에,
    계면 절연막을 형성하는 단계를 더 포함하는
    강유전성 소자의 제조 방법.
  12. 제1 항에 있어서,
    상기 전극 박막, 및 상기 강유전 박막을 패터닝하여, 상기 기판 상에 게이트 전극층 및 강유전층을 형성하는 단계; 및
    상기 기판에 선택적으로 도펀트를 주입하여, 상기 게이트 전극층의 양단에 위치하는 상기 기판의 영역에 소소 영역 및 드레인 영역을 각각 형성하는 단계를 더 포함하는
    강유전성 소자의 제조 방법.
  13. 기판을 준비하는 단계;
    상기 기판의 상부에 결정질의 결정화 시드막을 형성하는 단계;
    상기 결정화 시드막 상에 비정질의 강유전성 물질막을 형성하는 단계;
    상기 강유전성 물질막을 열처리하여, 결정질의 강유전 박막을 형성하는 단계; 및
    상기 강유전 박막 상에 전극 박막을 형성하는 단계를 포함하고,
    강유전성 소자의 제조 방법.
  14. 제13 항에 있어서,
    상기 결정화 시드막을 형성하는 단계는,
    상기 소정의 결정립 크기를 가지며, 제1 두께를 가지는 결정질의 유전체 박막을 상기 기판의 상부에 형성하는 단계; 및
    상기 유전체 박막의 적어도 일부분을 제거하여, 상기 유전체 박막의 두께를 상기 제1 두께 보다 얇은 제2 두께로 감소시키는 단계를 포함하는
    강유전성 소자의 제조 방법.
  15. 제14 항에 있어서,
    상기 유전체 박막은
    상기 제2 두께로서, 1 내지 10 nm의 두께를 가지도록 식각 또는 그라인딩되는
    강유전성 소자의 제조 방법.
  16. 제14 항에 있어서,
    상기 결정화 시드막은
    티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 스트론튬티타늄산화물, 바륨티타늄산화물 및 이트륨티타늄산화물 중 적어도 하나를 포함하는
    강유전성 소자의 제조 방법.
  17. 제13 항에 있어서,
    상기 기판과 상기 결정화 시드막 사이에,
    계면 절연막을 형성하는 단계를 더 포함하는
    강유전성 소자의 제조 방법.
  18. 제13 항에 있어서,
    상기 전극 박막, 상기 강유전 박막 및 상기 결정화 시드막을 패터닝하여, 상기 기판 상에 결정화 시드층, 강유전층 및 게이트 전극층을 형성하는 단계; 및
    상기 기판에 선택적으로 도펀트를 주입하여, 상기 게이트 전극층의 양단에 위치하는 상기 기판의 영역에 소소 영역 및 드레인 영역을 각각 형성하는 단계를 더 포함하는
    강유전성 소자의 제조 방법.
  19. 기판;
    상기 기판 상에 배치되는 계면 절연층;
    상기 계면 절연층 상에 배치되는 결정화 시드층;
    상기 결정화 시드층 상에 배치되는 강유전층; 및
    상기 강유전층 상에 배치되는 게이트 전극층을 포함하고,
    상기 결정화 시드층은 상기 계면 절연층보다 유전상수가 큰 유전층인
    강유전성 소자.
  20. 기판;
    상기 기판 상에 배치되는 강유전층;
    상기 강유전층 상에 배치되는 게이트 전극층을 포함하고,
    상기 강유전층은 3 내지 15 nm의 두께를 가지며,
    상기 강유전층의 결정립 평균 크기는 상기 강유전층의 두께보다 작은
    강유전성 소자.
  21. 제20 항에 있어서,
    상기 강유전층은 하프늄 산화물 및 지르코늄 산화물 중 적어도 하나를 포함하고,
    상기 강유전층은 4 내지 6 중량%의 도펀트를 포함하되,
    상기 도펀트는 탄소, 실리콘, 마그네슘, 알루미늄, 이트륨, 게르마늄, 주석, 스트론튬, 납, 칼슘, 바륨, 티타늄, 지르코늄, 가돌리늄, 및 란타넘으로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는
    강유전성 소자.

KR1020180015858A 2018-02-08 2018-02-08 강유전성 소자의 제조 방법 KR102433290B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180015858A KR102433290B1 (ko) 2018-02-08 2018-02-08 강유전성 소자의 제조 방법
US16/168,687 US10804294B2 (en) 2018-02-08 2018-10-23 Ferroelectric device and method of manufacturing the same
CN201811365456.2A CN110137180B (zh) 2018-02-08 2018-11-16 铁电器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180015858A KR102433290B1 (ko) 2018-02-08 2018-02-08 강유전성 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190109606A true KR20190109606A (ko) 2019-09-26
KR102433290B1 KR102433290B1 (ko) 2022-08-17

Family

ID=67476901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180015858A KR102433290B1 (ko) 2018-02-08 2018-02-08 강유전성 소자의 제조 방법

Country Status (3)

Country Link
US (1) US10804294B2 (ko)
KR (1) KR102433290B1 (ko)
CN (1) CN110137180B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095974A1 (ko) * 2019-11-15 2021-05-20 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件
US10790149B2 (en) * 2018-07-26 2020-09-29 Tokyo Electron Limited Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11107901B2 (en) * 2019-04-03 2021-08-31 Sandisk Technologies Llc Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same
KR102247789B1 (ko) 2019-11-12 2021-05-03 울산과학기술원 유전 박막, 및 이를 포함하는 멤커패시터
CN110890272A (zh) * 2019-11-22 2020-03-17 中国科学院微电子研究所 一种氧化铪基铁电薄膜的制备方法
KR20210075727A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11171219B2 (en) * 2020-03-20 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
US11758737B2 (en) * 2020-05-28 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
US11302529B2 (en) * 2020-07-09 2022-04-12 Taiwan Semiconductor Manufacturing Company Ltd. Seed layer for ferroelectric memory device and manufacturing method thereof
US11706928B2 (en) * 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
US11335702B1 (en) * 2020-11-13 2022-05-17 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166965A (ja) * 2003-12-03 2005-06-23 Ulvac Japan Ltd 薄膜製造方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US20160308021A1 (en) * 2014-04-04 2016-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel MOSFET with Ferroelectric Gate Stack
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275726B1 (ko) 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
JP2002198496A (ja) * 2000-12-26 2002-07-12 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法ならびに強誘電体メモリ装置
JP4349293B2 (ja) * 2005-02-01 2009-10-21 セイコーエプソン株式会社 強誘電体薄膜の製造方法、圧電素子、強誘電体メモリ
KR100682934B1 (ko) * 2005-02-17 2007-02-15 삼성전자주식회사 강유전층을 이용한 정보 저장 매체 및 그 제조 방법
US7816217B2 (en) * 2005-12-22 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step epitaxial process for depositing Si/SiGe
TWI354334B (en) * 2006-09-29 2011-12-11 Hynix Semiconductor Inc Semiconductor device with bulb-type recessed chann
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5930852B2 (ja) * 2012-06-04 2016-06-08 株式会社ユーテック 強誘電体結晶膜の製造方法
JP6814915B2 (ja) * 2015-09-18 2021-01-20 アドバンストマテリアルテクノロジーズ株式会社 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
DE102015015854B4 (de) 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
US10515857B2 (en) * 2017-09-28 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166965A (ja) * 2003-12-03 2005-06-23 Ulvac Japan Ltd 薄膜製造方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US20160308021A1 (en) * 2014-04-04 2016-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel MOSFET with Ferroelectric Gate Stack
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095974A1 (ko) * 2019-11-15 2021-05-20 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
KR20210059428A (ko) * 2019-11-15 2021-05-25 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
US11158701B2 (en) 2019-11-15 2021-10-26 Gwangju Institute Of Science And Technology Dielectric thin film, memcapacitor including the same, cell array including the same, and manufacturing method thereof

Also Published As

Publication number Publication date
US10804294B2 (en) 2020-10-13
CN110137180A (zh) 2019-08-16
CN110137180B (zh) 2023-06-06
US20190244973A1 (en) 2019-08-08
KR102433290B1 (ko) 2022-08-17

Similar Documents

Publication Publication Date Title
KR102433290B1 (ko) 강유전성 소자의 제조 방법
JP6783290B2 (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
CN108511517B (zh) 铁电存储器件和制造其的方法
US10522564B2 (en) Ferroelectric memory device and method of manufacturing the same
US11848193B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10903363B2 (en) Ferroelectric semiconductor device
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
KR20190115508A (ko) 강유전성 메모리 장치
US20210028180A1 (en) Semiconductor device and method of manufacturing the same
KR20210081180A (ko) 전자 소자 및 그 제조방법
KR20190008049A (ko) 강유전성 메모리 소자의 제조 방법
TW202234684A (zh) 積體電路
KR20200130770A (ko) 강유전성 반도체 소자
US20220005923A1 (en) Thin film structure including dielectric material layer and electronic device employing the same
JP2006196909A (ja) Ｓｂ、ＧａまたはＢｉがドーピングされた半導体メモリ素子及びその製造方法
KR20210047592A (ko) 전자 소자 및 그 제조방법
KR20240060480A (ko) 강유전성 구조물에 반강유전성을 유도하기 위한 억제층 삽입
JP2000012791A (ja) 半導体装置及びその製造方法
JP2008078580A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant