WO2021095974A1 - 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법 - Google Patents

유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법 Download PDF

Info

Publication number
WO2021095974A1
WO2021095974A1 PCT/KR2019/016731 KR2019016731W WO2021095974A1 WO 2021095974 A1 WO2021095974 A1 WO 2021095974A1 KR 2019016731 W KR2019016731 W KR 2019016731W WO 2021095974 A1 WO2021095974 A1 WO 2021095974A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
dielectric thin
electrode
preliminary
lattice constant
Prior art date
Application number
PCT/KR2019/016731
Other languages
English (en)
French (fr)
Inventor
이상한
안현지
양지웅
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Publication of WO2021095974A1 publication Critical patent/WO2021095974A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Definitions

  • the present application relates to a dielectric thin film, a memcapacitor including the same, a cell array including the same, and a method of manufacturing the same, and more particularly, a preliminary dielectric thin film having a stretched lattice constant in a gas atmosphere including a passivation element.
  • the present invention relates to a dielectric thin film provided with a passivation element in the preliminary dielectric thin film by heat treatment, a memcapacitor including the same, a cell array including the same, and a method of manufacturing the same.
  • the manufacturing process is relatively simple and the memory characteristics are relatively simple.
  • Research on improved resistance change memory devices is increasing.
  • an inert electrode a resistance change layer located on the inert electrode and having a state change according to the formation and extinction of a metal filament, and the resistance change Disclosed is a variable resistance memory device comprising an active electrode positioned on a layer, wherein the active electrode is a TaNx material having an FCC structure, and the crystal is 0.9 to 1.1.
  • One technical problem to be solved by the present application is to provide a dielectric thin film having multiple dielectric properties by a stretched lattice constant, a memcapacitor including the same, a cell array including the same, and a method of manufacturing the same.
  • Another technical problem to be solved by the present application is to provide a dielectric thin film having improved dielectric properties by heat treatment in an oxygen atmosphere, a memcapacitor including the same, a cell array including the same, and a method of manufacturing the same.
  • the present application provides a memcapacitor.
  • the memcapacitor is disposed between a first electrode of a metal-doped perovskite composition, a second electrode on the first electrode, and the first electrode and the second electrode, and the second electrode It may include a dielectric thin film having a perovskite composition having multiple dielectric constants according to a voltage between the first electrode and the second electrode.
  • the metal doped to the first electrode is niobium (Nb), silicon (Si), copper (Cu), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni ), chromium (Cr), iron (Fe), gold (Au), silver (Ag), neodymium (Nd), or palladium (Pd).
  • the dielectric thin film includes a perovskite (ABO 3 ) made of an A-site metal and a B-site metal, wherein the A-site metal includes a rare earth metal, and the B- The site metal may include a metal containing magnetic ions.
  • ABO 3 perovskite
  • the lattice constant of the first electrode is greater than the lattice constant of the dielectric thin film, and the dielectric thin film is epitaxially grown on the first electrode, thereby generating a tensile force by the first electrode.
  • the dielectric thin film may include one having a lattice constant that is stretched rather than an inherent lattice constant.
  • the first electrode, the dielectric thin film, comprising the Nb-doped SrTiO 3 can comprise a SrMnO 3.
  • the dielectric thin film may include that provided on the (001) surface of Nb-doped SrTiO 3.
  • the present application provides a dielectric thin film.
  • the dielectric thin film has a lattice constant that is stretched more than an inherent lattice constant, and includes a passivation element that reduces increased dielectric loss according to the lattice constant stretching, and is applied from the outside. It may include those having multiple dielectric constants by the electric field.
  • the passivation element may include passing vacancy generated according to lattice constant elongation.
  • the vacancy generated according to the lattice constant elongation may include oxygen vacancy, and the cavitation element may include oxygen.
  • the dielectric thin film may include that, as a result of XRD measurement, when 2 ⁇ exceeds 48°, a (002) peak is observed.
  • the present application provides a memcapacitor.
  • the memcapacitor includes a first electrode, the dielectric thin film disposed on the first electrode, and a second electrode on the dielectric thin film, wherein the first electrode is directly connected to the dielectric thin film. It may include contacting and applying a tensile force to the dielectric thin film, so that the dielectric thin film has a lattice constant that is stretched more than an inherent lattice constant.
  • the present application provides a method of manufacturing a dielectric thin film.
  • the method of manufacturing the dielectric thin film comprises: preparing a preliminary dielectric thin film having a lattice constant greater than an inherent lattice constant and having an increased dielectric loss according to the tensile constant, on the preliminary dielectric thin film Forming a protective layer, and heat-treating the preliminary dielectric thin film and the passivation layer in a gas atmosphere containing a passivation element to form a dielectric thin film provided with the passivation element in the preliminary dielectric thin film.
  • the passivation element may reduce dielectric loss due to lattice constant elongation, so that the dielectric thin film may have a dielectric loss lower than that of the preliminary dielectric thin film.
  • the step of removing the protective layer may be further included.
  • the preparing of the preliminary dielectric thin film includes preparing a first electrode having a lattice constant greater than that of the preliminary dielectric thin film, and epitaxially forming the preliminary dielectric thin film on the first electrode. It may include preparing the preliminary dielectric thin film having a lattice constant greater than the inherent lattice constant by growing it.
  • the preliminary dielectric thin film and the protective layer may include forming a pulsed laser deposition method.
  • the present application provides a method of manufacturing a memcapacitor.
  • the method of manufacturing the memcapacitor may include forming the dielectric thin film on the first electrode, removing the protective layer, and forming a second electrode on the dielectric thin film. It may include.
  • the method of manufacturing a dielectric thin film according to an embodiment of the present invention includes preparing a preliminary dielectric thin film having a lattice constant greater than an inherent lattice constant and having an increased dielectric loss according to the tensile constant, on the preliminary dielectric thin film Forming a protective layer, and heat-treating the preliminary dielectric thin film and the passivation layer in a gas atmosphere containing a passivation element to form a dielectric thin film provided with the passivation element in the preliminary dielectric thin film.
  • Preparing the preliminary dielectric thin film may include preparing the preliminary dielectric thin film by epitaxial growth on a first electrode having a lattice constant greater than the inherent lattice constant of the preliminary dielectric thin film. That is, the preliminary dielectric thin film may be formed on the first electrode having a larger lattice constant than the preliminary dielectric thin film to form the preliminary dielectric thin film having a stretched lattice constant. In this case, the preliminary dielectric thin film may have voids formed therein by the tension of the lattice.
  • the heat treatment of the preliminary dielectric thin film and the passivation layer in a gas atmosphere containing the passivation element may include converting the pores generated according to lattice tension of the preliminary dielectric thin film to the passivation element. It may include a step of passivating. That is, the dielectric loss of the preliminary dielectric thin film may increase due to the pores generated according to lattice tension, and the passivation element is provided to the dielectric thin film with increased dielectric loss, so that the dielectric loss is reduced. Can be formed.
  • the dielectric thin film may have multiple dielectric constants due to a phase change occurring due to an applied electric field. Accordingly, after removing the protective layer, a second electrode is formed on the dielectric thin film, so that a multi-level memcapacitor can be manufactured. That is, a memcapacitor including the dielectric thin film having multiple dielectric constants may be manufactured.
  • FIG. 1 is a flowchart illustrating a method of manufacturing a dielectric thin film according to an exemplary embodiment of the present invention.
  • FIGS. 2 to 4 are views for explaining a method of manufacturing a dielectric thin film according to an embodiment of the present invention.
  • FIG. 5 is a schematic diagram illustrating a memcapacitor according to an embodiment of the present invention.
  • FIG. 6 is a diagram showing an X-ray diffraction pattern (XRD) of a dielectric thin film according to Comparative Example 1-1 to Experimental Example 1-5 of the present invention.
  • XRD X-ray diffraction pattern
  • FIG. 7 is a diagram showing a transmission electron microscope (TEM) and a high-resolution transmission electron microscope (HRTEM) image of a dielectric thin film according to Experimental Example 1-6-1 of the present invention, and the diagram inserted in FIG. 7A is A Fourier transform pattern of a transmission electron microscope image of a dielectric thin film according to Experimental Example 1-6-1 of the present invention is shown.
  • TEM transmission electron microscope
  • HRTEM high-resolution transmission electron microscope
  • FIG. 8 is a diagram showing an X-ray diffraction pattern (XRD) of a dielectric thin film according to Experimental Example 1-1 of the present invention.
  • FIG. 9 is a diagram showing a result of a reciprocal space map (RSM) of a dielectric thin film according to Experimental Example 1-1 of the present invention.
  • RSM reciprocal space map
  • 10 to 11 are diagrams showing X-ray diffraction patterns (XRD) according to the thickness of the dielectric thin films according to Experimental Examples 1-6-1 to 1-6-2 of the present invention.
  • XRD X-ray diffraction patterns
  • FIGS. 12 to 13 are diagrams showing a dielectric constant and a loss tangent according to a voltage applied to the dielectric thin film according to Experimental Example 1-1 of the present invention.
  • 16 and 17 are views showing an X-ray diffraction pattern (XRD) according to the thickness of the dielectric thin films according to Experimental Examples 2-1-1 and 2-2-2 of the present invention.
  • XRD X-ray diffraction pattern
  • FIG. 19 is a diagram showing voltage versus dielectric loss according to thickness of dielectric thin films according to Experimental Examples 2-2-1 and 2-2-2 of the present invention.
  • 20 and 21 are diagrams showing dielectric constants and loss tangents according to voltages of dielectric thin films according to Experimental Example 2-1-2 of the present invention.
  • 22 to 23 are diagrams showing dielectric constants and loss tangents according to voltages of dielectric thin films according to Experimental Examples 1-1 to 1-5, and 2-1-2 of the present invention.
  • FIG. 24 is a diagram showing the dielectric constant over time of the dielectric thin film according to Experimental Example 2-1-2 of the present invention.
  • 25 is a block diagram schematically illustrating an example of an electronic system including a memcapacitor based on the technical idea of the present invention.
  • 26 is a block diagram schematically showing an example of a memory card including a memcapacitor based on the technical idea of the present invention.
  • first, second, and third are used to describe various elements, but these elements should not be limited by these terms. These terms are only used to distinguish one element from another element. Accordingly, what is referred to as a first component in one embodiment may be referred to as a second component in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiment. In addition, in the present specification,'and/or' is used to mean including at least one of the elements listed before and after.
  • FIGS. 2 to 4 are diagrams illustrating a method of manufacturing a dielectric thin layer according to an exemplary embodiment of the present invention.
  • a preliminary dielectric thin film 200 having a lattice constant greater than an inherent lattice constant a d and having an increased dielectric loss according to the lattice constant tension may be prepared. (S110).
  • the preliminary dielectric thin film 200 may be manufactured by epitaxial growth on the first electrode 100.
  • the preliminary dielectric thin film 200 may be epitaxially formed on the first electrode 100 by various methods such as laser pulse deposition or sputtering.
  • the preliminary dielectric thin film 200 may be manufactured on the first electrode 100 by a pulse laser deposition method.
  • the first electrode 100 may be disposed on a substrate holder in the chamber, and a vacuum may be formed in the chamber.
  • the substrate holder in the chamber in which the vacuum is formed may be heated, and oxygen gas may be provided in the chamber.
  • a laser pulse may be provided to the target of the preliminary dielectric thin film 200, and accordingly, the preliminary dielectric thin film 200 on the first electrode 100 ) Can be prepared.
  • the preliminary dielectric thin film 200 may be a perovskite denoted ABO 3.
  • the preliminary dielectric thin film 200 according to an embodiment of the present invention has antiferromagnetic-paraelectric properties in a bulk, but the electric or magnetic field may be modified by lattice deformation.
  • the A-site metal of the preliminary dielectric thin film 200 may be a rare earth metal
  • the B-site metal may be a material including magnetic ions.
  • the A-site metal is scandinium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), praseodymium (Pr), neodium (Nd), promethium (Pm), and samarium (Sm). ), europium (Eu), gadolinium (Gd), telbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), tolium (Tm), ytterbium (Yb), or lutetium (Lu) Can be
  • the B-site metal may be any one of iron (Fe), cobalt (Co), nickel (Ni), or manganese (Mn) transition metal.
  • the B-site metal may be a metalloid that is any one of boron (B), carbon (C), silicon (Si), or aluminum (Al).
  • the B-site metal is cerium (Ce), praseodymium (Pr), neodium (Nd), promethium (Pm), samarium (Sm), europium (Eu), gadolinium (Gd), and telbium ( Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thorium (Tm), ytterbium (Yb) or lutetium (Lu) may be any one of a rare magnetic metal.
  • the preliminary dielectric thin film 200 may be strontium manganite (SrMnOx).
  • the first electrode 100 may be a metal doped metal oxide.
  • the metal is niobium (Nb), silicon (Si), copper (Cu), aluminum (Al), molybdenum (Mo), tungsten (W), nickel (Ni), chromium (Cr), iron (Fe ), gold (Au), silver (Ag), neodymium (Nd), or at least one of palladium (Pd).
  • the metal oxide is aluminum oxide (Ai 2 O 3 ), zinc oxide (ZnO), magnesium oxide (MgO), strontium titanate (SrTiO 3 ), yttria stabilized zirconia (YSZ), lanthanum aluminum It may be at least one of nate (LaAlOx), yttrium aluminum garnet (YAG), or niobium gallium oxide (NdGaO 3 ).
  • the first electrode 100 may be niobium-doped strontium titanate (SrTiO 3 ).
  • the first electrode 100 is niobium-doped strontium titanate (Nb-SrTiO 3 ) having a (001) plane, and the target of the preliminary dielectric thin film 200 is strontium manga It may be nate (SrMnO 3 ).
  • the substrate holder may be heated to a temperature of 900° C., and the oxygen gas is supplied in the chamber at a partial pressure of 200 mTorr. Can be provided.
  • a laser pulse of 10 Hz and 1800 pulses is provided to the strontium manganate target, so that the niobium-doped strontium titanate (Nb-SrTiO 3 ) is on the (001) surface.
  • a strontium manganite (SrMnOx) thin film may be prepared.
  • the preliminary dielectric thin film 200 may be formed on the first electrode 100.
  • the preliminary dielectric thin film 200 may have an inherent lattice constant (a d ) smaller than the lattice constant (a e) of the first electrode 100.
  • the preliminary dielectric thin film 200 epitaxially grown on the first electrode 100 may have a lattice constant greater than the inherent lattice constant (a d) of the preliminary dielectric thin film 200,
  • the preliminary dielectric thin film 200 may generate vacancy in the stretched grating.
  • the vacancy in the preliminary dielectric thin film 200 may be an oxygen vacancy.
  • the preliminary dielectric thin film 200 may have a stretched lattice constant.
  • a tensile force of 2% is applied to the lattice in the preliminary dielectric thin film 200 including strontium manganite
  • G-type antiferromagnetic-weak ferromagnetic and C-type antiferromagnetic-ferromagnetic ( ferromagnetic) can be easily converted to each other, and thus, the perovskite can have multiple dielectric constants due to an externally applied electric field. That is, the preliminary dielectric thin film 200 manufactured according to an embodiment of the present invention may have multiple dielectric constants.
  • a protective layer 300 may be formed on the preliminary dielectric thin film 200 (S120).
  • the protective layer 300 may be formed on the preliminary dielectric thin film 200 by a pulse laser deposition method. That is, the preliminary dielectric thin film 200 and the protective layer 300 may be manufactured by a pulse laser deposition method. Accordingly, immediately after the preliminary dielectric thin film 200 is manufactured, the protective layer 300 is It may be formed on the dielectric thin film 200.
  • the first electrode 100 and the target of the preliminary dielectric thin film 200 may be charged in the chamber, and at this time, the target of the protective layer 300 is also disposed in the chamber.
  • the protective layer 300 may be strontium lutenate (SrRuO 3 ).
  • the temperature of the substrate holder is reduced to 750° C., and the oxygen gas is simultaneously reduced to 100 mTorr. It can be changed by partial pressure.
  • a laser pulse of 3 Hz and 1820 pulses may be provided to the target of the protective layer 300, and accordingly, the protective layer 300 on the preliminary dielectric thin film 200 ) Can be prepared.
  • the protective layer 300 may have the same crystal structure as the preliminary dielectric thin film 200, but may have a lattice constant greater than the inherent lattice constant of the preliminary dielectric thin film 200. Accordingly, the preliminary dielectric thin film 200 may have thin films having a lattice constant greater than the inherent lattice constant of the preliminary dielectric thin film 200 at upper and lower portions. Specifically, for example, when the protective layer 300 is strontium lutenate, and the preliminary dielectric thin film 200 is strontium manganate, the protective layer 300 and the preliminary dielectric thin film 200 are cubic type peg. It has a lobsky structure and can have a lattice misfit of 3.29%.
  • the preliminary dielectric thin film 200 and the protective layer 300 are heat-treated in a gas atmosphere containing a passivation element, so that the passivation element is contained in the preliminary dielectric thin film 200.
  • the provided dielectric thin film 250 may be formed (S130).
  • the first electrode 100 on which the preliminary dielectric thin film 200 and the protective layer 300 are sequentially stacked may be heat-treated under the passivation element atmosphere.
  • the passivation element is provided to the pores of the preliminary dielectric thin film 200, so that the dielectric thin film 250 may be manufactured.
  • the passivation element may be an oxygen element.
  • the first electrode 100 on which the preliminary dielectric thin film 200 and the protective layer 300 are sequentially stacked may be provided in a furnace.
  • Oxygen gas may be provided in the furnace at a rate of 2L/min, and at the same time, the dielectric thin film 250 provided with the oxygen element of the oxygen gas may be manufactured by heat treatment for 2 hours at a temperature of 600°C. .
  • the cavities in the preliminary dielectric thin film 200 may be passivated, and accordingly, the preliminary dielectric thin film ( The dielectric thin film 250 from which defects formed in 200 are removed may be formed.
  • the passivation element is provided, and the oxidation number of the B-site metal ions in the preliminary dielectric thin film 200 may be increased, and at the same time, the ionic radius of the B-site metal ions may be reduced. Accordingly, the volume of the preliminary dielectric thin film 200 may be reduced. Therefore, the c-lattice constant of the preliminary dielectric thin film 200 perpendicular to the surface of the first electrode 100 shrinks, but epitaxial growth on the surface of the first electrode 100 The lattice on the side may not be substantially contracted or stretched.
  • the passivation element is provided, and the dielectric thin film 250 in which the c-lattice of the preliminary dielectric thin film 200 is contracted may be manufactured.
  • the cavities are passivated, and dielectric loss of the dielectric thin film 250 may be reduced compared to the preliminary dielectric thin film 200.
  • the preliminary dielectric thin film 200 is strontium manganate (SrMnOx)
  • the preliminary dielectric thin film 200 includes manganese trivalent ions (Mn 3+ ) and manganese tetravalent ions (Mn 4+ ). Can include all.
  • the passivation element is provided, and the manganese trivalent ions (Mn 3+ ) in the preliminary dielectric thin film 200 may be changed to the manganese tetravalent ions (Mn 4+ ), Accordingly, the manufactured dielectric thin film 250 may substantially include only the manganese tetravalent ions (Mn 4+ ).
  • the value of 2 ⁇ at which the (002) peak is observed in the X-ray diffraction pattern is increased in the dielectric thin film 250 than in the preliminary dielectric thin film 200.
  • the preliminary dielectric thin film 200 may have a (002) peak at about 48°
  • the dielectric thin film 250 may have a (002) peak at about 48.3°.
  • the preliminary dielectric thin film 200 may exhibit multiple dielectric constants, and accordingly, the dielectric thin film 250 may also have multiple dielectric constants.
  • the dielectric thin film 250 may have fewer voids in the lattice compared to the preliminary dielectric thin film 200. Accordingly, the dielectric thin film 250 may have a more stable change in the dielectric constant than the preliminary dielectric thin film 200. That is, the dielectric thin film 250 may have a reduced range of values in which the dielectric constant is modulated than the preliminary dielectric thin film 200, and the range of voltage values having a constant dielectric constant increased, so that the dielectric thin film 250 may stably have multiple dielectric constant values.
  • the first electrode 100 on which the preliminary dielectric thin film 200 is formed may be heat treated without the step of forming the protective layer 300. That is, if the heat treatment step is performed immediately after the preparation of the preliminary dielectric thin film 200 on the first electrode 100, the cavities in the preliminary dielectric thin film 200 may not be passivated. That is, substantially the preliminary dielectric thin film 200 may remain as it is, and thus, it is not easy to manufacture the dielectric thin film 250 in which the pores are removed and dielectric loss is reduced.
  • the preliminary dielectric thin film 200 and the protective layer 300 may be heat treated, and accordingly, the preliminary The voids in the dielectric thin film 200 may be removed. That is, the protective layer 300 may prevent deoxidation of the preliminary dielectric thin film 200, and accordingly, the cavities in the preliminary dielectric thin film 200 are passivated, resulting in a stable multi-dielectric constant value.
  • the dielectric thin film 250 may be formed.
  • FIG. 5 is a schematic diagram illustrating a memcapacitor according to an embodiment of the present invention.
  • a memcapacitor including the dielectric thin film 250 described above with reference to FIGS. 1 to 5 may be manufactured.
  • the dielectric thin film 250 may be manufactured by forming the protective layer 300 on the preliminary dielectric thin film 200 and then heat-treating in an atmosphere containing the passivation element.
  • the memcapacitor removes the protective layer 300 formed on the dielectric thin film 250 using an oxidizing agent, and then the second electrode on the dielectric thin film 250 from which the protective layer 300 is removed.
  • the second electrode 400 is platinum (Pt), aluminum (Al), cadmium (Cd), cobalt (Co), copper (Cu), iron (Fe), germanium (Ge), indium (In ), magnesium (Mg), manganese (Mn), molybdenum (Mo), niobium (Nb), nickel (Ni), lead (Pb), antimony (Sb), selenium (Se), silicon (Si), tin ( Sn), tantalum (Ta), tellurium (Te), titanium (Ti), tungsten (W), zinc (Zn), or at least one of zirconium (Zr) may be included.
  • the protective layer 300 is the agent in which the protective layer 300 is formed in a solution containing the sodium metaperiodate. 1 It can be removed by immersing the electrode 100.
  • the second electrode 400 may be manufactured by RF sputtering in an inert atmosphere.
  • the memcapacitor may include the dielectric thin film 250 described above with reference to FIGS. 1 to 4.
  • the dielectric thin film 250 is strontium manganate
  • the strontium manganate when the strontium manganate is stretched by 2%, it may include two different stable phases, and accordingly, a change in the applied electric field It can cause a phase change.
  • the strontium manganate may have a G-type antiferromagnetic-weak ferromagnetic phase in an electric field lower than about 10 meV, and a C-type antiferromagnetic-ferromagnetic phase in an electric field greater than about 10 meV. That is, the memcapacitor including the dielectric thin film 250 having multiple dielectric constants according to the applied electric field may be manufactured.
  • the niobium doped with the first electrode of strontium titanate (Nb-SrTiO 3), strontium and damaged as a target for the preliminary dielectric thin film was prepared carbonate (SrMnO 3).
  • niobium-doped strontium titanate (001) substrate was washed with isopropyl alcohol (IPA).
  • the washed substrate was attached to a sample holder using a silver paste and heat-treated at a temperature of 200° C. for 5 minutes.
  • a strontium manganate target was loaded into the chamber, and the distance between the target and the substrate was 50 mm.
  • the temperature of the sample holder was heated to 900°C.
  • a plume (feather-shaped plasma) was adjusted to fit the substrate accurately for 5 minutes, and preliminary ablation was performed at 20 Hz and 800 pulses.
  • Type of first electrode Process conditions of the preliminary dielectric thin film Oxygen heat treatment conditions (°C) Temperature(°C) Oxygen partial pressure (mtorr)
  • Experimental Example 1-1 Nb-STO 900 200 - Experimental Example 1-2
  • Nb-STO 850 200 - Experimental Example 1-3
  • Nb-STO 800 200 - Experimental Example 1-4
  • Nb-STO 900 150 - Experimental Example 1-5
  • Nb-STO 900 100 - Experimental Example 1-6-1 LSAT 900 200 - Experimental Example 1-6-2 LSAT 900 200 600
  • FIG. 6 is a diagram showing an X-ray diffraction pattern (XRD) of a dielectric thin film according to Experimental Examples 1-1 to 1-5 of the present invention.
  • the dielectric thin films according to Experimental Examples 1-1 to 1-5 respectively, in the step of preparing the preliminary dielectric thin film on the first electrode.
  • the process temperature, and the partial pressure of oxygen were prepared to be different from each other.
  • the dielectric thin films according to Experimental Examples 1-1 to 1-5 exhibit peaks at about 46.5° and about 48.3°. It can be seen that the peaks of about 46.5° with a higher peak intensity are substantially the same as each other, and the peaks of about 48.3° with a lower peak intensity show a difference in half width, but it can be seen that they have substantially similar values.
  • the dielectric thin films according to Experimental Examples 1-1 to 1-5 have substantially the same crystal structure. You can see what you have.
  • FIG. 7 is a diagram showing a transmission electron microscope (TEM) and a high-resolution transmission electron microscope (HRTEM) image of a dielectric thin film according to Experimental Example 1-6-1 of the present invention, and the diagram inserted in FIG. 7A is A Fourier transform pattern of a transmission electron microscope image of a dielectric thin film according to Experimental Example 1-6-1 of the present invention is shown.
  • TEM transmission electron microscope
  • HRTEM high-resolution transmission electron microscope
  • the lattice of the dielectric thin film according to Experimental Example 1-6-1 of the present invention that is, the strontium manganate thin film formed on the LSAT (001) substrate, and defects in the lattice were confirmed.
  • the strontium manganate thin film as the preliminary dielectric thin film is epitaxially grown on the LSAT(001) substrate as the first electrode. It was confirmed.
  • the preliminary dielectric thin film has a dislocation, which is a line defect, in addition to the point defects shown in FIG. 7A.
  • the preliminary dielectric thin film has an inherent lattice constant smaller than the lattice constant of the first electrode, and accordingly, the lattice of the preliminary dielectric thin film is stretched, and the preliminary dielectric It was confirmed that there were point defects and line defects in the lattice of the thin film.
  • FIG. 8 is a view showing an X-ray diffraction pattern (XRD) of the dielectric thin film according to Experimental Example 1-1 of the present invention
  • FIG. 9 is a reciprocal spatial map of the dielectric thin film according to Experimental Example 1-1 of the present invention. space map, RSM) results.
  • XRD X-ray diffraction pattern
  • the strontium manganate thin film (ie, the preliminary dielectric thin film) on the niobium-doped strontium titanate substrate (ie, the first electrode) was manufactured to have the same crystal orientation. I can see that. In other words, it was confirmed that the preliminary dielectric thin film was epitaxially grown on the first electrode. In addition, referring to (b) of FIG. 8, it was confirmed that the half width (FWHM) of the peak of the preliminary dielectric thin film was 0.100°.
  • the peak having the maximum intensity of the first electrode and the peak having the maximum intensity of the preliminary dielectric thin film are the same. Accordingly, it can be seen that the preliminary dielectric thin film is epitaxially formed on the first electrode.
  • the H 0 0 value of the (103) peak of the preliminary dielectric thin film was [1.005 0 3.12].
  • the c-lattice constant of the preliminary dielectric thin film is 0.3886 nm, and accordingly, based on the value of 0.3805, which is the intrinsic c-lattice constant of the preliminary dielectric thin film.
  • the c-lattice constant of the preliminary dielectric thin film is stretched by about 2%.
  • 10 to 11 are diagrams showing X-ray diffraction patterns (XRD) according to the thickness of the dielectric thin films according to Experimental Examples 1-6-1 to 1-6-2 of the present invention.
  • XRD X-ray diffraction patterns
  • the position of the peak of the preliminary dielectric thin film does not change substantially before and after the heat treatment of the preliminary dielectric thin film.
  • FIGS. 12 to 13 are diagrams showing a dielectric constant and a loss tangent according to a voltage applied to the dielectric thin film according to Experimental Example 1-1 of the present invention.
  • the dielectric thin film according to Experimental Example 1-1 in which the protective layer was not formed was prepared before and after the oxygen heat treatment. It can be seen that there is no change in the crystal structure. That is, it can be seen that even if the dielectric thin film according to Experimental Example 1-1 is subjected to the oxygen heat treatment, it may have substantially the same crystal structure as before the oxygen heat treatment, and thus, has the same dielectric constant as before the oxygen heat treatment.
  • the dielectric thin film according to Experimental Example 1-1 has different dielectric constants at about -6V or less, about 1 to 2V, and about 10V or more. That is, it was confirmed that the dielectric thin film according to Experimental Example 1-1 had a dielectric constant of at least 3 or more.
  • the loss tangent represents the value of the voltage relative to the current in a voltage-current graph, that is, resistance, and specifically, a loss ratio due to the resistance among capacitance.
  • the preliminary dielectric thin film undergoes a phase change according to an applied electric field, and thus, may have multiple capacitances. Accordingly, referring to FIG. 13, it can be seen that the dielectric thin film according to Experimental Example 1-1 has the loss of the capacitance due to the lowest resistance in the applied voltage range of about -4 to 2V.
  • the temperature of the sample holder was reduced to 30° C./min, and at the same time, the partial pressure of the oxygen gas in the chamber was changed from 200 mtorr to 100 mTorr.
  • a plum plum-shaped plasma
  • the process conditions of the dielectric thin film according to Experimental Example 2-1-1 to Experimental Example 2-2-1, and Experimental Example 2-1-2 to Experimental Example 2-2-2 are written in ⁇ Table 2> below. Became.
  • the dielectric thin films according to Experimental Examples 2-1-1 to 2-2-1, and Experimental Examples 2-1-2 to 2-2-2 described above were Experimental Examples 1-1 to 1-5.
  • a strontium manganate thin film which is the dielectric thin film, and a strontium lutenate thin film, as the protective layer, are formed on the first electrode, the LSAT(001) substrate, and on the strontium manganate thin film.
  • the structure in which the first electrode, the dielectric thin film, and the protective layer are sequentially manufactured is the first electrode shown in FIG. 7A and the preliminary dielectric thin film formed on the first electrode. Unlike, it was confirmed that no point defect was observed.
  • the Fourier transform pattern of the dielectric thin film shown in FIG. 14 and the Fourier transform pattern of the protective layer shown in FIG. 14 are substantially the same as each other.
  • the first electrode and the dielectric thin film, and between the dielectric thin film and the protective layer are substantially epitaxially grown without point defects. That is, as described above with reference to FIGS. 1 to 4, the dielectric thin film may be prepared by forming the protective layer on the preliminary dielectric thin film and then oxygen-heating the preliminary dielectric thin film. In this case, the The pores that may represent the defects in the preliminary dielectric thin film are passivated, and thus, as shown in FIG. 14, the dielectric thin film may be manufactured without substantially point defects and epitaxially grown.
  • the central metal and the oxygen element may overlap.
  • manganese which is the central metal, does not overlap with the oxygen element in the dielectric thin film. That is, in the dielectric thin film, it can be seen that the manganese and oxygen elements deviate from the symmetrical position, and it can be seen that the manganese has moved along the [110] direction in the dielectric thin film.
  • 16 and 17 are views showing an X-ray diffraction pattern (XRD) according to the thickness of the dielectric thin films according to Experimental Examples 2-1-1 and 2-2-2 of the present invention.
  • XRD X-ray diffraction pattern
  • the pores are passivated, and the tensioned grid can be relaxed, and accordingly, c-lattice shrinkage. It can be seen that (c-lattice contraction) occurs, and the position of the peak changes.
  • the dielectric thin film according to Experimental Example 2-2-2 has a lower current density than the dielectric thin film according to Experimental Example 2-2-1 at the same thickness.
  • the dielectric thin film according to Experimental Example 2-2-2 may be manufactured by subjecting the dielectric thin film according to Experimental Example 2-2-1 to the oxygen heat treatment, and accordingly, the experiment It was confirmed that the cavities were passivated compared to the dielectric thin film according to Example 2-2-1, so that carriers representing electrical conductivity were reduced, so that the current density was low.
  • FIG. 19 is a diagram showing voltage versus dielectric loss according to thickness of dielectric thin films according to Experimental Examples 2-2-1 and 2-2-2 of the present invention.
  • the dielectric loss of the dielectric thin film according to Experimental Example 2-2-1 decreases as the thickness decreases.
  • the dielectric loss of the dielectric thin film according to Experimental Example 2-2-2 is substantially constant regardless of the thickness. Accordingly, it can be seen that even if the dielectric thin film according to Experimental Example 2-2-2 becomes thicker, the cavities existing therein are passivated by the oxygen heat treatment.
  • the dielectric thin film according to Experimental Example 2-2-2 has a lower dielectric loss than the dielectric thin film according to Experimental Example 2-2-1 at the same thickness.
  • the dielectric thin film according to Experimental Example 2-2-2 may have the pores passivated than the dielectric thin film according to Experimental Example 2-2-1, and thus, exhibit electrical conductivity. It can be seen that as the concentration of the carrier decreases, the dielectric loss decreases.
  • 20 and 21 are diagrams showing dielectric constants and loss tangents according to voltages of dielectric thin films according to Experimental Example 2-1-2 of the present invention.
  • the dielectric thin film according to Experimental Example 2-1-2 had a dielectric constant of at least three, the same as the dielectric thin film according to Experimental Example 1-1 illustrated in FIG. 12. That is, different dielectric constants were identified in the range of about -5V or less, about 0 to 5V, and about 5V or less.
  • the dielectric constant of the dielectric thin film according to Experimental Example 2-1-2 is higher than that of Experimental Example 1-1 in each voltage range.
  • the degree of modulation of the dielectric constant in 0V to 5V is lower than that of the dielectric thin film according to Experimental Example 2-1-2, and the dielectric constant at 5V or higher is It was confirmed that the dielectric thin film according to Experimental Example 2-1-2 exhibited a constant dielectric constant at a lower voltage than the dielectric thin film according to Experimental Example 1-1. Accordingly, it can be seen that the dielectric thin film according to Experimental Example 2-1-2 is more stabilized by the oxygen heat treatment than the dielectric thin film according to Experimental Example 1-1.
  • the dielectric thin film according to Experimental Example 2-1-2 has a loss of capacitance due to the lowest resistance in a voltage range of about -5 to about 2V. Confirmed. On the other hand, it was confirmed that the dielectric thin film according to Experimental Example 2-1-2 has a substantially lower loss tangent than the dielectric thin film according to Experimental Example 1-1.
  • 22 to 23 are diagrams showing dielectric constants and loss tangents according to voltages of dielectric thin films according to Experimental Examples 1-1 to 1-5, and 2-1-2 of the present invention.
  • the dielectric thin film according to Experimental Example 2-1-2 was obtained from Experimental Examples 1-1 to 1 It was confirmed that the dielectric thin film has substantially higher dielectric constant and lower loss tangent than the dielectric thin film according to 5. That is, by the oxygen heat treatment, it can be seen that the dielectric thin film has substantially more stable dielectric properties.
  • FIG. 24 is a diagram showing the dielectric constant over time of the dielectric thin film according to Experimental Example 2-1-2 of the present invention.
  • the dielectric thin film according to Experimental Example 2-1-2 has at least three dielectric constants. As shown in FIG. 24, it was confirmed to have a dielectric constant of about 150% at 0.1V versus -6V, 1280% at 3V versus -6V, and 400% at 10V versus -6V.
  • the dielectric thin film according to Experimental Example 2-1-2 has a constant dielectric constant at each voltage for at least 1000 seconds.
  • 25 is a block diagram schematically illustrating an example of an electronic system including a memcapacitor based on the technical idea of the present invention.
  • an electronic system 1100 includes a controller 1110, an input/output device 1120 (I/O), a memory device 1130, an interface 1140, and a bus. 1150, bus).
  • the controller 1110, the input/output device 1120, the memory device 1130 and/or the interface 1140 may be coupled to each other through the bus 1150.
  • the bus 1150 may be a path through which data is moved.
  • the controller 1110 may include at least one of a microprocessor, a digital signal process, a microcontroller, and logic elements capable of performing functions similar to these.
  • the input/output device 1120 may include a keypad, a keyboard, and a display device.
  • the memory device 1130 may store data and/or commands.
  • the memory device 1130 may include at least one of the memcapacitors disclosed in the embodiments of the present invention described above.
  • the memory device 1130 may further include another type of semiconductor memory device (eg, a DRAM device and/or an SRAM device).
  • the interface 1140 may perform a function of transmitting data to a communication network or receiving data from a communication network.
  • the interface 1140 may be wired or wireless.
  • the interface 1140 may include an antenna or a wired/wireless transceiver.
  • the electronic system 1100 is an operation memory for improving the operation of the controller 1110 and may further include a high-speed DRAM and/or SRAM.
  • the electronic system 1100 includes a personal digital assistant (PDA), a portable computer, a web tablet, a wireless phone, a mobile phone, and a digital music player. It can be applied to (digital music player), memory card, or any electronic product that can transmit and/or receive information in a wireless environment.
  • PDA personal digital assistant
  • portable computer a portable computer
  • web tablet a wireless phone
  • mobile phone a mobile phone
  • digital music player a digital music player
  • It can be applied to (digital music player), memory card, or any electronic product that can transmit and/or receive information in a wireless environment.
  • 26 is a block diagram schematically illustrating an example of a memory card including a memcapacitor based on the technical idea of the present invention.
  • a memory card 1200 may include a memory device 1210, and the memory device 1210 includes memcapacitors disclosed in the embodiments of the present invention. It may include at least any one of.
  • the memory device 1210 may further include another type of semiconductor memory device (eg, a DRAM device and/or an SRAM device).
  • the memory card 1200 may include a memory controller 1220 that controls data exchange between a host and the memory device 1210.
  • the memory controller 1220 may include a processing unit 1222 that controls the overall operation of the memory card.
  • the memory controller 1220 may include an SRAM 1221 (SRAM) used as an operation memory of the processing unit 1222.
  • the memory controller 1220 may further include a host interface 1223 and a memory interface 1225.
  • the host interface 1223 may include a data exchange protocol between the memory card 1200 and a host.
  • the memory interface 1225 may connect the memory controller 1220 and the memory device 1210. Furthermore, the memory controller 1220 may further include an error correction block 1224 (Ecc).
  • the error correction block 1224 may detect and correct an error in data read from the memory device 1210.
  • the memory card 1200 may further include a ROM device for storing code data for interfacing with a host.
  • the memory card 1200 may be used as a portable data storage card.
  • the memory card 1200 may be implemented as a solid state disk (SSD) that can replace a hard disk of a computer system.
  • SSD solid state disk
  • the dielectric thin film and the memcapacitor including the same may be used in various semiconductor industrial fields such as memory, neuromorphic device, and logic IC.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Capacitors (AREA)

Abstract

멤커패시터에 있어서, 금속 도핑된페로브스카이트 조성의 제1 전극, 상기 제1 전극 상의 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 상기 제1 전극 및 상기 제2 전극 사이의 전압에 따라서 다중 유전율을 갖는, 페로브스카이트 조성의 유전 박막을 포함할 수 있다.

Description

유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
본 출원은 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 인장된 격자 상수를 갖는 예비 유전 박막을 페시베이션 원소를 포함하는 가스 분위기에서 열처리하여, 상기 예비 유전 박막 내에 페시베이션 원소가 제공된 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법에 관한 것이다.
정보통신 산업의 발달에 따라, 고집적화된 메모리 소자의 개발이 요구되고 있는 실정이다. 대표적인 비휘발성 메모리 소자인 플래쉬 메모리는 약 40nm 이하로 회로 선폭이 감소되는 경우, 인접된 메모리 소자 간의 간섭이 발생될 수 있고, 이에 따라, 저장된 데이터에 오류가 생길 수 있다. 또한, 고집적화에 따라, 단위 면적당 발열이 증가되어, 이에 따른 메모리 소자의 오류 또한 증가되고 있다.
따라서, 기판 상에 플로팅게이트, 및 컨트롤 게이트를 가지며, 다층 구조를 갖는 플래쉬 메모리 소자에 비하여, 상부 전극과 하부 전극 사이에 저항변화층을 갖는 단순한 구조로 비교적으로 제조 공정이 간단하고, 메모리 특성이 향상된 저향 변화 메모리 소자에 대한 연구가 증가되고 있다.
예를 들어, 대한민국 등록 공보 10-1742384(출원 번호 10-2015-0126064)에는 불활성 전극, 상기 불활성 전극 상에 위치하고, 금속 필라멘트의 형성과 소멸에 따른 상태 변화를 가지는 저항변화층, 및 상기 저항변화층 상에 위치하는 활성 전극을 포함하고, 상기 활성 전극은 FCC 구조를 갖는 TaNx 물질이고, 상기 정는 0.9 내지 1.1인 것을 특징으로 하는 저항변화 메모리 소자가 개시된다.
본 출원이 해결하고자 하는 일 기술적 과제는 인장된 격자 상수에 의해 다중 유전 특성을 갖는 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법을 제공하는 데 있다.
본 출원이 해결하고자 하는 다른 기술적 과제는 산소 분위기 하에서 열처리에 의해 유전 특성이 향상된 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법을 제공하는 데 있다.
본 출원이 해결하고자 하는 기술적 과제는, 상술된 것에 제한되지 않는다.
상기 기술적 과제를 해결하기 위해, 본 출원은, 멤커패시터를 제공한다.
일 실시 예에 따르면, 상기 멤커패시터는, 금속 도핑된 페로브스카이트 조성의 제1 전극, 상기 제1 전극 상의 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 상기 제1 전극 및 상기 제2 전극 사이의 전압에 따라서 다중 유전율을 갖는, 페로브스카이트 조성의 유전 박막을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전극에 도핑된 상기 금속은, 니오븀(Nb), 실리콘(Si), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 크롬(Cr), 철(Fe), 금(Au), 은(Ag), 네오디뮴(Nd), 또는 팔라듐(Pd) 중에서 적어도 어느 하나를 포함할 수 있다.
일 실시 예에 따르면, 상기 유전 박막은, A-사이트 금속과 B-사이트 금속으로 이루어진 페로브스카이트(ABO3)를 포함하되, 상기 A-사이트 금속은, 희토류 금속을 포함하고, 상기 B-사이트 금속은, 자성 이온을 포함하는 금속을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전극의 격자 상수는, 상기 유전 박막의 격자 상수보다 크고, 상기 유전 박막은, 상기 제1 전극 상에 에피택시얼하게 성장되어, 상기 제1 전극에 의해 인장력을 받아, 상기 유전 박막은 고유의 격자 상수보다 인장된 격자 상수를 갖는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 전극은, Nb 도핑된 SrTiO3를 포함하고, 상기 유전 박막은, SrMnO3를 포함할 수 있다.
일 실시 예에 따르면, 상기 유전 박막은, Nb 도핑된 SrTiO3의 (001) 면 상에 제공되는 것을 포함할 수 있다.
상기 기술적 과제를 해결하기 위해, 본 출원은, 유전 박막을 제공한다.
일 실시 예에 따르면, 상기 유전 박막은, 고유의 격자 상수보다 인장된 격자 상수를 갖고, 격자 상수 인장에 따라 증가된 유전손실(dielectric loss)을 감소시키는 페시베이션 원소를 포함하고, 외부에서 인가되는 전기장에 의해, 다중 유전율을 갖는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 페시베이션 원소는, 격자 상수 인장에 따라 생성된 공공(vacancy)를 페시베이션하는 것을 포함할 수 있다.
일 실시 예에 따르면, 격자 상수 인장에 따라 생성된 공공은, 산소 공공을 포함하고, 상기 페이베이션 원소는, 산소를 포함할 수 있다.
일 실시 예에 따르면, 상기 유전 박막은, XRD 측정 결과, 2Θ가 48° 초과 값에서, (002) 피크가 관찰되는 것을 포함할 수 있다.
상기 기술적 과제를 해결하기 위해, 본 출원은, 멤커패시터를 제공한다.
일 실시 예에 따르면, 상기 멤커패시터는, 제1 전극, 상기 제1 전극 상에 배치된 상기 유전 박막, 및 상기 유전 박막 상의 제2 전극을 포함하되, 상기 제1 전극은, 상기 유전 박막과 직접 접촉하여, 상기 유전 박막에 인장력을 인가하여, 상기 유전 박막이 고유의 격자 상수보다 인장된 격자 상수를 갖는 것을 포함할 수 있다.
상기 기술적 과제를 해결하기 위해, 본 출원은, 유전 박막의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 유전 박막의 제조 방법은, 고유의 격자 상수보다 인장된 격자 상수를 갖고, 격자 상수 인장에 따라 유전손실이 증가된 예비 유전 박막을 준비하는 단계, 상기 예비 유전 박막 상에 보호층을 형성하는 단계, 및 페시베이션 원소를 포함하는 가스 분위기에서, 상기 예비 유전 박막 및 상기 보호층을 열처리하여, 상기 예비 유전 박막 내에 상기 페시베이션 원소가 제공된 유전 박막을 형성하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 페시베이션 원소는, 격자 상수 인장에 따른 유전손실을 감소시켜, 상기 유전 박막은 상기 예비 유전 박막보다 낮은 유전손실을 갖는 것을 포함할 수 있다.
일 실시 예에 따르면,상기 예비 유전 박막 및 상기 보호층을 열처리 후, 상기 보호층을 제거하는 단계를 더 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 유전 박막을 준비하는 단계는, 상기 예비 유전 박막보다 큰 격자 상수를 갖는 제1 전극을 준비하는 단계, 및상기 제1 전극 상에, 상기 예비 유전 박막을 에피택시얼하게 성장시켜, 고유의 격자 상수보다 인장된 격자 상수를 갖는 상기 예비 유전 박막을 제조하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 유전 박막 및 상기 보호층은, 펄스 레이저 증착법을 형성되는 것을 포함할 수 있다.
상기 기술적 과제를 해결하기 위해, 본 출원은, 멤커패시터의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 멤커패시터의 제조 방법은, 상기 제1 전극 상에, 상기 유전 박막을 형성하는 단계, 상기 보호층을 제거하는 단계, 및상기 유전 박막 상에 제2 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 유전 박막의 제조 방법은, 고유의 격자 상수보다 인장된 격자 상수를 갖고, 격자 상수 인장에 따라 유전손실이 증가된 예비 유전 박막을 준비하는 단계, 상기 예비 유전 박막 상에 보호층을 형성하는 단계, 및 페시베이션 원소를 포함하는 가스 분위기에서, 상기 예비 유전 박막 및 상기 보호층을 열처리하여, 상기 예비 유전 박막 내에 상기 페시베이션 원소가 제공된 유전 박막을 형성하는 단계를 포함할 수 있다.
상기 예비 유전 박막을 준비하는 단계는 상기 예비 유전 박막 고유의 격자 상수보다 큰 격자 상수를 갖는 제1 전극 상에 상기 예비 유전 박막을 에피택시얼 성장으로 제조하는 단계를 포함할 수 있다. 즉, 상기 예비 유전 박막보다 큰 격자 상수를 갖는 제1 전극 상에 상기 예비 유전 박막을 제조하여, 인장된 격자 상수를 갖는 상기 예비 유전 박막이 형성될 수 있다. 이 때, 상기 예비 유전 박막은 격자의 인장에 의해, 내부에 공공이 생성될 수 있다.
상기 보호층을 형성한 후, 상기 예비 유전 박막 및 상기 보호층을 상기 페시베이션 원소를 포함하는 가스 분위기에서 열처리하는 단계는 상기 예비 유전 박막의 격자 인장에 따라 생성된 상기 공공을 상기 페시베이션 원소로 페시베이션하는 단계를 포함할 수 있다. 즉, 격자 인장에 따라 생성된 상기 공공에 의해 상기 예비 유전 박막의 유전 손실이 증가할 수 있고, 유전 손실이 증가된 상기 유전 박막에 상기 페시베이션 원소가 제공되어, 유전 손실이 감소된 상기 유전 박막이 형성될 수 있다.
이에 따라, 상기 유전 박막은 인가된 전기장에 의해 상변화가 발생하여 다중 유전 상수를 가질 수 있다. 따라서, 상기 보호층을 제거한 후, 상기 유전 박막 상에 제2 전극을 형성하여, 멀티 레벨을 갖는 멤커패시터가 제조될 수 있다. 즉, 다중 유전 상수를 갖는 상기 유전 박막을 포함하는 멤커패시터가 제조될 수 있다.
도 1은 본 발명의 실시 예에 따른 유전박막의 제조 방법을 설명하기 위한 순서도이다.
도 2 내지 도 4는 본 발명의 실시 예에 따른 유전박막의 제조 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 멤커패시터의 개략적인 모식도를 나타내는 도면이다.
도 6은 본 발명의 비교 예 1-1 내지 실험 예 1-5에 따른 유전 박막의 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 7은 본 발명의 실험 예 1-6-1에 따른 유전 박막의 투과전자현미경(TEM), 및 고해상도 투과전자현미경(HRTEM) 이미지를 나타내는 도면이고, 도 7의 (a)에 삽입된 도면은 본 발명의 실험 예 1-6-1에 따른 유전 박막의 투과전자현미경 이미지의 퓨리에 변환(Fourier transform) 패턴을 나타낸다.
도 8은 본 발명의 실험 예 1-1에 따른 유전 박막의 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 9는 본 발명의 실험 예 1-1에 따른 유전 박막의 상호 공간 맵(reciprocal space map, RSM) 결과를 나타내는 도면이다.
도 10 내지 도 11는 본 발명의 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막의 두께에 따른 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 12 내지 도 13은 본 발명의 실험 예 1-1에 따른 유전 박막에 인가된 전압에 따른 유전 상수, 및 손실 탄젠트(tangent delta)를 나타내는 도면이다.
도 14 내지 도 15은 본 발명의 실험 예 2-2-2에 따른 유전 박막의 투과전자현미경 이미지, 상기 투과전자현미경 이미지의 퓨리에 변환 패턴, 및 환형 명시야 이미지(annular bright-field) 이미지를 나타내는 도면이다.
도 16 및 도 17은 본 발명의 실험 예 2-1-1 및 실험 예 2-2-2에 따른 유전 박막의 두께에 따른 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 18는 본 발명의 실험 예 2-2-1 및 실험 예 2-2-2에 따른 유전 박막의 두께에 따른 전압 대 전류 밀도를 나타내는 도면이다.
도 19은 본 발명의 실험 예 2-2-1 및 실험 예 2-2-2에 따른 유전 박막의 두께에 따른 전압 대 유전 손실(dielectric loss)를 나타내는 도면이다.
도 20 및 도 21는 본 발명의 실험 예 2-1-2에 따른 유전 박막의 전압에 따른 유전 상수 및 손실 탄젠트를 나타내는 도면이다.
도 22 내지 도 23는 본 발명의 실험 예 1-1 내지 실험 예 1-5, 및 실험 예 2-1-2에 따른 유전 박막의 전압에 따른 유전 상수 및 손실 탄젠트를 나타내는 도면이다.
도 24는 본 발명의 실험 예 2-1-2에 따른 유전 박막의 시간에 따른 유전 상수를 나타내는 도면이다.
도 25은 본 발명의 기술적 사상에 기초한 멤커패시터를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다.
도26은 본 발명의 기술적 사상에 기초한 멤커패시터를 포함하는 메모리 카드의 일 예를 간략히 도시한 블록도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 실시 예에 따른 유전박막의 제조 방법을 설명하기 위한 순서도이고, 도 2 내지 도 4는 본 발명의 실시 예에 따른 유전박막의 제조 방법을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 고유의 격자 상수(ad)보다 인장된 격자 상수를 갖고, 격자 상수 인장에 따라 유전손실(dielectric loss)이 증가된 예비 유전 박막(200)이 준비될 수 있다(S110).
일 실시 예에 따르면, 상기 예비 유전 박막(200)은 제1 전극(100) 상에 에피택시얼 성장으로 제조될 수 있다. 예를 들어, 상기 예비 유전 박막(200)은, 레이저 펄스 증착법, 스퍼터 등 다양한 방법으로 상기 제1 전극(100) 상에 에피택시얼하게 형성될 수 있다.
일 실시 예에 따르면, 상기 예비 유전 박막(200)은 상기 제1 전극(100) 상에 펄스 레이저 증착법으로 제조될 수 있다. 구체적으로, 챔버 내의 기판 홀더에 상기 제1 전극(100)이 배치되고, 상기 챔버 내에 진공이 형성될 수 있다. 진공이 형성된 상기 챔버 내의 상기 기판 홀더를 가열하며, 상기 챔버 내에 산소 가스를 제공할 수 있다. 상기 기판 홀더의 온도가 증착하고자 하는 온도까지 도달하면, 상기 예비 유전 박막(200)의 타겟에 레이저 펄스를 제공할 수 있고, 이에 따라, 상기 제1 전극(100) 상에 상기 예비 유전 박막(200)이 제조될 수 있다.
일 실시 예에 따르면, 상기 예비 유전 박막(200)은 ABO3로 표기되는 페로브스카이트일 수 있다. 구체적으로, 본 발명의 실시 예에 따른 상기 예비 유전 박막(200)은 벌크(bulk)에서 반강자성(antiferromagnetic)-상유전성(paraelectric)을 갖되, 격자 변형에 의해 전기장 또는 자기장의 변형이 수반될 수 있다. 이에 따라, 상기 예비 유전 박막(200)의 상기 A-사이트 금속은 희토류 금속일 수 있고, 상기 B-사이트 금속은 자성 이온을 포함하는 재료일 수 있다.
예를 들어, 상기 A-사이트 금속은 스칸디늄(Sc), 이트륨(Y), 란타늄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오듐(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 텔븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 톨륨(Tm), 이터븀(Yb) 또는 루테튬(Lu) 중에서 어느 하나일 수 있다.
또한, 예를 들어, 상기 B-사이트 금속은 철(Fe), 코발트(Co), 니켈(Ni), 또는 망간(Mn) 중에서 어느 하나인 전이 금속일 수 있다.
다른 예를 들어, 상기 B-사이트 금속은 붕소(B), 탄소(C), 실리콘(Si) 또는 알루미늄(Al) 중에서 어느 하나인 준금속일 수 있다.
또 다른 예를 들어, 상기 B-사이트 금속은 세륨(Ce), 프라세오디뮴(Pr), 네오듐(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 텔븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 톨륨(Tm), 이터븀(Yb) 또는 루테튬(Lu) 중에서 어느 하나인 희로튜 자성 금속일 수 있다.
구체적으로 예를 들어, 상기 예비 유전 박막(200)은 스트론튬망가나이트(SrMnOx)일 수 있다.
일 실시 예에 따르면, 상기 제1 전극(100)은 금속 도핑된 금속 산화물일 수 있다.
예를 들어, 상기 금속은 니오븀(Nb), 실리콘(Si), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 크롬(Cr), 철(Fe), 금(Au), 은(Ag), 네오디뮴(Nd), 또는 팔라듐(Pd) 중에서 적어도 어느 하나일 수 있다.
또한, 예를 들어, 상기 금속 산화물은 알루미늄산화물(Ai2O3), 아연산화물(ZnO), 마그네슘산화물(MgO), 스트론튬타이타네이트(SrTiO3), 이트리아 안정화 지르코니아(YSZ), 란탄알루미네이트(LaAlOx), 이트륨 알루미늄 가넷(YAG), 또는 니오븀 갈륨 산화물(NdGaO3) 중에서 적어도 어느 하나일 수 있다.
구체적으로 예를 들어, 상기 제1 전극(100)은 니오븀이 도핑된 스트론튬타이타네이트(SrTiO3)일 수 있다.
상술된 바와 같이, 예를 들어, 상기 제1 전극(100)은 (001)면을 갖는 니오븀 도핑된 스트론튬타이타네이트(Nb-SrTiO3)이고, 상기 예비 유전 박막(200)의 타겟은 스트론튬망가네이트(SrMnO3)일 수 있다. 이 경우, 상기 챔버 내에 상기 제1 전극(100)이 배치되고, 상기 챔버 내에 진공이 형성된 후에, 상기 기판 홀더는 900℃의 온도까지 가열될 수 있고, 200mTorr의 분압으로 상기 산소 가스가 상기 챔버 내에 제공될 수 있다. 상기 기판 홀더의 온도가 900℃에 도달하면, 상기 스트론튬망가네이트 타겟에 10Hz, 1800pulse의 레이저 펄스가 제공되어, 상기 니오븀 도핑된 스트론튬타이타네이트(Nb-SrTiO3)의 (001)면 상에 상기 스트론튬망가나이트(SrMnOx) 박막이 제조될 수 있다.
상술된 바에 따라, 상기 예비 유전 박막(200)은 상기 제1 전극(100) 상에 형성될 수 있다. 이 때, 상기 예비 유전 박막(200)은 제1 전극(100)의 격자 상수(ae)보다 작은 고유의 격자 상수(ad)를 가질 수 있다. 이에 따라, 상기 제1 전극(100) 상에 에피택시얼 성장된 상기 예비 유전 박막(200)은 상기 예비 유전 박막(200) 고유의 격자 상수(ad)보다 인장된 격자 상수를 가질 수 있고, 동시에, 상기 예비 유전 박막(200)은 인장된 격자 내에 공공(vacancy)이 생성될 수 있다. 구체적으로 예를 들어, 상기 예비 유전 박막(200) 내의 상기 공공은 산소 공공(oxygen vacancy)일 수 있다.
일 실시 예에 따르면, 상술된 바와 같이, 상기 예비 유전 박막(200)은 인장된 격자 상수를 가질 수 있다. 일반적으로, 스트론튬망가나이트를 포함하는 상기 예비 유전 박막(200)에 2%의 인장력이 격자에 제공되는 경우, G형 반강자성(antiferromagnetic)-약한 강자성(weak ferromagnetic)과 C형 반강자성-강자성(ferromagnetic)이 상호 간에 용이하게 변환될 수 있고, 이에 따라, 상기 페로브스카이트는 외부에서 인가되는 전기장에 의해, 다중 유전 상수를 가질 수 있다. 즉, 본 발명의 실시 예에 따라 제조된 상기 예비 유전 박막(200)은 다중 유전 상수를 가질 수 있다.
도 1 및 도 3을 참조하면, 상기 예비 유전 박막(200) 상에 보호층(300)이 형성될 수 있다(S120).
일 실시 예에 따르면, 상기 보호층(300)은 상기 예비 유전 박막(200) 상에 펄스 레이저 증착법으로 형성될 수 있다. 즉, 상기 예비 유전 박막(200) 및 상기 보호층(300)은 펄스 레이저 증착법으로 제조될 수 있고, 이에 따라, 상기 예비 유전 박막(200)을 제조한 직후, 상기 보호층(300)이 상기 예비 유전 박막(200) 상에 형성될 수 있다.
따라서, 상술된 바와 같이, 상기 챔버 내에 상기 제1 전극(100), 및 상기 예비 유전 박막(200)의 타겟이 장입될 수 있고, 이 때, 상기 보호층(300)의 타겟도 상기 챔버 내에 배치될 수 있다. 예를 들어, 상기 보호층(300)은 스트론튬루테네이트(SrRuO3)일 수 있다.
구체적으로 예를 들어, 상기 챔버 내에서 상기 제1 전극(100) 상에 상기 예비 유전 박막(200)을 제조한 직후, 상기 기판 홀더의 온도를 750℃로 감소시키고, 동시에 상기 산소 가스를 100mTorr의 분압으로 변화시킬 수 있다. 상기 기판 홀더의 온도가 750℃에 도달하면, 상기 보호층(300)의 타겟에 3Hz, 1820pulse의 레이저 펄스가 제공될 수 있고, 이에 따라, 상기 예비 유전 박막(200) 상에 상기 보호층(300)이 제조될 수 있다.
일 실시 예에 따르면, 상기 보호층(300)은 상기 예비 유전 박막(200)과 동일한 결정 구조를 갖되, 상기 예비 유전 박막(200) 고유의 격자 상수보다 큰 격자 상수를 가질 수 있다. 이에 따라, 상기 예비 유전 박막(200)은 상부와 하부에 상기 예비 유전 박막(200) 고유의 격자 상수보다 큰 격자 상수를 갖는 박막들을 가질 수 있다. 구체적으로 예를 들어, 상기 보호층(300)이 스트론튬루테네이트이고, 상기 예비 유전 박막(200)이 스트론튬망가네이트인 경우, 상기 보호층(300)과 상기 예비 유전 박막(200)은 큐빅형 페로브스카이트 구조이고, 3.29%의 격자 부정합(lattice misfit)를 가질 수 있다.
도 1 및 도 4를 참조하면, 페시베이션 원소를 포함하는 가스 분위기에서, 상기 예비 유전 박막(200) 및 상기 보호층(300)을 열처리하여, 상기 예비 유전 박막(200) 내에 상기 페시베이션 원소가 제공된 유전 박막(250)이 형성될 수 있다(S130).
일 실시 예에 따르면, 상기 예비 유전 박막(200), 및 상기 보호층(300)이 순차적으로 적층된 상기 제1 전극(100)은 상기 페시베이션 원소 분위기 하에서 열처리될 수 있다. 이에 따라, 상기 페시베이션 원소가 상기 예비 유전 박막(200)의 상기 공공에 제공되어, 상기 유전 박막(250)이 제조될 수 있다. 예를 들어, 상기 페시베이션 원소는 산소 원소일 수 있다.
구체적으로 예를 들어, 상기 예비 유전 박막(200), 및 상기 보호층(300)이 순차적으로 적층된 상기 제1 전극(100)은 로(furnace) 내에 제공될 수 있다. 상기 로 내에 2L/min의 속도로 산소 가스가 제공될 수 있고, 동시에, 600℃의 온도로 2시간동안 열처리하여, 상기 산소 가스의 상기 산소 원소가 제공된 상기 유전 박막(250)이 제조될 수 있다.
상술된 바와 같이, 상기 예비 유전 박막(200) 내의 상기 공공이 페시베이션될 수 있고, 이에 따라, 상기 제1 전극(100) 및 상기 보호층(300)과의 격자 부정합에 의해 상기 예비 유전 박막(200) 내에 형성된 결함(defect)이 제거된 상기 유전 박막(250)이 형성될 수 있다.
또한, 상기 페시베이션 원소가 제공되며, 상기 예비 유전 박막(200) 내의 B-사이트 금속 이온의 산화수가 증가될 수 있고, 동시에, 상기 B-사이트 금속 이온의 이온 반경이 감소할 수 있다. 이에 따라, 상기 예비 유전 박막(200)의 부피가 감소될 수 있다. 따라서, 상기 제1 전극(100)의 표면과 수직인 상기 예비 유전 박막(200)의 c-격자(c-lattice) 상수는 수축하되, 상기 제1 전극(100)의 표면에 에피텍시얼 성장된 면의 격자는 실질적으로 수축되거나 인장되지 않을 수 있다.
즉, 상기 페시베이션 원소가 제공되며, 상기 예비 유전 박막(200)의 c-격자가 수축된 상기 유전 박막(250)이 제조될 수 있다. 또한, 상기 공공이 페시베이션되며, 상기 유전 박막(250)은 상기 예비 유전 박막(200)에 비하여, 유전 손실(dielectric loss)이 감소될 수 있다. 구체적으로 예를 들어, 상기 예비 유전 박막(200)이 스트론튬망가네이트(SrMnOx)인 경우, 상기 예비 유전 박막(200)은 망간 3가 이온(Mn3+)과 망간 4가 이온(Mn4+)을 모두 포함할 수 있다. 하지만, 상술된 바와 같이, 상기 페시베이션 원소가 제공되며, 상기 예비 유전 박막(200) 내의 상기 망간 3가 이온(Mn3+)이 상기 망간 4가 이온(Mn4+)으로 변화될 수 있고, 이에 따라, 제조된 상기 유전 박막(250)은 실질적으로 상기 망간 4가 이온(Mn4+)만을 포함할 수 있다.
본 발명의 실시 예에 따르면, 상기 유전 박막(250)은 상기 예비 유전 박막(200)보다 X-선 회절 패턴에서 (002) 피크가 관찰되는 2θ의 값이 증가되는 것을 알 수 있다. 구체적으로 예를 들어, 상기 예비 유전 박막(200)은 약 48°에서 (002) 피크를 갖고, 상기 유전 박막(250)은 약 48.3°에서 (002) 피크를 가질 수 있다.
일 실시 예에 따르면, 상술된 바와 같이, 상기 예비 유전 박막(200)은 다중 유전 상수를 나타낼 수 있고, 이에 따라, 상기 유전 박막(250)도 다중 유전 상수를 가질 수 있다. 하지만, 상기 유전 박막(250)은 상기 예비 유전 박막(200)에 비하여, 격자 내에 상기 공공이 적을 수 있다. 따라서, 상기 유전 박막(250)은 상기 예비 유전 박막(200)보다 상기 유전 상수의 변화가 안정화될 수 있다. 즉, 상기 유전 박막(250)은 상기 예비 유전 박막(200)보다 상기 유전 상수가 변조되는 값의 범위가 감소할 수 있고, 또한, 일정한 유전 상수를 갖는 전압 값의 범위가 증가되어, 상기 유전 박막(250)은 안정적으로 다중 유전 상수 값을 가질 수 있다.
상술된 바와 달리, 상기 보호층(300)을 형성하는 단계없이, 상기 예비 유전 박막(200)이 형성된 상기 제1 전극(100)이 열처리될 수 있다. 즉, 제1 전극(100) 상에 상기 예비 유전 박막(200)을 제조한 직후, 상기 열처리하는 단계가 수행되는 경우, 상기 예비 유전 박막(200) 내의 상기 공공이 페시베이션되지 않을 수 있다. 즉, 실질적으로 상기 예비 유전 박막(200)이 그대로 남아 있을 수 있고, 이에 따라, 상기 공공이 제거되며, 유전 손실이 감소된 상기 유전 박막(250)을 제조하는 것이 용이하지 않다.
하지만, 상술된 바와 같이, 본 발명의 실시 예에 따르면, 상기 보호층(300)이 형성된 후에, 상기 예비 유전 박막(200) 및 상기 보호층(300)이 열처리될 수 있고, 이에 따라, 상기 예비 유전 박막(200) 내의 상기 공공이 제거될 수 있다. 즉, 상기 보호층(300)은 상기 예비 유전 박막(200)의 탈산소화(deoxidation)을 방지할 수 있고, 이에 따라, 상기 예비 유전 박막(200) 내의 상기 공공이 페시베이션되어 안정적인 다중 유전 상수 값을 갖는 상기 유전 박막(250)이 형성될 수 있다.
도 5는 본 발명의 실시 예에 따른 멤커패시터의 개략적인 모식도를 나타내는 도면이다.
도 5를 참조하면, 도 1 내지 도 5를 참조하여 상술된 상기 유전 박막(250)을 포함하는 멤커패시터가 제조될 수 있다.
상술된 바와 같이, 상기 유전 박막(250)은 상기 예비 유전 박막(200) 상에 상기 보호층(300)을 제조한 후, 상기 페시베이션 원소를 포함하는 분위기에서 열처리하여 제조될 수 있다.
이에 따라, 상기 멤커패시터는 상기 유전 박막(250) 상에 형성된 상기 보호층(300)을 산화제를 이용하여 제거한 후, 상기 보호층(300)이 제거된 상기 유전 박막(250) 상에 제2 전극(400)을 형성하여 제조될 수 있다. 예를 들어, 상기 제2 전극(400)은 백금(Pt), 알루미늄(Al), 카드뮴(Cd), 코발트(Co), 구리(Cu), 철(Fe), 게르마늄(Ge), 인듐(In), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 니오븀(Nb), 니켈(Ni), 납(Pb), 안티모니(Sb), 셀레늄(Se), 실리콘(Si), 주석(Sn), 탄탈륨(Ta), 텔룰륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 또는 지르코늄(Zr) 중에서 적어도 어느 하나를 포함할 수 있다.
구체적으로 예를 들어, 상기 산화제가 소듐 메타페리오데이트(Sodium metaperiodate, NaIO4)인 경우, 상기 보호층(300)은 상기 소듐 메타페리오데이트를 포함하는 용액에 상기 보호층(300)이 형성된 상기 제1 전극(100)을 침지하여 제거될 수 있다. 또한, 예를 들어, 상기 제2 전극(400)은 비활성 분위기에서 RF 스퍼터링에 의해 제조될 수 있다.
도 5에 도시된 바와 같이, 상기 멤커패시터는 도 1 내지 도 4를 참조하여 상술된 상기 유전 박막(250)을 포함할 수 있다. 구체적으로 예를 들어, 상기 유전 박막(250)이 스트론튬망가네이트인 경우, 상기 스트론튬망가네이트는 2% 인장되었을 때, 서로 다른 두 개의 안정적인 상을 포함할 수 있고, 이에 따라, 인가되는 전기장의 변화로 상변화를 발생시킬 수 있다. 예를 들어, 상기 스트론튬망가네이트는 약 10meV보다 낮은 전기장에서 G형 반강자성-약한 강자성의 상을 가질 수 있고, 약 10meV 초과의 전기장에서 C형 반강자성-강자성의 상을 가질 수 있다. 즉, 인가된 전기장에 따라 다중 유전 상수를 갖는 상기 유전 박막(250)을 포함하는 상기 멤커패시터가 제조될 수 있다.
이하, 본 발명의 구체적인 실험 예에 따른 유전 박막의 제조 방법 및 특성 평가 결과가 설명된다.
실험 예 1-1에 따른 유전 박막의 제조
상기 제1 전극으로 니오븀 도핑된 스트론튬타이타네이트(Nb-SrTiO3), 및 상기 예비 유전 박막의 타겟으로 스트론튬망가네이트(SrMnO3)를 준비하였다.
상기 니오븀 도핑된 스트론튬타이타네이트(001) 기판을 이소프로필알콜(IPA)로 세척하였다.
세척된 상기 기판을 은 페이스트를 이용하여, 샘플 홀더에 부착하고 200℃의 온도로 5분간 열처리하였다.
챔버 내에 스트론튬망가네이트 타겟을 로딩하고, 상기 타겟과 상기 기판 사이의 거리가 50mm가 되도록 하였다.
상기 챔버 내를 3X10-6torr의 고진공으로 형성한 후, 상기 샘플 홀더의 온도를 900℃까지 가열하였다.
상기 샘플 홀더의 온도를 증가시키는 도중에, 상기 샘플 홀더의 온도가 300℃에 도달하였을 때, 상기 챔버 내에 200mtorr로 산소 가스를 제공하였다.
상기 샘플 홀더의 온도가 900℃에 도달히였을 때, 5분 동안 플럼(plume, 깃털 모양의 플라즈마)이 상기 기판에 정확하게 맞도록 조절하고, 20Hz, 800pulse로 예비 어블레이션(ablation)해주었다.
예비 어블레이션 후에, 약 3분 동안 상기 스트론튬망가네이트 타겟에 10Hz, 1800pulse의 레이저 펄스를 가해주어, 실험 예 1-1에 따른 유전 박막을 제조하였다.
실험 예 1-2에 따른 유전 박막의 제조
상술된 실험 예 1-1과 동일한 방법으로 제조하되, 상기 샘플 홀더의 가열 온도를 900℃에서 850℃로 변화시켜, 실험 예 1-2에 따른 유전 박막을 제조하였다.
실험 예 1-3에 따른 유전 박막의 제조
상술된 실험 예 1-1과 동일한 방법으로 제조하되, 상기 샘플 홀더의 가열 온도를 900℃에서 800℃로 변화시켜, 실험 예 1-3에 따른 유전 박막을 제조하였다.
실험 예 1-4에 따른 유전 박막의 제조
상술된 실험 예 1-1과 동일한 방법으로 제조하되, 상기 산소 가스의 분압을 200mtorr에서 150mtorr로 변화시켜, 실험 예 1-4에 따른 유전 박막을 제조하였다.
실험 예 1-5에 따른 유전 박막의 제조
상술된 실험 예 1-1과 동일한 방법으로 제조하되, 상기 산소 가스의 분압을 200mtorr에서 100mtorr로 변화시켜, 실험 예 1-5에 따른 유전 박막을 제조하였다.
실험 예 1-6-1에 따른 유전 박막의 제조
상술된 실험 예 1-1과 동일한 방법으로 제조하되, 상기 제1 전극을 니오븀 도핑된 스트론튬타이타네이트(001)에서 ((LaAlO3)0.3(Sr2AlTaO6)0.7(LSAT)(001)로 변화시켜, 실험 예 1-6-1에 따른 유전 박막을 제조하였다.
실험 예 1-6-2에 따른 유전 박막의 제조
상술된 실험 예 1-6-1에 따른 유전 박막을 로(furnace) 내에 제공한 후, 상기 로 내에 산소 가스를 2L/min의 속도로 제공하며, 동시에, 상기 로의 온도를 600℃로 가열하였다.
2시간 동안, 600℃의 온도로 열처리한 후, 천천히 냉각시켜, 실험 예 1-6-2에 따른 유전 박막을 제조하였다.
상술된 실험 예 1-1 내지 실험 예 1-5, 및 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막의 공정 조건이 아래의 <표 1>에 작성되었다. 이 때, 도 1 내지 도 5를 참조하여 상술된 바와 달리, 실험 예 1-1 내지 실험 예 1-5, 및 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막은 상기 보호층을 포함하지 않도록 제조되었다.
제1 전극의종류 예비 유전 박막의 공정 조건 산소 열처리조건(℃)
온도(℃) 산소 분압(mtorr)
실험 예 1-1 Nb-STO 900 200 -
실험 예 1-2 Nb-STO 850 200 -
실험 예 1-3 Nb-STO 800 200 -
실험 예 1-4 Nb-STO 900 150 -
실험 예 1-5 Nb-STO 900 100 -
실험 예 1-6-1 LSAT 900 200 -
실험 예 1-6-2 LSAT 900 200 600
도 6은 본 발명의 실험 예 1-1 내지 실험 예 1-5에 따른 유전 박막의 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 6을 참조하면, <표 1>을 참조하여 상술된 바와 같이, 실험 예 1-1 내지 실험 예 1-5에 따른 유전 박막은 각각 상기 제1 전극 상에 상기 예비 유전 박막을 제조하는 단계에서의 공정 온도, 및 산소 분압이 서로 다르도록 제조되었다.
하지만, 도 6에 도시된 바와 같이, 실험 예 1-1 내지 실험 예 1-5에 따른 유전 박막은 약 46.5°, 및 약 48.3°에서 피크를 나타내는 것을 확인하였다. 피크의 세기가 더 높은 약 46.5°의 피크는 실질적으로 서로 동일한 것을 알 수 있고, 피크의 세기가 더 낮은 약 48.3°의 피크는 반치폭에서 차이를 보이지만, 실질적으로 유사한 값을 갖는 것을 알 수 있다.
즉, 상기 예비 유전 박막의 공정 조건이 800 내지 900℃의 온도 범위, 및 100 내지 200mtorr의 산소 분압일 때, 실험 예 1-1 내지 실험 예 1-5에 따른 유전 박막은 실질적으로 동일한 결정 구조를 갖는 것을 알 수 있다.
도 7은 본 발명의 실험 예 1-6-1에 따른 유전 박막의 투과전자현미경(TEM), 및 고해상도 투과전자현미경(HRTEM) 이미지를 나타내는 도면이고, 도 7의 (a)에 삽입된 도면은 본 발명의 실험 예 1-6-1에 따른 유전 박막의 투과전자현미경 이미지의 퓨리에 변환(Fourier transform) 패턴을 나타낸다.
도 7을 참조하면, 본 발명의 실험 예 1-6-1에 따른 유전 박막, 즉, LSAT(001)기판 상에 형성된 스트론튬망가네이트 박막의 격자, 및 격자 내의 결함이 확인되었다.
도 7의 (a), 및 도 7의 (a)에 삽입된 도면을 참조하면, 상기 예비 유전 박막인 상기 스트론튬망가네이트 박막은 상기 제1 전극인 상기 LSAT(001) 기판 상에 에피택시얼 성장된 것을 확인하였다.
도 7의 (b)를 참조하면, 상기 예비 유전 박막은 도 7의 (a)에 도시된 점 결함 외에도 선 결함인 전위(dislocation)을 갖는 것을 알 수 있다.
도 1 내지 도 4를 참조하여 상술된 바와 같이, 상기 예비 유전 박막은 상기 제1 전극의 격자 상수보다 작은 고유의 격자 상수를 갖고, 이에 따라, 상기 예비 유전 박막의 격자가 인장되며, 상기 예비 유전 박막의 격자 내에 점 결함, 및 선 결함을 갖는 것을 확인하였다.
도 8은 본 발명의 실험 예 1-1에 따른 유전 박막의 X-선 회절 패턴(XRD)을 나타내는 도면이고, 도 9는 본 발명의 실험 예 1-1에 따른 유전 박막의 상호 공간 맵(reciprocal space map, RSM) 결과를 나타내는 도면이다.
도 8 내지 도 9를 참조하면, 본 발명의 실험 예 1-1에 따른 유전 박막의 결정 구조, 및 격자 상수가 확인되었다.
도 8의 (a)에서 알 수 있듯이, 상기 니오븀 도핑된 스트론튬타이타네이트 기판(즉, 제1 전극) 상에 상기 스트론튬망가네이트 박막(즉, 상기 예비 유전 박막)이 동일한 결정 방향을 갖도록 제조된 것을 알 수 있다. 다시 말하면, 상기 제1 전극 상에 상기 예비 유전 박막이 에피택시얼 성장된 것을 확인하였다. 또한, 도 8의 (b)를 참조하면, 상기 예비 유전 박막의 피크의 반치폭(FWHM)이 0.100°인 것을 확인하였다.
도 9의 (a)를 참조하면, 도 8을 참조하여 상술된 바와 같이, 상기 제1 전극의 최대 세기를 갖는 피크와, 상기 예비 유전 박막의 최대 세기를 갖는 피크가 동일한 것을 알 수 있고, 이에 따라, 상기 제1 전극 상에 상기 예비 유전 박막이 에피택시얼하게 형성된 것을 알 수 있다.
이 때, 상기 예비 유전 박막의 (103) 피크의 H 0 0 값이 [1.005 0 3.12]인 것을 확인하였다. 상기 H값(즉. 1.005)을 기준으로, 상기 예비 유전 박막의 c-격자 상수가 0.3886nm인 것을 확인하였고, 이에 따라, 상기 예비 유전 박막의 고유의 c-격자 상수인 0.3805의 값을 기준으로, 상기 예비 유전 박막의 c-격자 상수가 약 2% 인장된 것을 알 수 있다.
도 10 내지 도 11는 본 발명의 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막의 두께에 따른 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 10 내지 도 11를 참조하면, 본 발명의 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막에서 상기 예비 유전 박막의 두께, 및 산소 열처리 전후의 결정 구조가 확인되었다.
도 10 내지 도 11에 도시된 바와 같이, 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막은 상기 예비 유전 박막의 두께가 증가되는 경우, 상기 예비 유전 박막의 피크가 증가되되, 상기 피크의 위치는 일정한 것을 확인하였다.
또한, 상기 예비 유전 박막의 열처리 전후에 따라, 상기 예비 유전 박막의 피크의 위치가 실질적으로 변화하지 않는 것을 알 수 있다.
이에 따라, 도 1 내지 도 4를 참조하여 상술된 바와 같이, 상기 예비 유전 박막 상에 상기 보호층을 형성하는 단계없이, 상기 산소 열처리를 하는 경우, 즉, 상기 예비 유전 박막을 형성한 직후, 상기 산소 열처리를 하는 경우, 상기 예비 유전 박막의 상기 공공이 페시베이션되지 않는 것을 확인하였다.
도 12 내지 도 13은 본 발명의 실험 예 1-1에 따른 유전 박막에 인가된 전압에 따른 유전 상수, 및 손실 탄젠트(tangent delta)를 나타내는 도면이다.
도 12 내지 도 13을 참조하면, 도 1 내지 도 4 및 도 11를 참조하여 상술된 바와 같이, 상기 보호층이 형성되지 않은 실험 예 1-1에 따른 유전 박막은 상기 산소 열처리 전후에 따라, 상기 결정 구조의 변화가 없는 것을 알 수 있다. 즉, 실험 예 1-1에 따른 유전 박막은 상기 산소 열처리를 하더라도, 실질적으로 상기 산소 열처리 전과 동일한 결정 구조를 가질 수 있고, 이에 따라, 상기 산소 열처리 전과 동일한 유전 상수를 갖는 것을 알 수 있다.
이에 따라, 도 12 내지 도 13에 도시된 바와 같이, 상기 산소 열처리가 되지 않은 실험 예 1-1에 따른 유전 박막의 인가된 전기장에 따른 유전 상수, 및 손실 탄젠트가 확인되었다.
도 12에 도시된 바와 같이, 실험 예 1-1에 따른 유전 박막은 약 -6V이하, 약 1 내지 2V, 및 약 10V이상에서 서로 다른 유전 상수를 갖는 것을 알 수 있다. 즉, 실험 예 1-1에 따른 유전 박막은 최소 3개 이상의 유전 상수를 갖는 것을 확인하였다.
도 13을 참조하면, 일반적으로, 상기 손실 탄젠트는 전압-전류 그래프에서 상기 전류 대비 상기 전압의 값, 즉, 저항을 나타내고, 구체적으로, 정전 용량 중 상기 저항에 의한 손실율을 나타낸다.
도 1 내지 도 4를 참조하여 상술된 바와 같이, 상기 예비 유전 박막은 인가된 전기장에 따라, 상변화가 일어나고, 이에 따라, 다중 정전 용량을 가질 수 있다. 따라서, 도 13을 참조하면, 실험 예 1-1에 따른 유전 박막은 약 -4 내지 2V의 인가 전압 범위에서 가장 낮은 저항에 의한 상기 정전 용량의 손실을 갖는 것을 알 수 있다.
실험 예 2-1-1에 따른 유전 박막의 제조
상술된 실험 예 1-1과 동일한 방법으로 제조하되, 상기 챔버 내에 상기 스트론튬망가네이트 타겟을 로딩하는 단계에서, 상기 챔버 내에 상기 보호층의 타겟으로 스트론튬루테네이트(SrRuO3) 타겟을 더 제공하도록 변경하였다.
이에 따라, 상기 니오븀 도핑된 스트론튬타이타네이트(001) 기판 상에 스트론튬망가네이트 박막을 제조하였다.
상기 스트론튬망가네이트 박막을 제조한 후에, 상기 샘플 홀더의 온도를 30℃/min로 감소시키고, 동시에, 상기 챔버 내의 상기 산소 가스의 분압을 200mtorr에서 100mTorr로 변화시켰다.
상기 샘플 홀더의 온도가 750℃에 도달되면, 5분 동안 플럼(plume, 깃털 모양의 플라즈마)이 상기 기판에 정확하게 맞도록 조절하고, 20Hz, 500pulse로 2번째 예비 어블레이션해주었다.
2번째의 상기 예비 어블레이션 후에, 약10 내지 11분 동안 상기 스트론튬루테네이트 타겟에 3Hz, 1820pulse의 레이저 펄스를 가해주어, 실험 예 2-1-1에 따른 유전 박막을 제조하였다.
실험 예 2-2-1에 따른 유전 박막의 제조
상술된 실험 예 2-1-1과 동일한 방법으로 제조하되, 상기 제1 전극을 니오븀 도핑된 스트론튬타이타네이트(001)에서 ((LaAlO3)0.3(Sr2AlTaO6)0.7(LSAT)(001)로 변화시켜, 실험 예 2-2-1에 따른 유전 박막을 제조하였다.
실험 예 2-1-2에 따른 유전 박막의 제조
상술된 실험 예 1-6-2와 동일한 방법으로 제조하되, 실험 예 1-6-1에 따른 유전 박막 대신, 실험 예 2-1-1에 따른 유전 박막으로 변화시켜, 실험 예 2-1-2에 따른 유전 박막을 제조하였다.
실험 예 2-2-2에 따른 유전 박막의 제조
상술된 실험 예 1-6-2와 동일한 방법으로 제조하되, 실험 예 1-6-1에 따른 유전 박막 대신에, 실험 예 2-2-1에 따른 유전 박막을 제공하여, 실험 예 2-2-2에 따른 유전 박막을 제조하였다.
상술된 실험 예 2-1-1 내지 실험 예 2-2-1, 및 실험 예 2-1-2 내지 실험 예 2-2-2에 따른 유전 박막의 공정 조건이 아래의 <표 2>에 작성되었다. 상술된 실험 예 2-1-1 내지 실험 예 2-2-1, 및 실험 예 2-1-2 내지 실험 예 2-2-2에 따른 유전 박막은 실험 예 1-1내지 실험 예 1-5, 및 실험 예 1-6-1 내지 실험 예 1-6-2에 따른 유전 박막과 달리, 상기 예비 유전 박막 상에 상기 보호층을 더 포함하도록 제조되었다.
제1 전극의종류 예비 유전 박막의 공정 조건 산소 열처리조건(℃)
온도(℃) 산소 분압(mtorr)
실험 예 2-1-1 Nb-STO 900 200 -
실험 예 2-2-1 LSAT 900 200 -
실험 예 2-1-2 Nb-STO 900 200 600
실험 예 2-2-2 LSAT 900 200 600
도 14 내지 도 15은 본 발명의 실험 예 2-2-2에 따른 유전 박막의 투과전자현미경 이미지, 상기 투과전자현미경 이미지의 퓨리에 변환 패턴, 및 환형 명시야 이미지(annular bright-field) 이미지를 나타내는 도면이다.
도 14 내지 도 15을 참조하면, 본 발명의 실험 예 2-2-2에 따른 유전 박막의 격자, 및 결정 구조가 확인되었다.
도 14에 도시된 바와 같이, 상기 제1 전극인 LSAT(001) 기판 상에 상기 유전 박막인 스트론튬망가네이트 박막, 및 상기 스트론튬망가네이트 박막 상에 상기 보호층으로 스트론튬루테네이트 박막이 형성된 것을 알 수 있고, 이 때, 상기 제1 전극, 상기 유전 박막, 및 상기 보호층이 순차적으로 제조된 구조체는 도 7의 (a)에 도시된 제1 전극, 및 상기 제1 전극 상에 형성된 상기 예비 유전 박막과 달리, 점 결함이 관찰되지 않는 것을 확인하였다.
또한, 도 14에 도시된 상기 유전 박막의 퓨리에 변환 패턴과 도 14에 도시된 상기 보호층의 퓨리에 변환 패턴이 실질적으로 서로 동일한 것을 알 수 있다.
이에 따라, 상기 제1 전극과 상기 유전 박막, 및 상기 유전 박막과 상기 보호층 사이에 실질적으로 점 결함없이 에피택시얼하게 성장된 것을 알 수 있다. 즉, 도 1 내지 도 4를 참조하여 상술된 바와 같이, 상기 유전 박막은 상기 예비 유전 박막 상에 상기 보호층을 형성한 후에, 상기 예비 유전 박막을 산소 열처리하여 제조될 수 있고, 이 경우, 상기 예비 유전 박막 내의 상기 결함을 나타낼 수 있는 상기 공공이 페시베이션되고, 이에 따라, 도 14에 도시된 바와 같이, 실질적으로 점 결함이 없고, 에피택시얼 성장된 상기 유전 박막이 제조될 수 있다.
도 15를 참조하면, 도 14를 참조하여 상술된 상기 유전 박막의 [110] 방향에서 스트론튬, 망간 및 산소 원소의 배열이 확인되었다.
구체적으로, 도 15의 (b)를 참조하면, 도 15의 (a)에 도시된 상기 유전 박막의 환형 명시야 이미지의 확대도가 관찰되었다.
일반적으로, [110]방향에서 페로브스카이트는 중심금속과 산소 원소가 겹쳐질 수 있다. 하지만, 도 15의 (b)에 도시된 바와 같이, 상기 유전 박막에서는 상기 중심금속인 망간이 산소 원소와 겹쳐지지 않는 것을 확인하였다. 즉, 상기 유전 박막에서는 상기 망간과 산소 원소가 대칭 위치로부터 벗어난 것을 알 수 있고, 또한, 상기 유전 박막 내에서 상기 망간이 [110] 방향을 따라 이동된 것을 알 수 있다.
도 16 및 도 17은 본 발명의 실험 예 2-1-1 및 실험 예 2-2-2에 따른 유전 박막의 두께에 따른 X-선 회절 패턴(XRD)을 나타내는 도면이다.
도 16 및 도 17을 참조하면, 본 발명의 실험 예 2-1-1 및 실험 예 2-2-2에 따른 유전 박막에서 상기 유전 박막의 두께, 및 상기 산소 열처리 전후에 따른 결정 구조가 확인되었다.
도 10 내지 도 11를 참조하여 상술된 바와 같이, 상기 유전 박막의 두께가 증가될수록, 상기 유전 박막의 피크의 세기가 증가되는 것을 확인하였다.
또한, 도 16 내지 도 17에 도시된 바와 같이, 상기 예비 유전 박막이 상기 산소 열처리에 의해 상기 공공이 페시베이션된 상기 유전 박막이 제조되며, 상기 스트론튬망가네이트의 피크의 위치가 변하는 것을 확인하였다. 즉, 실험 예 2-2-2에 따른 유전 박막은 실험 예 2-1-2에 따른 유전 박막보다 상기 유전 박막의 피크의 위치가 약48°에서 약 48.3°으로 증가된 것을 확인하였다.
이에 따라, 도 1 내지 도 4를 참조하여 상술된 바와 같이, 상기 유전 박막은 상기 예비 유전 박막에 비하여, 상기 공공이 페시베이션되며, 인장된 격자가 완화될 수 있고, 이에 따라, c-격자 수축(c-lattice contraction)이 발생되어, 상기 피크의 위치가 변화되는 것을 알 수 있다.
도 18는 본 발명의 실험 예 2-2-1 및 실험 예 2-2-2에 따른 유전 박막의 두께에 따른 전압 대 전류 밀도를 나타내는 도면이다.
도 18를 참조하면, 본 발명의 실험 예 2-2-1 및 실험 예 2-2-2에 따른 유전 박막의 두께가 증가할수록, 상기 유전 박막의 전압에 따른 전류 밀도가 감소하는 것을 확인하였다.
또한, 동일한 두께에서 실험 예 2-2-2에 따른 유전 박막은 실험 예 2-2-1에 따른 유전 박막보다 낮은 전류 밀도를 갖는 것을 알 수 있다. 도 1 내지 도 4를 참조하여 상술된 바와 같이, 실험 예 2-2-2에 따른 유전 박막은 실험 예 2-2-1에 따른 유전 박막을 상기 산소 열처리하여 제조될 수 있고, 이에 따라, 실험 예 2-2-1에 따른 유전 박막보다 상기 공공이 페시베이션되어, 전기 전도성을 나타내는 캐리어가 감소되어 전류 밀도가 낮을 것을 확인하였다.
구체적으로, 상기 산소 열처리 전후의 상기 유전 박막의 전류 밀도가 아래의 <표 3>에 작성되었다.
전류 밀도(A/cm2) at 5V
실험 예 2-2-1(20nm) 180
실험 예 2-2-2(20nm) 3.8 X 10-6
실험 예 2-2-1(115nm) 29
실험 예 2-2-2(115nm) 6.9 X 10-8
<표 3> 및 도 18에서 알 수 있듯이, 상기 유전 박막의 두께가 20nm인 경우, 상기 산소 열처리 전(즉, 실험 예 2-2-1)의 상기 유전 박막에 비하여, 상기 산소 열처리 후(즉, 실험 예 2-2-2)의 상기 유전 박막은 전류 밀도가 약 106배 감소하는 것을 알 수 있다. 또한, 상기 유전 박막의 두께가 115nm인 경우에도, 상기 산소 열처리 전(즉, 실험 예 2-2-1)의 상기 유전 박막에 비하여, 상기 산소 열처리 후(즉, 실험 예 2-2-2)의 상기 유전 박막은 전류 밀도가 약 108배 감소하는 것을 확인하였다.이에 따라, 상기 유전 박막은 상기 산소 열처리에 의해 누설 전류가 감소하는 것을 알 수 있다.
도 19은 본 발명의 실험 예 2-2-1 및 실험 예 2-2-2에 따른 유전 박막의 두께에 따른 전압 대 유전 손실(dielectric loss)를 나타내는 도면이다.
도 19을 참조하면, 실험 예 2-2-1에 따른 유전 박막은 두께가 감소할수록, 유전 손실이 큰 것을 확인하였다. 반면, 실험 예 2-2-2에 따른 유전 박막은 실질적으로 두께에 관계없이 유전 손실이 일정한 것을 알 수 있다. 이에 따라, 실험 예 2-2-2에 따른 유전 박막은 두께가 두꺼워지더라도, 상기 산소 열처리에 의해, 내부에 존재하는 상기 공공이 페시베이션되는 것을 알 수 있다.
또한, 동일한 두께에서 실험 예 2-2-2에 따른 유전 박막은 실험 예 2-2-1에 따른 유전 박막보다 낮은 유전 손실을 갖는 것을 알 수 있다. 도 18를 참조하여 상술된 바와 같이, 실험 예 2-2-2에 따른 유전 박막은 실험 예 2-2-1에 따른 유전 박막보다 상기 공공이 페시베이션될 수 있고, 이에 따라, 전기 전도성을 나타내는 상기 캐리어의 농도가 감소하여, 유전 손실이 감소하는 것을 알 수 있다.
도 20 및 도 21는 본 발명의 실험 예 2-1-2에 따른 유전 박막의 전압에 따른 유전 상수 및 손실 탄젠트를 나타내는 도면이다.
도 20 및 도 21를 참조하면, 도 12 및 도 13을 참조하여 상술된 실험 예 1-1에 따른 유전 박막 상에 상기 보호층을 제조한 후, 상기 산소 열처리하여 실험 예 2-1-2에 따른 유전 박막이 제조되었다.
도 20에 도시된 바와 같이, 실험 예 2-1-2에 따른 유전 박막은 도 12에 도시된 실험 예 1-1에 따른 유전 박막과 동일하게, 최소 3개 이상의 유전 상수를 갖는 것을 확인하였다. 즉, 약 -5V이하, 약 0 내지 5V, 및 약 5V 초과의 범위에서 각각의 서로 다른 유전 상수가 확인되었다.
각각의 상기 유전 상수는 실험 예 1-1에 따른 유전 박막과, 실험 예 2-1-2에 따른 유전 박막에서 실질적으로 서로 비슷한 전압 범위에서 관찰되는 것을 확인하였다. 즉, 도 20에 (A)로 도시된, 누설전류영역도 서로 비슷한 전압 범위에서 나타내는 것을 알 수 있다.
반면, 각각의 전압 범위에서 실험 예 2-1-2에 따른 유전 박막의 유전 상수가 실험 예 1-1에 따른 유전 상수보다 높은 것을 알 수 있다. 또한, 0V 내지 5V에서의 유전 상수가 변조되는 정도가 실험 예 2-1-2에 따른 유전 박막이 실험 예 1-1에 따른 유전 박막보다 더 낮은 것을 알 수 있고, 5V 이상에서의 유전 상수는 실험 예 2-1-2에 따른 유전 박막이 실험 예 1-1에 따른 유전 박막보다 더 낮은 전압에서 일정한 유전 상수를 나타내는 것을 확인하였다. 이에 따라, 실험 예 2-1-2에 따른 유전 박막은 실험 예 1-1에 따른 유전 박막보다 상기 산소 열처리에 의해 안정화된 것을 알 수 있다.
도 21를 참조하면, 도 13을 참조하여 상술된 바와 같이, 실험 예 2-1-2에 따른 유전 박막은 약 -5 내지 약 2V의 전압 범위에서 가장 낮은 저항에 의한 정전 용량의 손실을 갖는 것을 확인하였다. 반면, 실험 예 2-1-2에 따른 유전 박막은 실험 예 1-1에 따른 유전 박막보다 실질적으로 낮은 손실 탄젠트를 갖는 것을 확인하였다.
도 22 내지 도 23는 본 발명의 실험 예 1-1 내지 실험 예 1-5, 및 실험 예 2-1-2에 따른 유전 박막의 전압에 따른 유전 상수 및 손실 탄젠트를 나타내는 도면이다.
도 22 내지 도 23를 참조하면, <표 1> 및 <표 2>를 참조하여 상술된 서로 다른 조건으로 제조되는 실험 예 1-1 내지 실험 예 1-5, 및 실험 예 2-1-2에 따른 유전 박막의 손실 탄젠트가 <표 4>에 작성되었다.
손실 탄젠트(tan δ)
실험 예 1-1 0.188
실험 예 1-2 0.155
실험 예 1-3 0.162
실험 예 1-4 0.228
실험 예 1-5 0.187
실험 예 2-1-2 0.237
<표 4> 및 도 22 내지 도 23에서 알 수 있듯이, 도 20 내지 도 21를 참조하여 상술된 바와 같이, 실험 예 2-1-2에 따른 유전 박막은 실험 예 1-1 내지 실험 예 1-5에 따른 유전 박막보다 실질적으로 높은 유전 상수 및 낮은 손실 탄젠트를 갖는 것을 확인하였다.즉, 상기 산소 열처리에 의해, 상기 유전 박막은 실질적으로 더 안정적인 유전 특성을 갖는 것을 알 수 있다.
도 24는 본 발명의 실험 예 2-1-2에 따른 유전 박막의 시간에 따른 유전 상수를 나타내는 도면이다.
도 24를 참조하면, 도 20을 참조하여 상술된 바와 같이, 본 발명의 실험 예 2-1-2에 따른 유전 박막의 각각의 유전 상수를 나타내는 전압을 인가하여, 시간에 따른 유전 상수의 변화가 확인되었다.
도 20을 참조하여 상술된 바와 같이, 실험 예 2-1-2에 따른 유전 박막은 최소 3개의 유전 상수를 갖는 것을 확인하였다. 도 24에 도시된 바와 같이, -6V 대비 0.1V에서 약 150%, -6V 대비 3V에서 1280%, 및 -6V 대비 10V에서 400%의 유전 상수를 갖는 것이 확인되었다.
도 24에 도시된 바와 같이, 실험 예 2-1-2에 따른 유전 박막은 최소 1000초까지 각각의 전압에서 일정한 유전 상수를 갖는 것을 알 수 있다.
도 25은 본 발명의 기술적 사상에 기초한 멤커패시터를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다.
도23을 참조하면, 본 발명의 실시 예에 따른 전자시스템(1100)은 컨트롤러(1110), 입출력장치(1120, I/O), 기억장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기컨트롤러(1110), 입출력장치(1120), 기억장치(1130) 및/또는 인터페이스(1140)는 상기버스(1150)를 통하여 서로 결합될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)일 수 있다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털신호프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 입출력장치(1120)는 키패드(keypad), 키보드 및 디스플레이장치 등을 포함할 수 있다. 상기 기억장치(1130)는 데이터 및/또는 명령어 등을 저장할 수 있다. 상기 기억장치(1130)는 상술된 본 발명의 실시 예들에 개시된 멤커패시터들 중에서 적어도 어느 하나를 포함할 수 있다. 또한, 상기 기억장치(1130)는 다른 형태의 반도체메모리장치(예를 들어, 디램장치 및/또는 에스램장치 등)를 더 포함할 수 있다.
상기 인터페이스(1140)는 통신네트워크로 데이터를 전송하거나 통신네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 상기 전자시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다.
상기 전자시스템(1100)은 개인 휴대용 정보단말기(PDA, personal digital assistant), 포터블컴퓨터(portable computer), 웹타블렛(web tablet), 무선전화기(wireless phone), 모바일폰(mobile phone), 디지털뮤직플레이어(digital music player), 메모리카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자제품에 적용될 수 있다.
도 26는 본 발명의 기술적 사상에 기초한 멤커패시터를 포함하는 메모리카드의 일 예를 간략히 도시한 블록도이다.
도 26를 참조하면, 본 발명의 일 실시 예에 따른 메모리카드(1200)는 기억장치(1210)를 포함할 수 있고, 상기 기억장치(1210)는 상술된 본 발명의 실시 예들에 개시된 멤커패시터들 중에서 적어도 어느 하나를 포함할 수 있다. 또한, 상기 기억장치(1210)는 다른 형태의 반도체메모리장치(예를 들어, 디램장치 및/또는 에스램장치 등)를 더 포함할 수 있다. 상기 메모리카드(1200)는 호스트(Host)와 상기 기억장치(1210) 간의 데이터 교환을 제어하는 메모리컨트롤러(1220)를 포함할 수 있다.
상기 메모리 컨트롤러(1220)는 메모리카드의 전반적인 동작을 제어하는 프로세싱유닛(1222)을 포함할 수 있다. 또한, 상기 메모리컨트롤러(1220)는 상기 프로세싱유닛(1222)의 동작메모리로써 사용되는 에스램(1221, SRAM)을 포함할 수 있다. 이에 더하여, 상기 메모리컨트롤러(1220)는 호스트인터페이스(1223), 메모리인터페이스(1225)를 더 포함할 수 있다.
상기 호스트인터페이스(1223)는 메모리카드(1200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 상기 메모리인터페이스(1225)는 상기 메모리컨트롤러(1220)와 상기 기억장치(1210)를 접속시킬 수 있다. 더 나아가서, 상기 메모리컨트롤러(1220)는 에러정정블록(1224,Ecc)를 더 포함할 수 있다.
상기 에러정정블록(1224)은 상기 기억장치(1210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 상기 메모리카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드데이터를 저장하는 롬장치(ROM device)를 더 포함할 수도 있다. 상기 메모리카드(1200)는 휴대용 데이터저장카드로 사용될 수 있다. 이와는 달리, 상기 메모리카드(1200)는 컴퓨터 시스템의 하드디스크를 대체할 수 있는 고상 디스크(SSD, Solid State Disk)로도 구현될 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
본 발명의 실시 예에 따른 유전 박막 및 이를 포함하는 멤커패시터는, 메모리, 뉴로모픽 소자, 로직 IC 등 다양한 반도체 산업 분야에 활용될 수 있다.

Claims (17)

  1. 금속 도핑된 페로브스카이트 조성의 제1 전극;
    상기 제1 전극 상의 제2 전극; 및
    상기 제1 전극 및 상기 제2 전극 사이에 배치되고, 상기 제1 전극 및 상기 제2 전극 사이의 전압에 따라서 다중 유전율을 갖는, 페로브스카이트 조성의 유전 박막을 포함하는 멤커패시터.
  2. 제1 항에 있어서,
    상기 제1 전극에 도핑된 상기 금속은, 니오븀(Nb), 실리콘(Si), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 크롬(Cr), 철(Fe), 금(Au), 은(Ag), 네오디뮴(Nd), 또는 팔라듐(Pd) 중에서 적어도 어느 하나를 포함하는 멤커패시터.
  3. 제1 항에 있어서,
    상기 유전 박막은, A-사이트 금속과 B-사이트 금속으로 이루어진 페로브스카이트(ABO3)를 포함하되,
    상기 A-사이트 금속은, 희토류 금속을 포함하고,
    상기 B-사이트 금속은, 자성 이온을 포함하는 금속을 포함하는 멤커패시터.
  4. 제1 항에 있어서,
    상기 제1 전극의 격자 상수는, 상기 유전 박막의 격자 상수보다 크고,
    상기 유전 박막은, 상기 제1 전극 상에 에피택시얼하게 성장되어, 상기 제1 전극에 의해 인장력을 받아, 상기 유전 박막은 고유의 격자 상수보다 인장된 격자 상수를 갖는 것을 포함하는 멤커패시터.
  5. 제1 항에 있어서,
    상기 제1 전극은, Nb도핑된 SrTiO3를 포함하고,
    상기 유전 박막은, SrMnO3를 포함하는 멤커패시터.
  6. 제5 항에 있어서,
    상기 유전 박막은, Nb도핑된 SrTiO3의 (001) 면 상에 제공되는 것을 포함하는 멤커패시터.
  7. 고유의 격자 상수보다 인장된 격자 상수를 갖고,
    격자 상수 인장에 따라 증가된 유전손실(dielectric loss)을 감소시키는 페시베이션 원소를 포함하고,
    외부에서 인가되는 전기장에 의해, 다중 유전율을 갖는 것을 포함하는 유전 박막.
  8. 제7 항에 있어서,
    상기 페시베이션 원소는, 격자 상수 인장에 따라 생성된 공공(vacancy)를 페시베이션하는 것을 포함하는 유전 박막.
  9. 제7 항에 있어서,
    격자 상수 인장에 따라 생성된 공공은, 산소 공공을 포함하고,
    상기 페이베이션 원소는, 산소를 포함하는 유전 박막.
  10. 제7 항에 있어서,
    XRD 측정 결과, 2Θ가 48° 초과 값에서, (002) 피크가 관찰되는 것을 포함하는 유전 박막.
  11. 제1 전극;
    상기 제1 전극 상에 배치된 제7 항에 따른 상기 유전 박막; 및
    상기 유전 박막 상의 제2 전극을 포함하되,
    상기 제1 전극은, 상기 유전 박막과 직접 접촉하여, 상기 유전 박막에 인장력을 인가하여, 상기 유전 박막이 고유의 격자 상수보다 인장된 격자 상수를 갖는 것을 포함하는 멤커패시터.
  12. 고유의 격자 상수보다 인장된 격자 상수를 갖고, 격자 상수 인장에 따라 유전손실이 증가된 예비 유전 박막을 준비하는 단계;
    상기 예비 유전 박막 상에 보호층을 형성하는 단계; 및
    페시베이션 원소를 포함하는 가스 분위기에서, 상기 예비 유전 박막 및 상기 보호층을 열처리하여, 상기 예비 유전 박막 내에 상기 페시베이션 원소가 제공된 유전 박막을 형성하는 단계를 포함하는 유전 박막의 제조 방법.
  13. 제12 항에 있어서,
    상기 페시베이션 원소는, 격자 상수 인장에 따른 유전손실을 감소시켜, 상기 유전 박막은 상기 예비 유전 박막보다 낮은 유전손실을 갖는 것을 포함하는 유전 박막의 제조 방법.
  14. 제12 항에 있어서,
    상기 예비 유전 박막 및 상기 보호층을 열처리 후, 상기 보호층을 제거하는 단계를 더 포함하는 유전 박막의 제조 방법.
  15. 제12 항에 있어서,
    상기 예비 유전 박막을 준비하는 단계는,
    상기 예비 유전 박막보다 큰 격자 상수를 갖는 제1 전극을 준비하는 단계; 및
    상기 제1 전극 상에, 상기 예비 유전 박막을 에피택시얼하게 성장시켜, 고유의 격자 상수보다 인장된 격자 상수를 갖는 상기 예비 유전 박막을 제조하는 단계를 포함하는 유전 박막의 제조 방법.
  16. 제15 항에 있어서,
    상기 예비 유전 박막 및 상기 보호층은, 펄스 레이저 증착법을 형성되는 것을 포함하는 유전 박막의 제조 방법.
  17. 제15 항에 따라, 상기 제1 전극 상에, 상기 유전 박막을 형성하는 단계;
    상기 보호층을 제거하는 단계; 및
    상기 유전 박막 상에 제2 전극을 형성하는 단계를 포함하는 멤커패시터의 제조 방법.
PCT/KR2019/016731 2019-11-15 2019-11-29 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법 WO2021095974A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0146858 2019-11-15
KR1020190146858A KR102259923B1 (ko) 2019-11-15 2019-11-15 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법

Publications (1)

Publication Number Publication Date
WO2021095974A1 true WO2021095974A1 (ko) 2021-05-20

Family

ID=75908896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/016731 WO2021095974A1 (ko) 2019-11-15 2019-11-29 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법

Country Status (3)

Country Link
US (2) US11158701B2 (ko)
KR (1) KR102259923B1 (ko)
WO (1) WO2021095974A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102259923B1 (ko) 2019-11-15 2021-06-02 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
KR102671671B1 (ko) * 2021-12-01 2024-06-03 광주과학기술원 멀티레벨 스위칭 특성을 갖는 멤리스터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596391B1 (ko) * 2004-12-03 2006-07-04 한국전자통신연구원 강유전체/상유전체 다층 박막 및 그 제조 방법과 그를이용한 초고주파 가변 소자
JP5885150B2 (ja) * 2011-05-19 2016-03-15 国立研究開発法人物質・材料研究機構 高誘電性ナノシート積層体、高誘電性ナノシート積層体、高誘電体素子、および高誘電体薄膜素子の製造方法
KR20180109309A (ko) * 2017-03-27 2018-10-08 울산과학기술원 초격자 구조를 가지는 유전체 소재, 전자 소자 및 전자 소자의 제조 방법
KR20190109606A (ko) * 2018-02-08 2019-09-26 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
KR20050108366A (ko) * 2003-02-27 2005-11-16 티디케이가부시기가이샤 박막용량소자용 조성물, 고유전율 절연막, 박막용량소자,박막적층 콘덴서,전자회로 및 전자기기
CN1754261A (zh) * 2003-02-27 2006-03-29 Tdk株式会社 薄膜电容元件和包括它的电子电路和电子器件
JP4165347B2 (ja) * 2003-06-25 2008-10-15 セイコーエプソン株式会社 圧電素子の製造方法
KR100624442B1 (ko) * 2004-11-03 2006-09-15 삼성전자주식회사 강유전체 박막 형성 방법
US20060288928A1 (en) * 2005-06-10 2006-12-28 Chang-Beom Eom Perovskite-based thin film structures on miscut semiconductor substrates
JP4304516B2 (ja) * 2005-10-31 2009-07-29 セイコーエプソン株式会社 導電性複合酸化物層の製造方法、強誘電体層を有する積層体の製造方法
US8493138B2 (en) 2009-08-26 2013-07-23 Hewlett-Packard Development Company, L.P. Memcapacitive devices
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US10333047B2 (en) 2011-03-30 2019-06-25 Ambatrue, Inc. Electrical, mechanical, computing/ and/or other devices formed of extremely low resistance materials
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US9658510B2 (en) 2012-12-19 2017-05-23 Georgia Tech Research Corporation Devices, systems and methods for ultrafast optical applications
KR20140118176A (ko) * 2013-03-28 2014-10-08 인텔렉추얼디스커버리 주식회사 저항 변화 메모리 소자
KR101570903B1 (ko) * 2013-08-09 2015-11-20 한양대학교 산학협력단 전자빔 조사를 이용한 저항변화층의 제조방법 및 저항 변화 메모리 소자의 제조방법
US8969169B1 (en) * 2013-09-20 2015-03-03 Intermolecular, Inc. DRAM MIM capacitor using non-noble electrodes
MX2016005597A (es) 2013-10-29 2016-10-26 Quswami Inc Sistema y metodo de pre-equilibrio usando dispositivos en estado solido como convertidores de energia que usan materiales de red porosa nanodiseñados.
JP6287278B2 (ja) * 2014-02-03 2018-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101742384B1 (ko) 2015-09-07 2017-06-02 한양대학교 산학협력단 저항변화 메모리 소자 및 그 제조방법
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
KR20190010906A (ko) 2017-07-24 2019-02-01 이주엽 유선형 간판
US9909233B1 (en) 2017-09-21 2018-03-06 National Technology & Engineering Solutions Of Sandia, Llc Tunable infrared reflectance by phonon modulation
US20190131384A1 (en) * 2017-10-27 2019-05-02 National University Of Singapore Ferroelectric tunnel junction structure and method of fabricating the same
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102247789B1 (ko) 2019-11-12 2021-05-03 울산과학기술원 유전 박막, 및 이를 포함하는 멤커패시터
KR102259923B1 (ko) 2019-11-15 2021-06-02 광주과학기술원 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596391B1 (ko) * 2004-12-03 2006-07-04 한국전자통신연구원 강유전체/상유전체 다층 박막 및 그 제조 방법과 그를이용한 초고주파 가변 소자
JP5885150B2 (ja) * 2011-05-19 2016-03-15 国立研究開発法人物質・材料研究機構 高誘電性ナノシート積層体、高誘電性ナノシート積層体、高誘電体素子、および高誘電体薄膜素子の製造方法
KR20180109309A (ko) * 2017-03-27 2018-10-08 울산과학기술원 초격자 구조를 가지는 유전체 소재, 전자 소자 및 전자 소자의 제조 방법
KR20190109606A (ko) * 2018-02-08 2019-09-26 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LEE HONYUNG, , HANS M. CHRISTEN, MATTHEW F. CHISHOLM, CHRISTOPHER M. ROULEAU & DOUGLAS H. LOWNDES: "Strong polarization enhancement in asymmetric three-component ferroelectric superlattices", NATURE, vol. 433, 27 January 2005 (2005-01-27), pages 395 - 399, XP055612549, DOI: 10.1038/nature03248 *

Also Published As

Publication number Publication date
KR20210059428A (ko) 2021-05-25
US20210151552A1 (en) 2021-05-20
US20210391412A1 (en) 2021-12-16
US11158701B2 (en) 2021-10-26
KR102259923B1 (ko) 2021-06-02
US11935915B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
Horwitz et al. In situ deposition of epitaxial PbZr x Ti (1− x) O3 thin films by pulsed laser deposition
WO2021095974A1 (ko) 유전박막, 이를 포함하는 멤커패시터, 이를 포함하는 셀 어레이, 및 그 제조 방법
WO2019013605A1 (ko) 양극활물질, 그 제조 방법, 및 이를 포함하는 리튬이차전지
WO2017188802A1 (ko) 양극활물질, 그 제조 방법, 및 이를 포함하는 리튬이차전지
WO2020184777A1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
Li et al. High charge storage in amorphous BaTiO3 thin films
WO2016153172A1 (ko) 높은 전계 효과 이동도를 가지는 basno3 박막 트랜지스터 및 그의 제조 방법
Alema et al. Dielectric properties of BaMg 1∕ 3 Nb 2∕ 3 O3 doped Ba0. 45Sr0. 55Tio3 thin films for tunable microwave applications
WO2023096425A1 (ko) 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자
WO2017175979A2 (ko) 양극활물질, 그 제조 방법, 및 이를 포함하는 리튬이차전지
WO2019117559A1 (ko) 전이금속-디칼코게나이드 박막, 및 그 제조 방법
Chou et al. Pulsed laser deposition of ferroelectric Pb0. 6Sr0. 4TiO3 thin films on perovskite substrates
WO2023195761A1 (ko) 산화물 소결체 및 이를 포함하는 박막 트랜지스터
WO2021210907A1 (ko) 반도체층 및 그 제조방법, 그리고 이를 포함하는 트랜지스터
Pandey Memory improvement in lead-free BiFeO3 ferroelectric with high-k Al2O3 buffer layer for non-volatile memory applications
WO2022045568A1 (ko) 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
WO2014084550A1 (ko) 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
WO2021025411A1 (ko) 봉지 구조체 및 그 제조 방법
Kobayashi et al. Effect of interconnect layer on Pb (Zr, Ti) O 3 thin film capacitor degradation
WO2019146912A1 (ko) 전자화물 박막 및 이를 포함하는 유/무기 발광소자
WO2022103110A1 (ko) 다중층 선택 소자 및 그 제조 방법
WO2020204551A1 (ko) 전극 구조체 및 그 제조 방법
WO2024147676A1 (ko) 다공성 다가 전이금속 산화물 박막의 제조 방법
WO2023063766A1 (ko) 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법
Watanabe et al. Epitaxial stress effect on crystallographic properties of Bi4Ti3O12 heterostructures and their leakage current behaviors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19952463

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 12/09/2022)

122 Ep: pct application non-entry in european phase

Ref document number: 19952463

Country of ref document: EP

Kind code of ref document: A1